KR920019074A

KR920019074A - 단안정 멀티바이브레이팅 회로

Info

Publication number: KR920019074A
Application number: KR1019920004606A
Authority: KR
Inventors: 요시오 와따나베; 다쓰아끼 기따
Original assignee: 세까자와 다다시; 후지쓰 가부시끼가이샤
Priority date: 1991-03-20
Filing date: 1992-03-20
Publication date: 1992-10-22
Also published as: JPH04291811A; US5313110A; KR960005742B1; EP0505160A3; EP0505160A2

Abstract

내용 없음

Description

단안정 멀티바이브레이팅 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 의한 단안정 멀티바이브레이팅 회로의 기본구성을 나타낸 개통도,

제4도는 본 발명의 제1실시예에 의한 단안정 멀티바이브레이팅 회로의 구성을 나타낸 개통도,

제5도는 본 발명의 각 실시예에 적용되는 기준전압 발생회로의 구성을 나타내는 회로도.

Claims

입력펄스신호와 다른 시정수를 갖는 적어도 하나의 신호(b, b1, b2)를 출력하기 위해 입력펄스신호(a)에 응답하는 시정수 설정회로(1, 1a, 1b)와, 서로 공통 접속된 에미터, 입력펄스 신호(a) 또는 상기 시정수설정회로의 출력신호(b1)를 수신하는 한 베이스 및, 제1기준신호(VR1)를 수신하는 다른 베이스를 각각 갖는 제1트랜지스터쌍(21;Q2, Q3;Q13, Q14;Q26, Q27)과 서로 공통 접속된 에미터, 시정수설정회로의 다른 출력신호(b, b2)를 수신하는 한 베이스 및, 제2기준신호(VR2)를 수신하는 다른 베이스를 각각 갖는 제2트랜지스터쌍(22;Q4, Q5;Q15, Q16;Q28, Q29)을 포함하는 에미터 결합논리회로(2, 2a, 2b, 2c)를 포함하며, 상기 제1트랜지스터쌍의 한 베이스 입력의 레벨변동에 상응하는 펄스개시간과 상기 제2트랜지스터쌍의 한 베이스입력의 레벨변동에 상응하는 펄스 정지 시간으로 정해지는 원쇼트 펄스(C)가 출력되고, 상기 원쇼트 펄스는 상기 제1트랜지스터쌍의 한 베이스입력이 "L"레벨에 있고, 또한 상기 제2트랜지스터쌍의 한 베이스입력이 "H"레벨에 있을때만 "H"레벨을 나타내는 것이 특징인 단안정 멀티바이브레이팅 회로.
제1항에 있어서, 상기 제1기준신호는 입력펄스신호에 상보하는 신호이며, 상기 제2기준신호는 정전압신호인 것이 특징인 단안정 멀티바이브레이팅 회로.
제1항에 있어서, 상기 제1기준신호는 정전압신호이고, 상기 제2기준신호는 또다른 정전압 신호인 것이 특징인 단안정 멀티바이브레이팅 회로.
제1항에 있어서, 상기 제1트랜지스터쌍(Q2, Q3; Q13, Q14)과 상기 제2트랜지스터 쌍(Q4, Q5;Q15, Q16)은 직렬 게이트회로형으로 접속된 것이 특징인 단안정 멀티바이브레이팅 회로.
제4항에 있어서, 상기 에미터 결합논리 회로(2, 2a)는 제1전원선(VCC)과 상기 제1트랜지스터쌍중 한 트랜지스터(Q2, Q13)와 제2트랜지스터쌍중 다른 트랜지스터(Q5, Q16)의 각 콜렉터간에 접속되는 저항소자(R1, R11)와, 제2트랜지스터쌍의 각 에미터와 제2전원선(VEE)간에 접속되는 정전류원(S2, S13)을 더 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제5항에 있어서, 상기 시정수설정회로(1)는 그의 출력신호의 시정수를 가변설정하는 수단을 포함하는 것이 특징인 단안정 멀티 바이브레이팅 회로.
제6항에 있어서, 상기 시정수가변설정수단은 상기 제1전원선과 상기 제2트랜지스터쌍의 한 베이스입력에 결합된 노드(N2)간에 접속된 캐패시터(C1)와, 상기 노브와 상기 제2전원선간에 접속되며 또한 공급전류(IO)를 가변 설정하는 제어신호를 인가하는 전류설정단자(N3)를 갖는 정전류원(S1)을 포함하며, 상기 시정수는 상기 제어신호에 따라 가변설정되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제7항에 있어서, 상기 정전류원은 전류 미러회로의 형태를 갖는 것이 특징인 단안정 멀티바이브레이팅 회로.
제7항에 있어서, 상기 제1전원선과 상기 제2트랜지스터쌍의 한 베이스 입력에 결합된 노드간에 접속되며, 또한 상기 입력 펄스신호에 응답하며 상기 제1전원선에 접속된 콜렉터를 갖는 입력트랜지스터(Q1)를 포함하는 입력단 회로와, 상기 입력트랜지스터의 에미터와 노드간에서 순 방향으로 접속되는 다이오드(D1)를 더 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제6항에 있어서, 상기 제1 및 제2기준신호들(VR1, VR2)중 적어도 하나는 가변적으로 선택되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제10항에 있어서, 가변적으로 변동되는 상기 제1 및 제2기준신호들을 발생시키는 기준신호 발생회로(3)를 더 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제11항에 있어서, 상기 기준신호 발생 회로는 일단이 상기 제1전원신호에 접속된 제1저항(R8)과 상기 제1전항의 다른단과 상기 제2전원간에 접속된 제1제어단자(N14)를 갖는 제1정전류원(Q20, R15)과, 상기 제1전원선에 접속되며 또한 상기 제1저항의 다른단의 정전압에 응답하는 제2정전류원(Q18, R12)과, 상기 제2정전류원과 제2제어단자(N15)간에 접속된 제2저항(R13)을 포함하며, 상기 제1기준신호(VR1)는 제1저항의 다른단으로부터 취출되고 또한 상기 제1제어단자에 입력되는 전압신호에 따라 가변으로 설정되며, 상기 제2기준시호(VR2)는 상기 제2정전류원과 상기 제2저항간의 접속점으로부터 취출되고 또한 상기 제2제어단자에 입력되는 전압신호에 따라 가변으로 설정되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제5항에 있어서, 상기 시정수설정회로(1a)는 상기 입력펄스신호에 응답하는 입력트랜지스터(Q11)을 가지며 또한 상기 제1전원선과 제2전원선간에 직렬로 접속된 정전류원(S11)과, 상기 제1전원선과 상기 입력트랜지스터의 에미터간에 접속된 캐패시터(C11)와, 상기 입력트랜지스터의 에미터의 신호(b1)를 레벨전이시킴과 동시에 신호전송을 지연시켜 주는 레벨전이회로(Q12, D11)를 포함하며, 상기 입력트랜지스터의 에미터의 신호가 상기 제1트랜지스터쌍의 한베이스에 공급되고 또한 상기 지연 및 레벨전이된 신호(b2)는 상기 제2트랜지스터쌍의 한 베이스에 공급되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제13항에 있어서, 상기 레벨전이회로와, 상기 제2전원선간에 접속된 정전류원(S12)을 더 포함하며, 상기 레벨전이회로는 상기 입력트랜지스터의 에미터의 신호에 응답하며 또한 상기 제1전원선에 접속된 콜렉터를 갖는 트랜지스터(Q12)와, 상기 트랜지스터의 에미터와 상기 정전류원간에 순방향으로 접속된 다이오드(D11)를 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제13항에 있어서, 상기 제1 및 제2기준신호들(VR1, VR2)중 적어도 하나는 가변적으로 설정되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제15항에 있어서, 가변적으로 변동하는 상기 제1 및 제2기준신호들을 발생하는 기준신호 발생회로(3)를 더 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제16항에 있어서, 상기 기준신호 발생 회로는 일단이 상기 제1전원선에 접속된 제1저항(R8)과 상기 제1저항의 다른단과 상기 제2전원선간에 접속된 제1제어단자(N14)를 갖는 제1정전류원(Q20, R15)과, 상기 제1전원선에 접속되며 또한 상기 제1저항의 다른단의 정전압에 응답하는 제2정전류원(Q18, R12)과, 상기 제2정전류원과 제2제어단자(N15)간에 접속된 제2저항(R13)을 포함하며, 상기 제1기준신호(VR1)는 제1저항의 다른단으로부터 취출되고 또한 상기 제1제어단자에 입력되는 전압신호에 따라 가변으로 설정되며, 상기 제2기준신호는(VR2)는 상기 제2정전류원과 상기 제2저항간의 접속점으로부터 취출되고 또한 상기 제2제어단자에 입력되는 전압신호에 따라 가변으로 설정되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제1항에 있어서, 상기 제1트랜지스터쌍(Q2, Q3;Q26, Q27)과 제2트랜지스터쌍(Q4, Q5;Q28, Q29)은 병렬 게이트형으로 접속된 것이 특징인 단안정 멀티바이브레이팅 회로.
제18항에 있어서, 상기 에미터 결합논리회로(2b, 2c)는 제1전원선(VCC)과 상기 제1트랜지스터쌍중 한 트랜지스터(Q2, Q6)와 제2트랜지스터쌍중 다른 트랜지스터(Q5, Q29)의 각 콜렉터간에 접속되는 저항소자(R1a, R21)와, 제2트랜지스터쌍의 각 에미터와 제2전원선(VEE)간에 접속되는 정전류원(S2a, S24)을 더 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제19항에 있어서, 상기 시정수설정회로(1, 1b)는 그의 출련신호의 시정수를 가변적으로 설정하는 수단을 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제20항에 있어서, 상기 시정수가변설정 수단은 상기 제1전원선과 상기 제2트랜지스터쌍의 한 베이스입력에 결합된 노드(N2)간에 접속된 캐패시터(C1, C21)와, 상기 노드와 상기 제2전원선간에 접속되며 또한 공급전류(IO)를 가변 설정하는 제어신호를 인가하는 전류설정단자(N3)를 갖는 정전류원(S1)을 포함하며, 상기 시정수는 상기 제어신호에 따라 가변설정되는 것이 특징인 단안정 멀티바이브레이팅회로.
제21항에 있어서, 상기 정전류원은 전류 미러회로의 형태를 갖는 것이 특징인 단안정 멀티바이브레이팅 회로.
제21항에 있어서, 상기 제1전원선과 상기 제2트랜지스터쌍의 한 베이스 입력에 결합된 노드간에 접속되며 또한 상기 입력펄스신호에 응답하며 상기 제1전원선에 접속된 콜렉터를 갖는 입력트랜지스터(Q1)를 포함하는 입력단 회로와, 상기 입력트랜지스터의 에미터와 노드간에서 순 방향으로 접속되는 다이오드(D1)을 더 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제21항에 있어서, 입력신호(IN)와 상기 제1전원선과 제2전원선간에 직렬로 접속된 정전류원(S22)의 변동에 응답하는 제1트랜지스터(Q22)와, 상기 입력신호의 변동에 응답하며 또한 상기 캐패시터에 병렬로 접속되는 제2트랜지스터(Q23)를 더 포함하며, 상기 제1트랜지스터의 에미터출력(a)이 상기 제1트랜지스터쌍의 한 베이스에 공급되고 또한 상기 제2트랜지스터의 에미터 출력(b)이 상기 제2트랜지스터쌍의 한 베이스에 공급되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제20항에 있어서, 상기 제1 및 제2기준 신호들중 적어도 하나는 가변적으로 선택되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제25항에 있어서, 가변적으로 변동하는 상기 제1 및 제2기준신호들을 발생하는 기준신호 발생회로(3)를 더 포함하는 것이 특징인 단안정 멀티바이브레이팅 회로.
제26항에 있어서, 상기 기준신호 발생 회로는 일단이 상기 제1전원선에 접속된 제1저항(R8)과 상기 제1저항의 다른단과 상기 제2전원선에 접속된 제1제어단자(N14)를 갖는 제1정전류원(Q20, R15)과, 상기 상기 제1전원선에 접속되며 또한 상기 제1저항의 다른단의 정전압에 응답하는 제2정전류원(Q18, R12)과, 상기 제2정전류저항(R13)을 포함하며, 상기 제1기준신호(VR1)는 제1저항의 다른단으로부터 취출되고 또한 상기 제1제어단자에 입력되는 전압신호에 따라 가변으로 설정되며, 상기 제2기준신호(VR2)는 상기 제2정전류원과 상기 제2저항간의 접속점으로부터 취출되고 또한 상기 제2제어단자에 입력되는 전압신호에 따라 가변으로 설정되는 것이 특징인 단안정 멀티바이브레이팅 회로.
제20항에 있어서, 상기 제1 및 제2기준신호는 동일전압치(VR1)가 되도록 선택되는 것이 특징인 단안정 멀티바이브레이팅 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.