JPH02134912A - 単安定マルチバイブレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はバイポーラＩＣ等で使用される単安定マルチバ
イブレータに関するものである。

（ロ）従来の技術 従来より入ノＪ信号の立ち上がりもしくは立ち下がりの
両エツジを基準とした一定幅のパルスを生成する回路と
しては、第３図に示す様なエツジディテクタ回路が一般
に使用されている。

そのエツジディテクタ回路を第３図の回路図及び第４図
の波形図を参照して説明する。まず、（１）は第４図（
ａ）に示す方形波が入力される第１入力端子、（２）は
その入力端子（１）からの方形波を入力し積分する積分
回路、（３）はその積分回路（２）からの出力信号を入
力し、且つ後段のアナログ乗算器に適した入力バイアス
電圧を与え、第４図（ｌ〕）の如き波形を出力するレベ
ルシフト回路、（Ａ。）は第１乃至第６トランジスタ（
Ｔｒ、）乃至（Ｔｒ、　）と電流源（＋、）と負荷抵抗
（Ｒ，）（Ｒ２）で構成されるアナログ乗算器で、その
接続は、以下に説明する。第１、第２トランジスタ（Ｔ
ｒｌ）（Ｔｒ、）及び第３、第・１トランジスタ（Ｔｒ
ｓ）、（Ｔｒ、　）で構成される差動増幅器（Ａ１）、
（Ａ２）のうちの第１、第４トランジスタ（Ｔｒｔ）、
（Ｔｒｉ）のベースには第１入力端子（１）が接続され
、その各々のコレクタ・直流電源（Ｖｃｃ）間には抵抗
（Ｒ，）（Ｒ２）が接続されている。そして、第２、第
３トランジスタ（Ｔｒ２）、（Ｔｒ、）各々のベースは
第４図（ａ）に示す基準電圧（■１）を入力する第２入
力端子（４）に接続されている。トランジスタ（Ｔｒ）
と（Ｔｒ３）のコレクタ、（Ｔｒｙ）と（Ｔｒ、　）の
コレクタはそれぞれ接続されている。また、第５、第６
トランジスタＣＴｒ５）、（Ｔｒｓ　）で構成される差
動増幅器（Ａ、）のうちの第５トランジスタ（Ｔｒｓ）
のベースにはレベルシフト回路（３）の出力端が接続さ
れ、第６トランジスタ（Ｔｒ、）のベースは第４図（ｂ
）に示す基準電圧（■２）を入力する第３入力端子（５
）に接続されている。そして、第５、第６トランジスタ
（Ｔｒｉ　）（Ｔｒ＝　）のエミッタは共通に接続され
、電流源（Ｉ。）を介してアースされ、コレクタは前記
差動増幅器（Ａ１）、（Ａ２）のエミッタに各々接続さ
れている。上記回路構成の動作について説明する。

第１乃至第６トランジスタ（Ｔｒ、）乃至（Ｔｒ６）の
ベースに加わる電圧レベルは第４図（ａ）（ｂ）に示す
状態である。同図中、まず第１期間では直流電圧（Ｖｃ
ｃ）、抵抗（Ｒ，）、第３トランジスタ（Ｔｒ、　）、
第６トランジスタ（Ｔｒ６）、電流源（ＩＱ）、アース
の経路で電流が流れ、アナログ乗算器（Ａ、）の出力端
子（６）はハイ状態となっている。次に第２期間では直
流電圧（Ｖｃｃ）、抵抗（ｒ、）、第４トランジスタ（
Ｔｒ、）、第６トランジスタ（Ｔｒｓ）、電流源（１０
）、アースの経路で電流が流れ、出力端子（６）はロー
状態となっている。第３期間では直流電圧（Ｖｃｃ）、
抵抗（Ｒ７）、第１トランジスタ（Ｔｒ、　）、第５ト
ランジスタ（Ｔｒ、）、アースの経路で電流が流れハイ
状態となる。第４期間では直流電源（Ｖｃｃ）、抵抗（
Ｒ２）、第２トランジスタ（Ｔｒ、　）、第５トランジ
スタ（Ｔｒｉ）、電流源（１１）、アースの経路で流れ
出力端子（６）はロー状態となる。以上、第１乃至第４
期間を周期的に繰り返し、第４図（Ｃ）の如きパルスを
生成するのである。

このアナログ乗算器（ＡＯ）は第１入力端子（１）から
の信号と、レベルシフト回路（３）からの信号との排他
的論理和（ＥＸ−ＯＲ）を生成する回路となり、出力端
子（６）から出力信号は第４図（ｃ）に示すような方形
波の両エツジに対応したパルスが得られる。

尚、そのパルス幅は積分回路（２）の時定数で決定でき
、第３入力端子（５）の基準電圧を変化させる事により
方形波の立上がりと立下がりのパルスの幅の比率を変え
ることも可能である。

（・・）発明が解決しようとする課題 従来の回路では、第５図の波形図に示すように、積分回
路の時定数が入力信号の周期より大きい場合には積分回
路からの出力電圧が基準電位に達するまでに入力信号の
周期が切換わっでしまい、積分回路の時定数より入力信
号の周期が十分に大きい場合（第６図参照）と比べると
、パルス幅、パルスの位置等が大幅に狂ってしまうとい
うことがある。

また、基準電圧を変えて入力信号の立上がり、立下がり
を基準とした各々のパルス幅を変化させると立上がり、
立下がりパルスが同時に変わってしまい、各々のパルス
幅変化させると立上がり、立下がりパルスが同時に変わ
ってしまい、各々のパルス幅を独立に設定できないとい
う問題が生じていた。

（ニ）課題を解決するための手段 方形波である差動信号が入力される第１及び第２入力端
子と、ベースが前記第１入力端子に接続される第１トラ
ンジスタと、該第１トランジスタにより充放電制御され
る第１コンデンサと、第１トランジスタのエミッタ接地
間に接続された第１の電流源もしくは抵抗と、ベースが
前記第２入力端子に接続される第２トランジスタと該第
１トランジスタにより充放電制御される第２コンデンサ
と、第２トランジスタのエミッタ接地間に接続された第
２の電流源もしくは抵抗と、前記第１トランジスタ及び
第２トランジスタのエミッタ出力を入力とする排他的論
理和回路とを備え、前記差動信号の立上り及び立下りエ
ツジに対応した一定期間のパルスを生成することを特徴
とする単安定マルチバイブレータ回路を提案する。

（士・）作　用 本発明によると、入力信号のローレベル期間に各々独立
して積分回路内にコンデンサの放電を行い、ハイレベル
期間に急速に充電を行なうことにより、２つの充放電波
形を形成し、その各波形に対応した基準電圧をスレッシ
ョールドレベルとした排他的論理和とすることにより入
力信号の立」ニラ、立下りに対応したパルス出力を得る
ことができる。

（へ）実施例 本発明の実施例を第１図及び第２図を参照して説明する
。第１図に於いて、（１１）及び（１２）は第２図（ａ
）、（１〕）に示す様な差動信号が入力される入力端子
、（１’、、）は前記入力端子（１１）からの信号を入
力するコンデンサ（Ｃ１）の充放電制御用の第７トラン
ジスタで、該第７トランジスタ（Ｔ＝７）のエミッタは
電流源（１１）を介して接地されると共に従来例と同じ
アナログ乗算回路（八〇）の入力信号として第１トラン
ジスタ（Ｔ、、）のベースに接続される。（Ｔ、、）は
前記入力端子（１２）からの信号を入力するコンデンサ
（Ｃ７）の充放電制御用の第８トランジスタで、該第８
トランジスタ（Ｔ　、　ｓ　）のエミッタは電流源（Ｉ
２）を介して接地されると共に前記アナログ乗算器（八
〇）の入力信号として第５トランジスタ（Ｔ、５）のベ
ースに後段のアナログ乗算器（ＡＯ）の入力バイアス電
圧を満たすレベルシフト回路（Ｌ）を介して接続される
。尚、アナログ乗算器（Ａ、）については従来例と同じ
であるので同じ符号を付してその説明は省略する。

次に、上記回路構成の動作について述べる。まず、入力
端子（１１）からの信号がローからハイレベルになると
（第２図（ａ）参照）、第７トランジスタ（Ｔｒ、）は
エミッタフォロワとして働き、コンデンサ（Ｃ１）は急
速に充電され、第７トランジスタ（Ｔｒ、）のエミッタ
電位は所定の電圧まで引き上げられ（第２図（ｂ）参照
）、そして入力端子（１１）からの信号がハイからロー
レベルになると、第７トランジスタはオフ状態になり、
第７トランジスタ（Ｔｒ＋）のエミッタ電位はコンデン
サ（Ｃ１）と電流源（Ｉ、）で決まる放電カーブを描き
、所定の電圧まで降下する。そして、入力端子（１２）
からの信号（第２図（Ｃ）参照）によって上記動作と同
様にトランジスタ（Ｔｒ、）のエミッタ電位はレベルシ
フト回路（Ｌ　）を介して第２図（ｄ）の様な波形が得
られる。

前記アナログ乗算器（Ａ、）には第２図（ｂ）及び第２
図（ｄ）の信号が入力されると共に、第２図（１））の
動作電圧範囲内の基準電圧（ｖ３）が第１端子（２１）
より供給される。また、第２図（ｄ）の動作電圧範囲内
の基準電圧（Ｖ、）が第２端子（２２）より供給される
。

以上により上記基準電圧（Ｖｌ）（Ｖｌ）を各々スレッ
ショールド電圧とした第２図（ｂ）及び（ｄ）の信号の
排他的論理和（ＥＸ−ＯＲ）が出力端子（２３）から第
２図（ｅ）の様に得られる。

尚、第２図（ｅ）のパルス幅（１＋）及び（［６）は基
準電圧（Ｖｌ）（Ｖｌ）及びコンデンサ（ＣＩ）（Ｃ，
）の容量を変化させることにより任意の幅に設定するこ
とができる。

（ト）発明の効果 本発明回路では各差動信号の半周期を利用して、両エツ
ジにパルスを生成しているので、差動信号の周期に影響
されずに一定幅のパルスを生成でき、さらに立上りエツ
ジと立下りエツジで始まるパルスの幅を独立に設定でき
るのでたいへん有益である。

【図面の簡単な説明】

第１図は本発明の回路構成を示す図、第２図はその動作
説明図、第３図は従来の回路構成を示す図、第４図乃至
第６図はその動作説明図である。 （Ｔ、、）・・・第１トランジスタ、（Ｃ１）・・・第
１コンデンサ、（Ｔ、、）・第２トランジスタ、（Ｃ２
）・第２コンデンサ、（Ａｏ）・・排他的論理和回路。

Claims (1)

【特許請求の範囲】
1. （１）方形波である差動信号が入力される第１及び第２
   入力端子と、ベースが前記第１入力端子に接続される第
   １トランジスタと、該第１トランジスタにより充放電制
   御される第１コンデンサと、第１トランジスタのエミッ
   タ接地間に接続された第１の電流源もしくは抵抗と、ベ
   ースが前記第２入力端子に接続される第２トランジスタ
   と、該第１トランジスタにより充放電制御される第２コ
   ンデンサと、第２トランジスタのエミッタ接地間に接続
   された第２の電流源もしくは抵抗と、前記第１トランジ
   スタ及び第２トランジスタのエミッタ出力を入力とする
   排他的論理和回路とを備え、前記差動信号の立上り及び
   立下りエッジに対応した一定期間のパルスを生成するこ
   とを特徴とする単安定マルチバイブレータ回路。