JP2597548B2

JP2597548B2 - 素子変動値検出回路

Info

Publication number: JP2597548B2
Application number: JP61059865A
Authority: JP
Inventors: 浩五味
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-03-18
Filing date: 1986-03-18
Publication date: 1997-04-09
Anticipated expiration: 2012-04-09
Also published as: JPS62216514A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は半導体集積回路内に構成されるフィルタ
ー、位相回路等の特性を、素子の特性の変動値を検出し
て補正又は所望の特性にする場合、該変動値を正確に検
出伝達するための素子変動値検出回路に関する。

（従来の技術と発明が解決しようとする問題点）半導体回路の高集積化が進むにつれて、フィルターや
位相回路も内蔵する回路を実現しようとする傾向にあ
る。しかし、周知の如く、半導体基板（以下半導体チッ
プと称する）上の素子の特性は、同種近似した素子間で
はその特性比を高精度で作ることができる反面、個々の
素子の絶対値特性は大きく変動し、IC化してもフィルタ
ーや位相回路等の特性は変動し、ディスクリート部品に
よる構成のものよりも劣っている。このため、IC化によ
り電子回路は周辺部品の削減などで構成が簡単になる長
所を得るが、特性の安定した又はある特性内のフィルタ
ーや位相回路を得ようとするとIC化ができないという問
題がある。

そこで、この発明は、フィルターや位相回路等をIC化
しても、その変動要因素子による特性劣化を自動的に補
正し得る特性安定化回路を有する半導体集積回路を得る
ものである。

この場合、特にこの発明では、上記変動要因素子の値
の変動を正確に検出して伝達し、上記補正の正確性を向
上する素子値変動検出回路を提供することを目的とす
る。

［発明の構成］（問題点を解決するための手段）この発明は、例えば第１図に示すように、抵抗Rsに依
存する電流V/Rsが流れる電流源１の該電流を、スイッチ
２にて一定期間コンデンサ３（＝Cs）に充電し、そのピ
ーク充電電圧をスイッチ４の作用によってコンデンサ５
に保持し、出力には前記抵抗Rs、コンデンサCsに比例し
た値を得るものである。

（作用）これによって出力Eoとしては、K/Cs・Rs（但しＫは比
例定数）なるC,R変動に比例した出力を得ることができ
る。

（実施例）以下この発明の実施例を図面を参照して説明する。

この発明は、集積回路基板に形成される機能回路（被
制御回路）が、CR素子の値変動のため、その特性が変動
するのを抑制する場合、これを抑えるシステムに使用し
て有効である。このシステムを実現するには、上記CR素
子の値の変動をモニタするための手段が必要であり、こ
の発明はこのような検出手段としてなされたものであ
る。

以下、被制御回路及びシステムの例から説明し、この
発明の具体例を第10図乃至第15図にて説明する。

第２図は最も簡単な被制御回路、例えば低域フィルタ
ー（以下LPFと記す）であり、第３図は低域通過のアク
ティブフィルターの例である。

P₁,P₂をそれぞれ入力、出力ピンとし、入力に信号
e₁、出力に信号e₂を考えると、各回路特性は次のように
なる。ただし部品番号は特性値も示すものとする。

第２図の回路では第３図の回路では、ただし、ωは２πで角周波数半導体チップ上では、抵抗Ｒ、コンデンサＣはそれぞ
れ製造プロセスで抵抗値、容量値は大きく変動（ばらつ
き）例えば30％の変動幅がある。しかもR,Cの値は独立
して変動するので、（１），（２）式から明らかなよう
に、各回路の周波数特性や位相特性は大きく変動する。
したがって、各回路がある機能を実現する回路であれ
ば、その影響は大きく、その機能が損なわれることにな
る。

今、ＲとＣが独立に任意に変動する変数を１つの変数
Ｔで表現する方法としてを考える。Ｔは、抵抗値とコンデンサのインピーダンス
値の比である。変数Ｔを（１）式に適用すると、ただしT₃＝ωC₃R₃ このT₃の値が半導体の製造上、ある範囲で変動するこ
とになる。

第４図は本発明の基本動作を説明するための簡単な実
施例である。基準発振器OSCの出力e_OSCは、振幅一定で
トランジスタ増幅器ＡのトランジスタQ₂のベースに入力
する。トランジスタQ₂は、エミッタに定電流源Is₁が接
続され、これに並列にコンデンサCx₁が接続される。ト
ランジスタQ₂のコレクタは抵抗Rx₁を介して電源V_CCに接
続される。コレクタの出力はe_Xは、振幅検波器DETに加
わり、振幅に比例した検波直流信号Ecを得る。SW₁は、
第２図と同形式のLPF、図示F₁ の抵抗R₁a,R₁b,R₁cを切替
えて容量C₃に接続するスイッチであり、信号Ecに応じて
接点a,b,cを切替える。

図からただしTx₁＝ωCx₁Rx₁ EcはTx₁に比例す値とする。

フィルターF₁の特性は、共通的には（４）式であらわ
されるが、スイッチSW₁の切替えによってT₃が次の３つ
に切替わる。

Tx₁とTa₃,Tab,T₃cは同一方向にほぼ同率変動する。

第５図は上記Tx₁,T₃a,T₃b,T₃cの変動とスイッチSW₁の切
替え対応を示す図である。Tx₁,T₃a,T₃b,T₃cの変動しな
い設計のセンター値をそれぞれTx₁₀,T₃ao,T₃bo,T₃coと
する。又、T₃ao＜T₃bo＜T₃coに設定されている。

更に説明の便宜上次のように模式化しておく。即ち、
Tx₁₀＝T₃boとおく。T₃ao,T₃coはT₃boと大きさが違うが
その変動幅は等しいと仮定する。各Ｔのプラス，マイナ
スの変動幅も等しいとおく。

今、第５図のようにT₃boを基準として変動をΔTpと
し、変動幅を±ΔTp₁とする。Tx₁が変動したとき、つま
りΔTpが変動したときは、スイッチSW₁がa,b,cの各接点
に切替ることになる。

第５図に示す区間Ｂ（−ΔTp₃＜ΔTp＜ΔTp₃）のとき
はスイッチSW₁は接点ｂに切替り、区間Ａ（ΔTp₃≦ΔTp
≦ΔTp₁）のときは接点ｂからａに切替り、区間Ｃ（−
ΔTp₁≦ΔTp≦−ΔTp₃）のときは、接点ｂからｃに切替
る。ここで、T₃bo−T₃ao＝ΔTp₂,T₃co−T₃bo＝ΔTp₂に
設定し、に設定すると、Ｔの補正は第５図に示すようなモードと
なる。つまり第５図（ａ）はTx₁の変動、同図（ｂ）はT
₃bとT₃aの変動をT₃との関係で示し、同図（ｃ）はT₃bと
T₃aの変動をT₃との関係で示している。又同図（ｄ）
は、補正後のT₃の変動を示している。

今、Tx₁と、抵抗R₃a,R₃bの変動が同じであるとする。
Tx₁が変動して、図示のg₁点（○印）、つまり＋ΔTp₃に
変動したとすると、T₃b,T₃aも変動する。ここでR₃bから
R₃aにスイッチSW₁が切替ると、T₃aの変動位置は、第５
図（ｂ）の○印で示す変動位置−ΔTp₃である。従ってT
₃の変動は、Ｂ領域の下限となる。

この状態で更にTx₁が変動し図示のγ_１点（□印）、
つまりΔTp₁まで変動したとしても、T₃aの変動は、Ｂ領
域の上限までに納まる。

逆に、Tx₁が−ΔTp₃の方向へ変動し、今g₂点（○印）
の位置にあるとする。ここでR₃bからR₃cにスイッチSW₁
が切替ると、T₃cの変動位置は、第５図（ｃ）の○印で
示す変動位置ΔTp₃である。従ってT₃の変動はＢ領域の
上限となる。

この状態で更にTx₁が変動し図示のγ_２点（□印）、
つまり−ΔTp₁まで変動しとしても、T₃cの変動はＢ領域
の下限までに納まる。

つまり、フィルターF₁にR₃bのみを用いた場合は、本
来A,B,Cの全区間（±ΔTp₁）の変動を生じるのである
が、R₃a,R₃c適宜選択することで、区間Ｂ（±ΔTp₃）内
に抑制でき、変動の幅を約1/3にすることができる。よ
ってフィルターの特性変動も又これに比例して安定させ
ることができる。第４図の実施例では、３接点で切替え
たがさらに切替えを増加すれば変動幅を少なくすること
ができる。

第４図は、フィルターの特性を決める変数と同一の方
向へほぼ同率に変動する変数に比例した制御信号を発生
し、この信号によってフィルターの特性を安定化させん
とするものであり、制御信号を発生させる回路やフィル
ター特性を変化させる回路は、この他に種々実施でき
る。

第６図はフィルターの変数Ｔを制御する他の回路例で
ある。可変容量ダイオードC₃による接合容量を用いて制
御電圧Ecによって容量値を変化させてもよい。可変容量
ダイオードC₃の変化の範囲の少ない場合は、第７図のよ
うに異なった可変容量ダイオードC₃a,C₃bを設け、さら
にスイッチSW₂で切替えて等価的に容量の変化範囲を拡
大することもできる。

第８図は、変数Ｔに比例した制御信号を得る回路の他
の実施例である。

これはトランジスタQ₃,Q₄を用いた差動増幅器形に構
成した例である。トランジスタQ₃,Q₄のエミッタ間には
コンデンサCx₁が接続され、各々のエミッタとアース間
にはそれぞれ電流源Is₂,Is₃が接続される。トランジス
タQ₃,Q₄のコレクタはそれぞれ抵抗Rxa,Rxbを介して電源
V_CCに接続され、トランジスタQ₃のベースには発振器OSC
の出力、トランジスタQ₄のベースにはバイアスV_B1が供
給される。各々のトランジスタQ₃,Q₄のコレクタには、
ωCx₁Rxa,ωCx₁Rxbに比例した信号を取り出すことがで
き、この信号は、振幅検波器DETに供給される。

第９図は第４図の回路を電源とアース間に直列に連ね
たタイプの回路である。即ち、Q₅,Q₆はトランジスタ、I
s₄,Is₅は定電流源、Cx₁,Cx₂はコンデンサ、Rx₁,Rx₂は抵
抗である。

この回路によると、振幅検波器DETの入力部では、だだし、Tx₁＝ｊωCx₁Rx₁,Tx₂＝ｊωCx₂Rx₂ ……
（８）ここでTx₁とTx₂は変動に対して同一方向，同率に変動す
るので、とおける。よって（８）式は、 ex＝−KTx₁ ²・eosc ……（10）第９図の回路の場合、変数の２乗に比例した信号を得
ることができ、変動が小さくても、大きな制御信号を得
られ、又細い識別をするのに有効である。

第10図は、C,Rの変動をＴ＝Ｃ・Ｒの変数として検出
する回路である。第10図に基本原理と各部の信号波形を
示す。ターミナルP₄にパルスTgが印加され、Tgの印加期
間はスイッチSW₃が閉じて、スイッチSW₄が開放する。Tg
は第10図（ａ）のようにパルス期間t₁と次のパルスまで
の期間t₂を持つ。

パルスTgの印加期間に電流源Isxから電流Isxがコンデ
ンサCx₃に充電される。BFはバッファ回路で入力インピ
ーダンスは充分大きいものとする。コンデンサCx₃の両
端電圧Vcx₃は、第10図（ｂ）のようになる。t₁の期間
に、となり、t₁の最後の時刻で最大値となって、このときの
（11）式の値がバッファ回路BFを介してコンデンサCx₄
に高速で充電され、Cx₄の両端がVcx₃＝Vcx₄となる。次
にt₂の期間のスタート時には、パルスTgがなくなり、ス
イッチSW₄が閉じ、スイッチSW₃が開く。このためコンデ
ンサCx₃の電荷は放電し、Vcx₃＝０となる。同時にバッ
ファ回路BFがカットオフになり、コンデンサCx₄の電荷
はターミナルP₃より次段の回路へ放電される。このと
き、次段回路の入力インピーダンスを充分大きくすれ
ば、同図（ｃ）のようにほとんどVcxt₁に比例した直流
電圧を得る。

（11）において、Isxを Ksx;比例定数として設定すれば、となって、Cx₃,Rsxの変動に比例するV_CRを得ることがで
きる。

V_CC,t₁はそれぞれ安定してつくることが必要である。
V_CCは代りに電源に依存しない電圧源を用いても良い。
上記の方式によると発振器は不要である。

第11図は他のCR値検出回路の実施例である。

スイッチSW₃,SW₄,SW₅には、第11図（ａ），（ｂ），
（ｃ）に示すようなゲートパルスTg₁,Tg₂,Tg₃が印加さ
れ、図のパルス波形のハイレベルのときスイッチはオン
する。つまり、ゲートパルスTg₁が印加されたときは、
スイッチSW₃がオン、スイッチSW₄,SW₅はオフ状態にあ
り、コンデンサCx₃に電流Isxが充電電流として流れt₁の
期間続く。このときの電流Isxは（12）式であらわされ
る。このとき、コンデンサCx₃の両端の電圧Vcxは、第11
図（ｄ）のように上昇する。次にt₁の期間終了後、スイ
ッチSW₃がオフすると、ゲートパルスTg3によってt3の期
間にスイッチSW₅がオンする。バッファ回路BFの入力イ
ンピーダンスが充分高ければ、電圧Vcxの値は、第11図
（ｄ）のように保持されたままである。この間バッファ
回路BFの出力には、Vcxと同じ電位が発生し、コンデン
サCx₄に、Vcxと等しい電圧を生ずる充電が生じる（第11
図（ｅ）の波形参照）。次にパルスTg₂が到来すると、
スイッチSW₄がオンし、スイツチSW₅がオフする。このた
め、コンデンサCx₃の電荷はスイッチSW₄を介して放電さ
れ、電圧Vcxはアース電位となる。一方スイッチSW₅によ
って、コンデンサCx₄への経路がオフし、コンデンサCx₄
は次段の入力回路へ放電するが、次段の回路の入力イン
ピーダンスを高くすることで、同図（ｅ）にみられるよ
うに、出力端P₃の電位Vp₃を、高い電圧状態のVcxにほぼ
等しい値に保持することができる。Vcxは、（13）式に
あるように、Cx₃,Rsxの関数である。

第12図は、第10図の回路を更に具体的に示す回路図で
ある。第10図に対応する部分には対応する符号を付して
いる。

トランジスタQ₈,Q₉は、スイッチSW₃とを形成する差動
増幅器形のスイッチであり、トランジスタQ₈,Q₉の相互
接続エミッタにトランジスタQ₇のコレクタが接続され、
トランジスタQ₇のエミッタは抵抗Rx₃を介してアースに
接続される。尚、抵抗Rx3は、（13）式におけるRsxを形
成する。抵抗R₅、ダイオードD₄,D₂、抵抗R₆の直列回路
は、抵抗Rx₃に所定電流を流すためのトランジスタQ₇の
ベースバイアス設定回路である。ダイオードD₁,D₂は、
それぞれ実際にはダイオードをm,n個直列接続した複合
ダイオードである。トランジスタQ₉のベースには、所定
バイアスV_B2が印加され、トランジスタQ₈のベースに
は、入力点P₄からのゲートパルスTgが印加される。パル
スTgのハイレベル期間は、トランジスタQ₈が導通し、ト
ランジスタQ₉がカットオフ状態となる。パルスTgの無
い、つまりローレベル期間は、トランジスタQ₈がオフ、
トランジスタQ₉がオンとなる。トランジスタQ₁₀,Q₁₁及
びQ₁₂,Q₁₃は、カレントミラー回路を形成し、それぞれ
トランジスタQ₈,Q₉のコレクタ電流を変換してトランジ
スタQ₁₁,Q₁₃のコレクタより流出する。

トランジスタQ₁₄とQ₁₅は、カレントミラー回路をな
し、トランジスタQ₁₃のコレクタはトランジスタQ₁₄のベ
ース・コレクタに接続され、トランジスタQ₁₁とQ₁₅のコ
レクタは共にトランジスタQ₁₆のベースとコンデンサCx₃
の一端に接続される。コンデンサCx₃の他端はアースさ
れる。トランジスタQ₁₃のコレク電流は、トランジスタQ
₁₄,Q₁₅で電流変換され、トランジスタQ₁₁とQ₁₅のコレク
タに流れる差電流がコンデンサCx₃に充電電流として供
給される。

トランジスタQ₁₆はバッファ回路BFとして作用し、エ
ミッタはコンデンサCx₄を介してアースされるととも
に、トランジスタQ₂₀のベースに接続される。トランジ
スタQ₁₉,Q₁₇,Q₁₈は、トランジスタQ₂₀のベース電流の補
償回路である。トランジスタQ₂₀のコレクタは、トラン
ジスタQ₁₉のエミッタに接続され、このトランジスタQ₁₉
のコレクタはアースされている。トランジスタQ₁₇,Q₁₈
は、カレントミラー回路であり、トランジスタQ₁₉のベ
ース電流をトランジスタQ₁₈のコレクタに変換してい
る。よって、トランジスタQ₁₈のコレクタがトランジス
タQ₂₀のベースに接続されていることにより、トランジ
スタQ₂₀のベース電流と近似したトランジスタQ₁₈のコレ
クタ電流を流すことにより、コンデンサCx₄への充電電
流を微少にしている。なお、トランジスタQ₁₆は、トラ
ンジスタQ₈がオンしたときにオンし、コンデンサCx₃の
電位をコンデンサCx₄に伝達する。

トランジスタQ₂₀のエミッタには、定電流源Is₆からの
電流が供給される。トラジスタQ₂₀,Q₂₁は、相補形のト
ランジスタを用いたエミッタフォロア回路であり、トラ
ンジスタQ₂₀のベース電位と実質的に等しい電圧をP₃へ
出力する。

動作について説明すると以下のようになる。ゲートパ
ルスTgの到来期間は、トランジスタQ₈がオン、トランジ
スタQ₉がオフ、したがってトランジスタQ₁₁のコレクタ
電流は、抵抗Rx₃に流れる電流に等しく、トランジスタQ
₁₅はカットオフにあるから、トランジスタQ₁₁のコレク
タ電流がコンデンサCx₃に充電される。トランジスタQ₁₁
のコレクタ電流即ち、抵抗Rx₃に流れる電流I_RX3は、ただし、V_Fはダイオード及びトランジスタのベース・エ
ミッタ順方向電圧ここで仮にに選べば、 I_RX3がコンデンサCx₃に充電され、その充電時間はゲ
ートパルス幅t₁とすれば、コンデンサCx₃の両端の電圧V
cx₃は、 t₁,V_CC,R₅とR₆の比はそれぞれ安定して与えることがで
きるから、とおける。

トランジスタQ₁₆のベースにVex₃が加わると、ほぼこの
電圧になるまでCx₄への充電作用が一瞬におこなわれ
る。厳密にはトランジスタQ₁₆のエミッタ・ベース間
は、Cx₄の充電電圧Vcx₄がVcx₃に近づくにつれて、イン
ピーダンスが大きくなるので、Vcx₄はVcx₃に完全に等し
くならないが、実用的にほぼ等しいとおける。

したがって、トランジスタQ₂₁のエミッタではが成立する。

次にゲートパルスがなくなったとき、トランジスタQ₈
はオフ、トランジスタQ₉はオンとなる。このときは、ト
ランジスタQ₁₁はオフ、トランジスタQ₁₅はオンし、コン
デンサCx₃の電荷はトランジスタQ₁₅を通って放電し、つ
いにはトランジスタQ₁₅が飽和して近似的にVcx₃はアー
ス電位まで達成する。このときトラジスタQ₁₆のエミッ
タ（18）式のレベルにあり、そのベースはアース電位と
なっているので、このトランジスタQ₁₆はカットオフす
る。充電したコンデンサCx₄の電荷は実質的にホールド
され、（18）式の電圧が次のゲートパルスの期間の到来
まで保持される。したがってP₃には常に（19）式の電位
があらわれる。

第13図は第10図の回路の出力をさらに展開し用いる回
路状態を示している。P₃には、（19）式で与えられるCx
₃,Rx₃に反比例した出力を得る。A₁は、逆関数器であ
り、その出力点P₅にフィルターＦが接続されている。フ
ィルターＦは第２図のものと同じLPFの例であり、C₃は
接合容量で形成されたコンデンサであり一端にP₄からの
制御信号が印加される。（19）式のCx₃もまた接合容量
のものであるとする。

半導体の接合容量でベース・エミッタ間の逆バイアス
利用の接合容量とすると、その容量Ｃは、コンデンサの
両端電圧V_Cに依存する。その関数は一般にの形で示される。K₂は所定の容量を得るために決る要素
であり、製造上のプロセスの変化でばらつく。

したがって（20）式から、Cx₃,C₃は、とおける。ただし、Kx₃,Kc₃は容量設定の係数であり、V
x₃,Vc₃はそれぞれCx₃,C₃の両端の印加電圧である。

（21）式を（19）式に代入すると、よって A₁の関数をK₃/x（K₃は比例係数,xは入力）とすると、
この逆関数器の出力V_A1は、 V_A1の値がC₃の両端の電圧に等しいものとすれば、 V_A1＝V_C3 ……（25）よって、（25），（24）式より式よりとなる。

K₁は（18）式から定数値として扱える。K₃は電圧の２
乗の次元であり、電圧設定はV_CCを基本として分割した
値（抵抗比の値でつくれる）で設定できるので同様に定
数値として扱える。

よってω・（K₁/K₃）は定数の係数である。

Kc₃とKx₃は共に接合容量の係数により個々に変動して
もその比は一定である。またR₃,Rx₃は共に抵抗であり、
同様に一定となる。

この結果からT₃は素子の変動によらず一定の値にする
ことができる。

接合容量C_Jは印加電圧V_Cによって一般に次のようにな
る。

K_Jは容量設定で決める係数であり、ｍは接合の構造で
決まる値である。（27）式のように一般的な場合、補償
システムは第14図に示すようになる。

第14図において、コンデンサCxと抵抗Rxの積に比例し
た出力を得る素子特性のばらつき検出回路A₂の出力は、
逆関数の（ｍ−１）番関数回路A₃にて処理され、その出
力が所望のフィルター又は位相回路A₄の特性を決めるコ
ンデンサの一部又は全部に加えられる。図のA₄は、第６
図の構成と同じである。

検出回路A₂の出力Vxは次に関係の出力とする。

逆関数回路A₃の関数は出力V_Cとして C_T,R_TはA₄のコンデンサ、抵抗の中の任意の１つと
し、V_CがＧの両端に加わるものとする。

Cx,C_Tは（27）式から次のようにおける。

K_Jx・K_JTは容量値を決める係数。VxはCxの両端に印加
するものとする。

（28）式に（29）式を代入して、整理すると（31）式を（29）式に代入してよって変数T_T＝ωC_T・R_T とすると K_JT/K_Jxは容量値の比に比例する値、R_T/Rxは抵抗値の比
であって製造プロセスで変動しない値となる。

第15図は、第14図の回路を更に具体的に示した例であ
る。また、検出回路A₂としては、第11図のブロック構成
を具体的に示して採用している。

抵抗R₈,R₇の直列回路は、その中点よりトランジスタQ
₂₃のベースに接続され、このトランジスタQ₂₃のエミッ
タは、トランジスタQ₂₂のコレクタ及びトランジスタQ₂₄
のベースに接続される。トランジスタQ₂₂のエミッタは
抵抗R₁₀を介してアースされる。このトランジスタQ₂₂に
はオン時に一定電流が流れる。トラジスタQ₂₄のコレク
タは、トランジスタQ₂₆のベース、トランジスタQ₂₅のコ
レクタ、コンデンサCx₃の一端に接続される。コンデン
サCx₃の他端はアースされる。トランジスタQ₂₅は、抵抗
R₁₁を介してベースにゲートパルスTg₂が印加されるもの
で、スイッチング動作を得る。ゲートパルスTg₁が抵抗R
₉を介して印加されると、トランジスタQ₂₂,Q₂₃,Q₂₄がオ
ンし、トランジスタQ₂₅はカッタオフする。トランジス
タQ₂₅がカットオフのときコンデンサCx₃に充電電流が流
れる。第11図のt₁期間の充電の後、トランジスタQ₂₂,Q
₂₃,Q₂₄はオフし、充電は終了し、充電した電圧Vcx₃はゲ
ートパルスTg₂が印加されるまで保持される。

電圧Vcx₃は、トランジスタQ₂₆のベースに印加され
る。トランジスタQ₂₆のエミッタは、ベース・コレクタ
を直結したダイオード動作のトランジスタQ₂₇,Q₂₈を介
してトランジスタQ₂₉のコレクタに接続される。トラン
ジスタQ₃₀,Q₂₉はカレントミラー回路を形成し、トラン
ジスタQ₃₁のコレクタがトランジスタQ₃₀のベース・コレ
クタ及びトランジスタQ₂₉のベースに接続される。トラ
ンジスタQ₃₁は、そのベースがトランジスタQ₂₅のアノー
ド側に接続され、そのエミッタは、トランジスタQ₃₃の
ベース，コンデンサC₄の一端に接続される。コンデンサ
C₄の他端はアースされる。トランジスタQ₃₂は、ゲート
パルスTg₃が抵抗R₁₂を介してベースに供給されスイッチ
ング動作を得る。そしてトランジスタQ₃₂がオンのとき
コンデンサC₄の電荷を放電し、実質的にトランジスタQ
₃₃のベースをアース電位にする。

トランジスタQ₂₆乃至Q₃₁の構成は、トランジスタQ₂₆
のベース電位を2V_Fレベルシフトし、トランジスタQ₃₁の
エミッタに低インピーダンスで交換するエミッタフォロ
ア動作を得る。しかしトランジスタQ₃₂がオフのとき
は、エミッタ−フォロアが動作せず、カットオフとな
り、第11図で示したスイッチSW₅の働きをする。トラン
ジスタQ₃₃は、エミッタフォロアとして動作する。

以上が検出回路A₂の説明であり、次に逆関数回路A₃に
ついて説明する。

トランジスタQ₃₃のエミッタは、抵抗R₁₃を介してトラ
ンジスタQ₃₄,Q₃₅から成るカレントミラー回路に接続さ
れる。トランジスタQ₃₄,Q₃₅のベースに供給された電流
は、トランジスタQ₃₅のコレクタに交換されてあらわれ
る。トランジスタQ₃₅のコレクタは、ダイオード構成の
トランジスタQ₃₆を介してトランジスタQ₃₇のエミッタと
トランジスタQ₃₈のベースに接続される。トランジスタQ
₃₇のベースは、トランジスタQ₄₀のエミッタに接続さ
れ、トランジスタQ₄₀のベースはバイアスV_B3に接続され
る。トランジスタQ₃₈,Q₃₉は、エミッタを定電流源I_S7接
続した差動増幅器を構成しており、トランジスタQ₃₉の
ベースは、ダイオード構成のトランジスタQ₄₁,Q₄₂を介
してトランジスタQ₄₃のエミッタと、トランジスタQ₄₄の
コレクタに接続される。トランジスタQ₄₃のベースは、
バイアスV_B3に接続される。トランジスタQ₄₄ののベース
は、トランジスタQ₄₅のエミッタに接続され、トランジ
スタQ₄₅のエミッタは定電流源Is₈に接続され、ベースは
抵抗R₁₅,R₁₆の接続点に接続されバイアスが供給され
る。トランジスタQ₃₉のコレクタは、トランジスタQ₄₀の
エミッタに接続され、トランジスタQ₃₉に流れる電流と
トランジスタQ₄₀に流れる電流を実質的に等しくさせ
る。トランジスタQ₃₈のコレクタは、カレントミラー回
路を構成するトランジスタQ₄₆のベースコレクタに接続
される。トランジスタQ₄₇のコレクタは、抵抗R₁₇を介し
てバイアスV_B4に接続され、またトランジスタQ₄₈のベー
スに接続される。トランジスタQ₄₈のエミッタは、定電
流源I_S9に接続されるとともに、次段のフィルターA₄の
コンデンサC₃の一端に接続される。

上記の回路の動作は次のようになる。

コンデンサCx₃にt₁期間トランジスタQ₂₄のコレクタ電流
が充電されるので I₂₄がカットオフされた後、t₃期間Vcx₃は保持され、ス
イッチSW₅のオンによりトランジスタQ₃₁のエミッタ電
位、即ちVcx₄は Vcx₄＝Vcx₃＋2V_F ……（36）となる。C₄は急速な充電によってトランジスタQ₃₁のエ
ミッタ電位に達して終了する。スイッチSW₅のオフによ
ってC₄の電荷は保持される。したがってR₁₃には常時が流れる。

I_R13は、トランジスタQ₃₄,Q₃₅からなるカレントミラ
ー回路で電流交換され、I_Q35,I_Q36,I_Q37と等しくなる。
Ｉに付加した符号は各素子を指すものとする。

IQ37＝IQ36＝IR13 …（38）次に、I_Q36（＝I_Q37）とトランジスタQ₄₇に流れるI
_Q47との関係を求める。

トランジスタQnのベース・エミッタ電圧をV_Fn電流をI
_Qnとすると、図より次式が成立する。

V_B3からトランジスタQ₄₀,Q₃₇,Q₃₆,Q₃₈のエミッタまで
の経路と、V_B3からトランジスタQ₄₃,Q₄₂,Q₄₁,Q₃₉のエミ
ッタまでの経路の電位は等しいから、 V_F40＋V_F37＋V_F36＋V_F38 ＝V_F43＋V_F42＋V_F41＋V_F39 ……（39）トランジスタのベースエミッタ接合は次の関係式が与え
られる。

ただしＫはボルツマン定数、Ｔは絶対温度、ｇは電子の
電荷、Inはトランジスタのエミッタ電流（実質的にコレ
クタ電流も等しい）、I_Sはトランジスタの飽和電流。

同一半導体のチップ上のトランジスタは近似的に構成
でき各トランジスタのI_Sとほぼ等しいとおくと（40）式
を用いて（39）式に代入すると次のようになる。

I_Q40,I_Q37,I_Q36,I_Q38＝I_Q43,I_Q42,I_Q41,I_Q39……（41）
ここで（42）式を（41）式に代入してまとめると（37）式を（43）式に代入して計算するとトランジスタ
Q₄₈のエミッタでは今P₁に印加されるDC電圧をに選べばC₃の両端の電圧Vc₃は Cx₃,C₃を次の関係とすると（47）式と（35）式よりこれを（46）式に入れてよって変数を得る。

とおきK₄を変形するととなる。（52）式よりK₄は V_CC,t₁と抵抗の比で決まる値であってV_CC・t₁を一定
に与えればK₄は一定の値として与えることができる。よ
って（51）式は素子の値にかかわらずT₃一定となる。

第３図のフィルターは（２）式より T₁＝ωC₁R₁ T₂＝ωC₂R₁ ……（53）とおくとはC₁/C₂とR₁/R₂の比で決まるのでT₁/T₂＝K_Tとおくと、K
_Tは定数として扱える。（53）式のK_Tを用いると（２）
式は（55）式にみるように、（２）式による特性はT₁によっ
て変動するから、T₁を制御することによって特性を補正
できる。T₁はC₁を制御することで変えることができる。
しかし、（54）式にみられるように、C₁とC₂の比は、一
定に保つ必要があるからC₁,C₂は共に制御する必要があ
る。

第16図は、第３図のコンデンサを制御する場合の実施
例である。抵抗R₁,R₂、コンデンサC₁,C₂、トランジスタ
Q₁、抵抗R₄は、第３図の素子と同等の素子に対応する。
トランジスタQ₁のエミッタは、抵抗R₄を介してトランジ
スタQ₄₉のコレクタに接続され、トランジスタQ₄₉のエミ
ッタは、抵抗R₁₈を介してアースされる。トランジスタQ
₄₉のベースは、制御端子P₄に接続される。トランジスタ
Q₅₀は、ベースがトランジスタQ₄₉のコレクタと抵抗R₄の
接続点に接続され、エミッタは定電流源Is₁₀に接続され
る。トランジスタQ₅₀のエミッタは、コンデンサC₁の一
端に接続される。トランジスタQ₁のエミッタの信号は、
抵抗R₄、トランジスタQ₅₀を介してコンデンサC₁に帰還
され、等価的に第３図の場合と同じになる。トランジス
タQ₅₂は、ベースにバイアスV_B5が接続され、そのエミッ
タは抵抗R₂₀を介してトランジスタQ₅₃のベース及びトラ
ンジスタQ₅₁のコレクタに接続される。トランジスタQ₅₁
のエミッタは抵抗R₁₉を介してアースされ、ベースはP₄
に接続される。トランジスタQ₅₃のエミッタは、定電流
源Is₁₁に接続されるとともにコンデンサC₂の一端に接続
される。P₄に印加されるCx・Rxに比例した信号によっ
て、トランジスタQ₄₉,Q₅₁の直流電流が変化し、その結
果抵抗R₄,R₂₀の電圧降下量が変化し、この電圧がコンデ
ンサC₁,C₂に与えられその容量値を変化させる。コンデ
ンサC₁,C₂の両端に印加される電圧を等しくなるように
素子値又はバイアスの条件を設定すれば、C₁とC₂の容量
変化はするもののその比は常に一定に保持することがで
きる。

半導体チップ上のC,R又はCR（積）に比例した変動を
検出する検出回路は、以上の他に種々実施できる。例え
ば第17図は位相検波形の検出回路であり、第18図はその
ベクトル図である。

第17図において、P₆は入力端子、P₇は検波出力端子と
する。A₅,A₆は差動増幅器であり、A₇は掛算回路であ
る。P₆に一定の連続波eaが供給されると、抵抗R₂₁とコ
ンデンサC₅の直列回路の素子接続点には信号ebがあらわ
れ、抵抗R₂₂,R₂₃の素子接続点には信号ecがあらわれ
る。信号eb,ecは、差動増幅器A₆の差動入力部に供給さ
れる。また信号ecは、差動増幅器A₅の一方端に供給され
る。差動増幅器A₅,A₆の出力ed,eeはそれぞれ掛算回路A₇
に供給される。

上記信号の位相関係は、第18図に示すようになる。

信号eaは、抵抗R₂₁,コンデンサC₅で遅相（例えば45
°）し、信号ebとなる。信号ecは、信号eaが抵抗R₂₂とR
₂₃で分圧されたものであり、45°に対応したときに相当する。このとき、信号ecとebの差（図ではecb）
が差動増幅器A₆で増幅され、信号eeとなる。またecは差
動増幅器A₅で増幅され信号edとなる。所定の値のとき、
eeとedは直角関係となる。このとき掛算回路A₇によって
掛算された後の出力、平滑出力が生じるものとすれば、
これは90°検波出力である。

次に、コンデンサC₅、抵抗R₂₁の変動が生じた場合を
説明する。信号ebの遅れ位相は、C₅×R₂₁に比例し、C₅
とR₂₁が大きくなる方向へ変動すると遅れが大きくな
り、このときは第18図のように信号eb₁のようになる。
逆に小さい方向へ変動すれば、信号eb₂のようになる。
信号ecは抵抗R₂₂とR₂₃の分圧比で決まるので、抵抗値の
変動に関係なくec位相は一定である。したがって、信号
eeは、信号ecとeb₁の差又はecとbe₂の差によって生じ、
信号ee₁,ee₂のようになる。

このため、C₅又はR₂₁が大きい値の方向へ変動すれ
ば、eeとedは90°未満の関係で掛算され、C₅又はR₂₁が
小さい値の方向へ変動すれば、90°より大きい関係で掛
算され、出力点P₇の出力V_P7は、第19図に示すような特
性となる。

したがって、C₅,R₂₁のセンターの値のとき出力を中心
として、C₅,R₂₁の変動の方向、大きさに比例した検波出
力を取り出すことができる。この検波出力を利用するこ
とでフィルターや位相回路等の特性を安定な特性に補償
することができる。

第17図の回路は、コンデンサC₅と抵抗R₂₁を入れかえ
た構成でもよい。さらに、抵抗R₂₁、コンデンサC₅によ
る回路は、一般的には移相回路であって良く、差動増幅
器A₆の入力点でのebが移相回路を構成する抵抗及びコン
デンサの値の変動に比例して動き（eb−ec）の位相変動
に変換されればよい。よってこれを満足する回路は種々
実施可能であり、第17図の回路に限定されない。抵抗R
₂₂,R₂₃の直列回路は入力と同相での分圧回路として働
く。

上記した説明において、制御信号を発生させるための
回路、又は被制御回路はこの実施例に限定されるもので
はなく種々の実施例が可能である。被制御回路としては
増幅度，電流値，位相，周波数特性，電圧値，入出力イ
ンピーダンス等補正対象は種々である。

［発明の効果］以上説明したようにこの発明は集積回路内のC,R素子
の値変動を正確に検出保持することのできる素子変動値
検出回路を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図，第３図はそれぞれフィルターを示す図、第４図はこの発明の一実施例を示す回路図、第５図は第４図の回路の動作説明図、第６図，第７図はそれぞれ第１図の被制御回路を示す
図、第８図，第９図はそれぞれ本発明に係る素子ばらつきの
検出回路を示す図、第10図，第11図もそれぞれ検出回路の具体例と動作波形
を示す図、第12図は第10図の回路を更に具体的に示す回路図、第13
図，第14図はそれぞれ素子ばらつき検出回路の更に他の
実施例を示す図、第15図は第14図の回路を更に具体的に示す回路図、第16
図は、被制御回路（フィルター）の更に他の例を示す回
路図、第17図は本発明に係る検出回路の例を示す回路
図、第18図は第17図の回路の信号ベクトル図、第19図は第17図の回路の特性図である。１……電流源、2,4……スイッチ、3,5……コンデンサ。

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に形成された変動要因素子と
しての抵抗および容量素子を含み、前記抵抗および容量
素子の少なくとも一方の値を制御可能にした被制御回路
と、半導体基板上に形成され、前記変動要因素子の変動
を表す制御信号を発生する素子変動値検出回路と、前記
素子変動値検出回路からの制御信号に応答して前記抵抗
および容量素子の少なくとも一方の値を変更させる補正
手段とを具備する半導体集積回路において、前記半導体基板上に形成され、前記変動要因素子を構成
する前記抵抗および容量素子の特性に比例した特性を有
する第１の抵抗と、第１のコンデンサと、前記第１の抵抗の値に依存して決まる電流を流す定電流
源と、前記定電流源からの電流を前記第１のコンデンサに所定
期間充電する充電回路と、前記第１のコンデンサに充電された電圧を一定期間保持
する保持回路と、を含んで構成され、前記保持回路の出力として前記第１の抵抗と前記第１の
コンデンサの値に比例した制御信号を得、この制御信号
を前記補正手段に供給するようにしたことを特徴とする
素子変動値検出回路。
【請求項２】前記第１のコンデンサに所定期間充電する
回路手段は、前記定電流源と前記第１のコンデンサの一端間に設けら
れた第１のスイッチおよび前記第１のコンデンサと並列
に接続された第２のスイッチとから成り、各第１、第２
のスイッチは互いに開閉が逆相で制御され、前記保持回
路は前記第１のコンデンサの一端の充電電圧を第２のコ
ンデンサに伝達するバッファ回路を含むことを特徴とす
る特許請求の範囲第１項記載の素子変動値検出回路。
【請求項３】前記第１のコンデンサに所定期間充電する
回路手段は、前記定電流源と前記第１のコンデンサの一端間に設けら
れた第１のスイッチ、前記第１のコンデンサに並列に接
続された第２のスイッチおよび前記第１のコンデンサの
一端と前記保持回路間に接続された第３のスイッチとか
ら成り、前記第１、第３、第２のスイッチの順に何れか
１つがオン、他がオフするように制御され、前記保持回
路は前記第１のコンデンサの一端の充電電圧を第２のコ
ンデンサに伝達するバッファ回路を含むことを特徴とす
る特許請求の範囲第１項記載の素子変動値検出回路。
【請求項４】前記定電流源は、電源とアース間に接続された複数のダイオードの任意の
接続部からベースがバイアスされる第１のトランジスタ
およびこの第１のトランジスタのエミッタとアース間に
接続された第１の抵抗とから成り、前記第１のコンデンサに所定期間充電する回路手段は、前記第１とトランジスタのこれにエミッタが共通して接
続された差動増幅器を形成する第２、第３のトランジス
タと、前記第３のトランジスタのベースにバイアスを与
えるバイアス回路と、前記第２のトランジスタのベース
にゲートパルスを与えるための手段と、前記第２のトラ
ンジスタの出力ノードに入力ノードが接続された第１の
カレントミラー回路と、前記第３のトランジスタの出力
ノードに入力ノードが接続された第２のカレントミラー
回路と、前記第２のカレントミラー回路の出力ノードに
入力ノードが接続され、その出力ノードが前記第１のカ
レントミラー回路の出力ノードおよび前記第１のコンデ
ンサの一端に接続された第３のカレントミラー回路とか
ら成ることを特徴とする特許請求の範囲第１項記載の素
子変動値検出回路。
【請求項５】前記第１のコンデンサに所定時間充電する
回路手段および前記保持回路は、定電流源とアース間に
接続され、ベースに第１のゲートパルスが供給される第
１のトランジスタと、前記第１のトランジスタがオンすることによってオン
し、前記第１の抵抗を介して前記第１のコンデンサの一
端から充電電流を供給する第２のトランジスタと、前記第１のコンデンサの一端とアース間に接続され、ベ
ースに前記第１のゲートパルスとは異なる位相の第２の
ゲートパルスが印加されることでオンする第３のトラン
ジスタと、前記第１のコンデンサの端子電圧がダイオード接続回路
を介してベースに供給される第４のトランジスタと、前記第４のトランジスタに流れる電流路に入力ノードが
接続され出力ノードが前記ダイオード接続回路に接続さ
れたカレントミラー回路と、前記第４のトランジスタの出力ノードとアース間に接続
され、前記第１のコンデンサの充電電圧を前記第４のト
ランジスタの出力ノードとアース間に接続された第２の
コンデンサに伝達するために、前記第１、第２のゲート
パルスとは異なる位相の第３のゲートパルスがベースに
印加されることでオンする第５のトランジスタとを具備
したことを特徴とする特許請求の範囲第１項記載の素子
変動値検出回路。
【請求項６】前記第１のコンデンサは、可変容量ダイオ
ードであることを特徴とする特許請求の範囲第１項記載
の素子変動値検出回路。