JPH07120965B2 - 電気回路 - Google Patents

電気回路

Info

Publication number
JPH07120965B2
JPH07120965B2 JP62502853A JP50285387A JPH07120965B2 JP H07120965 B2 JPH07120965 B2 JP H07120965B2 JP 62502853 A JP62502853 A JP 62502853A JP 50285387 A JP50285387 A JP 50285387A JP H07120965 B2 JPH07120965 B2 JP H07120965B2
Authority
JP
Japan
Prior art keywords
current
diode
transistor
emitter
electric circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62502853A
Other languages
English (en)
Other versions
JPH01502709A (ja
Inventor
コール,ヴアルター
ナーゲル,カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH01502709A publication Critical patent/JPH01502709A/ja
Publication of JPH07120965B2 publication Critical patent/JPH07120965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00353Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 従来技術 本発明は信号処理に用いられる回路装置と、この回路装
置に前置接続された、ノイズ信号による外乱防止装置と
を有する電気回路を基礎とする。
英国特許第2059210号明細書より公知のテレビ受像機用
のパルス伝送−及び繰返電流回路は差動アンプ回路構成
の第1、第2トランジスタを有する。その場合第2トラ
ンジスタのベースはそれのコレクタに接続されていて、
その結果第2トランジスタはダイオードとして作用をす
る。その場合ダイオードのカソードは第1トランジスタ
のエミツタに接続されており、更に、定電流源を介して
アースと接続されている。ダイオードのアノードは容量
の一方の電極に接続され、それの他方の電極はアースに
接続されている。出力信号の出力結合は差動アンプ回路
構成の第1、第2トランジスタのコレクタ回路中の、カ
レントミラーとして接続構成された2つの別のトランジ
スタを用いて行なわれ、その際上記の両方の別のトラン
ジスタのエミツタ回路中にそれぞれエミツタバイアス抵
抗が設けられている。上記の公知の電流回路の出力端子
は第2トランジスタのコレクタ回路中に設けられている
別のトランジスタのエミツタと、これに前置接続された
エミツタバイアス抵抗との接続点により形成される。
この種装置は西独特許出願公開第2832766号公報からメ
インクレームの上位概念による電気回路が既に公知であ
る。この装置は電気回路における保護高周波ノイズ符号
又はノイズパルスによる外乱を防止する作用のローパス
フイルタの時定数を実質的に定める容量を有する。その
場合そのローパスフイルタは実質的に次のようなトラン
ジスタから成る、即ち、ノイズパルスの発生の際容量を
介して導通状態におかれそれよりノイス源を低抵抗に負
荷するトランジスタから成る。低周波数信号によつては
トランジスタの応動は起こらず、その結果装置構成全体
はローパスフイルタのように作用する。
上記公知保護装置の重大な欠点は当該保護装置をモノリ
シツクに集積化するのを不可能にするような著しく大き
な容量を要することである。それというのは、許容、負
担可能なコストでICで実現可能な容量は100pFのオーダ
であるからである。更に、電流は0.5μAのオーダのと
ころまでしか実現し得ない。さらに小さい電流に対して
は殊に高い温度の際に著しく上昇する阻止電流によつて
限度が与えられている。従つて、IC技術でIC化ローパス
フイルタを実現するのに次のような実際上の限界があ
る、すなわち外部から残りのIC化保護装置へ接続さるべ
き大きな容量を用いる上でのコスト、手間、時間等に係
わる実際上の限界がある。
本発明の課題ないし目的とするところは、コストを余り
かけずに(許容、負担し得るコストで)完全にモノリシ
ツクにIC化可能で、しかもノイズ信号による外乱を防止
する十分な強いフイルタ作用を有する、ノイズ信号によ
る外乱を防止する保護装置を提供することにある。
上記課題は本発明のメインクレーム(主請求範囲)の構
成要件により解決される。
発明の利点 本発明のノイズ信号による外乱防止保護装置はメインク
レームの特徴事項により、特にわずかな部品、素子コス
トしか要しないという特別な利点が得られる。それによ
り、IC化は特にコスト上有利である、それというのは当
該IC化保護装置は特にわずかな面積しか要しないからで
ある。更に、本発明の保護装置は特に温度に対して影響
の受け難さを有する。モノリシツクIC構造により、エミ
ツタフオロワ及びダイオードに対してほぼ理想的な均一
安定特性が与えられる。それにより、直流電圧レベルの
伝送の際特にわずかな誤差が生じる。
本発明のノイズ信号による外乱防止保護装置の別の利点
及び構成はサブクレームに記載されており、以下記載す
る実施例から明らかである。
図 面 以降の明細書記載において図示の実施例を用いて本発明
を説明する。
第1図は本発明の保護装置の基本接続図を示し、この保
護装置は後続の回路装置の入力側に前置接続されてい
る。第2図は完全モノリシツクな集積化に適する特に簡
単な実施例を示す。第3図は集積化障壁層容量のコンデ
ンサ作用の増大のための構成例を示す。第4図は特に大
きなコンデンサ作用を有する実施例の実施例を示す。
実施例の説明 第1図には信号入力側1を有する本発明の保護装置の実
施例の基本接続図を示し、上記信号入力側1は給電電圧
線路2とアース線路3との間で印加接続される。信号入
力側1に加えられるべき信号はエミツタフオロワ4とし
て作用するトランジスタのベースに達する。2つの抵抗
5,6から成るベース電圧分圧器は給電電圧線路2とアー
ス線路3との間に挿入接続されている。エミツタフオロ
ワ4のエミツタはエミツタ電流源7を介してアース線路
3接続されている。更に上記エミツタはダイオード8の
カソードと接続されており、上記ダイオードのアノード
は充電電流源9を介して給電電圧線路2に接続されてい
る。ダイオード8及び充電電流源9の接続点とアースと
の間に容量10が挿入接続されている。さらに上記接続点
はシユミツトトリガ11の入力側と接続されており、それ
の出力側はわかり易くするために詳細には示してない回
路装置13の入力側12と接続されている。
保護装置の休止状態において、すなわち、信号入力側1
に信号が加わらない場合、エミツタフオロワ4のベース
における電位が、ベース電圧分圧器5,6の分圧比及び給
電電圧の電位とにより定められる。エミツタフオロワ4
のベース・エミツタダイオードにおける電圧降下が、ダ
イオード8における同じ大きさの電圧降下により補償さ
れるので、シユミツトトリガ11の入力側にはエミツタフ
オロワ4のベースにおけると実質的に同じ電位が加わ
る。シユミツトトリガ11のヒステリシス特性曲線は次の
ように選定されている、即ち、休止状態において入力側
12にて、アース線路にて加わる電位にほぼ等しい一義的
休止電位が加わるように選定されている。
信号入力側1にて突然の正のジヤンプ信号印加の場合、
エミツタフオロワ4のエミツタにおける電位は相応して
ジヤンプ信号に追従する。容量10にてもつて、ダイオー
ド8のダイオードにおける電位は事前の電位によつて定
められるので、ダイオード8は阻止状態におかれる。従
つてエミツタフオロワ4はエミツタ電流源7の電流全体
を引き受け、一方、充電電流源9の電流全体が、容量10
により積分される。このことは容量10における電圧が信
号入力側1における電位に等しくなるまで行なわれる。
これに対し、信号入力側1にて突然の負のジヤンプ信号
の場合、エミツタフオロワ4のエミツタにおける電位が
そのまま加わつたままである、それというのは上記電位
は容量10における、ダイオード8の順方向電圧だけ低減
された電圧以下には下降し得ないからである。要する
に、エミツタフオロワ4を形成するトランジスタは阻止
状態におかれる。そうすると容量10からは電流源7によ
りダイオード8を介して電流が次の状態の生起まで引き
出される、すなわちシユミツトトリガ11の入力側におけ
る電位が信号入力側1における電位に等しくなるまで上
記のように容量10から電流が引き出される。
要するに第1図の保護装置の信号入力側1にて矩形波の
入力信号印加の場合、シユミツトトリガ11の入力側に相
応の台形状の信号が加わる。シユミツトトリガ11の入力
側における台形状信号の側縁急峻度はエミツタ電流源7
及び充電電流源9により供給される電流と、容量10の大
きさとに依存する。エミツタ電流源7を流れる電流の強
さが充電電流源9を流れる電流の強さの2倍の大きさで
ある場合、台形状電圧信号は精確に対称的である。シユ
ミツトトリガ11は台形状入力信号に対して公知の形式で
次のように応答する、すなわちそれの出力側に、入力信
号に対して遅延された矩形信号として回路装置13の制御
のために用いられる矩形信号が現われるように応答す
る。
要するに、図示の保護装置全体は回路装置13の入力側12
の前に接続されたローパスフイルタのように作用をす
る。従つて自動車にて作動の際生じるようなパルス状ノ
イズ信号による外乱防止用の装置が実現される。従つ
て、本発明の保護装置の適用事例は主に、自動車搭載の
3相交流ゼネレータ用のICレギユレータ向けである。本
発明の保護装置は汎用的に使用可能であり、アナログ的
且デジタル的有効信号に適する。
第1図に示す基本接続構成による、モノリシツクICに特
に適する簡単な回路装置を第2図に示す。わかり易い図
示のため第1図におけるとベース電圧分圧器も、シユミ
ツトトリガも、後続の回路装置も示してない。
第2図に示す回路装置は信号入力側1を有し、給電電圧
線路2とアース線路3との間にて入力作動される。入力
信号は第1図に示すようにエミツタフオロワ4として作
用をするトランジスタのベースに達する。ダイオード8
はトランジスタによつて実現され、その際そのトランジ
スタのコレクタとベースは相互に短絡されていて、ダイ
オード8のアノードが形成される。容量10は容量101
(これはアース線路3に接続されている)と、容量102
(これは給電電圧線路2に接続されている)とによつて
形成されている。要するに、容量全体は加算的に個別容
量101,102から成る。
第1図のエミツタ電流源7及び充電電流源9は第2図に
示す保護装置の場合唯1つの電流源70から形成される。
この電流源70は最も簡単な実施態様では唯1つの抵抗に
よつて形成される。この電流源によつては給電電圧線路
2から、カレントミラー装置の入力ダイオードとして接
続構成されたトランジスタ71を介してアース線路73へ電
流が導かれる。当該カレントミラー装置は2つの出力ト
ランジスタ72,73を有する。出力トランジスタ72のコレ
クタを流れる電流は充電電流源9の制御に用いられる。
出力トランジスタ73のコレクタを流れる電流はエミツタ
電流源7の電流を成し、そのために出力トランジスタ73
のコレクタはエミツタフオロワ4のエミツタと接続され
ている。トランジスタ71〜73のエミツタ面積は次のよう
に選定されている。即ちトランジスタ73を流れる出力電
流がトランジスタ72を流れる出力電流の2倍の大きさで
あるように選定されている。
充電電流源9は公知のように3つのトランジスタ91〜93
を有する電流源によつて形成されている。この電流源の
制御電流は既述のように出力トランジスタ72によつて形
成される。トランジスタ91,92のエミツタは給電電圧線
路2と接続されている。トランジスタ91のコレクタはト
ランジスタ72のコレクタと、トランジスタ93のベースと
に接続されている。トランジスタ93のエミツタはトラン
ジスタ92のコレクタと、トランジスタ91のベースとに接
続されている。トランジスタ93のコレクタはやはりダイ
オード8のアノードに接続されている。
第2図に示す回路装置の特性は第1図に示す基本回路の
それに相応する。それにより、わかり易くするため繰返
しの説明を省く。
容量10ないし容量101,102はIC技術で任意の変化形で実
現でき、例えばMOS−技術で又は障壁層容量として実現
され得る。障壁層容量として実現の場合は第2図の装置
構成により2つの容量の使用が好適である、それという
のは障壁層容量は印加電圧に依存するからである。この
作用、現象は2つの2つの容量101,102の並列接続の場
合補償される。特に有利には同様に阻止(逆)電流相互
間の補償が行なわれ得る。更に、給電電圧線路2上の障
害、ノイズが、第1図に示すシユミツトトリガ11の入力
側における容量性分圧によりたんにわずかな影響しか及
ぼさないようになる。
障壁層容量のコンデンサ作用の拡大、増大のための手段
を第3図に示す。障壁層容量は逆電圧方向に作動される
容量ダイオード103とに示されており、上記容量ダイオ
ードはカレントミラー104,105の入力ダイオードとして
作用するトランジスタのエミツタ−コレクタ間に直列に
接続されている。カレントミラー104,105の電流比(関
係)はエミツタ面積により調整される。入力ダイオード
104のエミツタの面積とトランジスタ105のエミツタの面
積との比を1/nに等しく選定する場合、第3図に示す2
端子回路は充電電流増幅度により障壁層容量103の(n
+1)倍の大きさを有する障壁層容量として作用を呈す
る。
障壁容量103の放電のためダイオード106が設けられてお
り、このダイオードはカレントミラー104,105のベース
・エミツタ−ダイオードに逆並列に接続されている。そ
の場合、勿論、障壁容量ダイオード103は係数n+1
(倍)だけの増幅はなされないで現われる。npn−トラ
ンジスタを有するカレントミラーのモノリシツク集積化
の場合ダイオード106は入力ダイオード104のコレクタ−
サブストレートダイオードによつて形成され得る。
カレントミラー又はダイオードのベース・エミツタ電圧
により惹起される、容量増幅度の応動限界値によつては
アナログ有効信号に応じて保護装置の使用の場合は出力
信号のエラーが生ぜしめられ、このことは好ましくな
い。容量増幅度のそのような不都合な応動限界値を有し
ない本発明の実施例を第4図に示す。
第4図に示す保護装置は第1、第2図に示すものにおけ
るように信号入力側1を有し、給電電圧線路2とアース
線路3との間で入力作動される。入力信号は既述の形式
でエミツタフオロワ4(それのエミツタはダイオード8
のカソードに接続されている)に導かれる。ダイオード
8のアノードは第2図に示す回路構成に相応して2つの
障壁容量101,102に接続されている。
障壁容量101はダイオード8のアノードからトランジス
タ716のC−E間を介してアース線路3に達している。
上記トランジスタ716のベースはトランジスタ73のベー
スに接続されている。このトランジスタ73のC−E間は
エミツタフオロワ4のエミツタからアース線路3に達し
ている。トランジスタ716のコレクタはトランジスタ715
のb−e間を介してトランジスタ73のベースと接続され
ている。これに対してトランジスタ715のコレクタは給
電電圧線路2に接続されている。要するに、トランジス
タ716,73は1つのカレントミラーを形成し、その際トラ
ンジスタ715は公知形式でベース電流増幅器として用い
られて、トランジスタ716,73間の均一動作特性が図られ
る。カレントミラー716,73の入力電流路中に障壁層容量
101が設けられており、一方、出力電流経路はエミツタ
フオロワ4ないしダイオード8に接続されている。
上記と全く対称的形式で障壁層容量102が作動されこの
容量はトランジスタ718のC−E間を介して給電電圧線
路2と接続されている。電流増幅器としてはトランジス
タ717が用いられ、このトランジスタのb−e−ダイオ
ードがトランジスタ718のC−b間に並列に接続されて
おり、それのコレクタはアース線路3に接続されてい
る。トランジスタ94によりカレントミラー718,94が形成
され、このカレントミラーの出力電流経路はダイオード
8のアノードと接続されている。
第4図、第1図に示す回路構成の対比から明らかなよう
に、第4図のトランジスタ94は第1図中の充電電流源9
に相応し、一方、第4図のトランジスタ73は第1図のエ
ミツタ電流源7に相応する。さらに、第1図の回路構成
について説明したように、エミツタ電流源7から供給さ
れる電流の強さが充電電流源9から供給される電流の強
さの2倍の大きさである場合、本発明の特に対称的な作
動特性が達成される。この特性は第4図に示す保護装置
でも調整設定されるすなわち、トランジスタ718には定
電流Iが供給され、一方、トランジスタ716には別の定
電流2Iが供給され、この2Iは第1定電流Iの2倍の強さ
を有するようにするのである。上記の両定流I,2Iは公知
形式で唯1つの電流源700から、複数のカレントミラー
の縦続接続体により生ぜしめられる。上記電流源700は
最も簡単な実施例では唯1つのオーム抵抗によつて実現
され得る。このために電流源700の電流は給電電圧線路
2から、カレントミラー装置の入力ダイオード710とし
て接続構成されたトランジスタを介してアース線路3に
流れる。上記カレントミラー装置は2つの出力トランジ
スタ711,712を有し、それのエミツタは夫々アース線路
3と接続されている。出力トランジスタ712のコレクタ
はベース電流増幅器717のベースと接続されている。出
力トランジスタ711のコレクタは給電電圧線路2により
作動されるカレントミラー713,714に接続され、その際
トランジスタ713は入力ダイオードとしてトランジスタ7
11のコレクタ電流により作動される。出力トランジスタ
714のコレクタはベース電流増幅器715に接続されてい
る。カレントミラー713,714及びカレントミラー装置71
0,711,712のエミツタ面積は次のように調整設定されて
いる、すなわちトランジスタ714の出力電流2Iがトラン
ジスタ712の出力電流Iの精確に2倍の強さであるよう
に調整設定されている。
第4図に示す回路構成の場合、容量は夫々カレントミラ
ー718,94ないし716,73の変換比だけ増幅されて現われ
る。第4図に示す装置構成には常時電流の流れが生じ
る。ダイオード8のアノードにおける電位変化により、
充電された障壁容量101,102を介して直接的に、カレン
トミラーの時間的制御がなされる。このことは回路ノー
ド(節点、接続点)にて電流加算により、電位上昇の際
にも電位下降の際にもダイオード8のアノードにて行な
われるので、第4図の装置構成は容量増幅度に対して
の、第3図に関連して記載した不利な応動限界値を有し
ない。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】信号処理に用いられる回路装置(13)と、
    この回路装置に前置接続された、ノイズ信号による外乱
    防止装置とを有し、該外乱防止装置はノイズ信号による
    外乱を防止する作用をするローパスフィルタの時定数を
    実質的に定める容量(10)を有する電気回路において、 − エミッタフォロワとして有効信号及びノイズ信号を
    当該トランジスタを介して上記保護装置中に入力結合す
    るトランジスタ(4)と、 − 上記トランジスタ(4)のエミッタと接続された第
    1電流源(7)と、 − 一方の端子が上記トランジスタ(4)のベース−エ
    ミッタダイオードに並列にそのエミッタに接続されてい
    るダイオード(8)と、 − 上記ダイオード(8)の他方の端子及び容量(10)
    の2つの電極のうちの一方に接続されている第2電流源
    (9)を備えその際上記容量(10)の他方の電極は基準
    電位に接続され、上記第1電流源(7)を流れる電流の
    強さは上記第2電流源(9)を流れる電流の強さの2倍
    の大きさであり、上記ダイオード(8)のアノードは当
    該保護装置の出力側を成すことを特徴とする電気回路。
  2. 【請求項2】上記第1、第2電流源(7,9)は1つの共
    通の電流源(70)からカレントミラー構成により形成さ
    れている請求項1記載の電気回路。
  3. 【請求項3】上記容量(10)は低い給電電位(3)に接
    続されている第1容量(101)と、高い給電電位(2)
    に接続されている第2容量(102)とから形成される請
    求項1又は2記載の電気回路。
  4. 【請求項4】上記第1容量(101)は第1カレントミラ
    ーの入力ダイオード(716)と接続され、上記カレント
    ミラーの出力トランジスタ(73)は第1の電流源(7)
    を成し、更に、上記カレントミラーには第1定電流(2
    I)が供給され、上記第2容量(102)は第2カレントミ
    ラーの入力ダイオード(718)と接続され、上記第2カ
    レントミラーの出力トランジスタ(94)は第2電流源
    (9)を成し、また上記第2カレントミラーには第2定
    電流(I)が供給される請求項3記載の電気回路。
  5. 【請求項5】第1定電流(2I)の強さは第2定電流
    (I)の強さのほぼ2倍の大きさである請求項4記載の
    電気回路。
  6. 【請求項6】上記第1定電流(2I)と第2定電流(I)
    は1つの共通の電流源(700)からカレントミラー構成
    により形成される請求項4又は5記載の電気回路。
  7. 【請求項7】上記容量(10)はこれを流れる電流の増幅
    によってバーチュアルに増大される請求項1から6まで
    のいずれか1項記載の電気回路。
  8. 【請求項8】上記容量(10)は電流経路(104,105)の
    入力電流路中に挿入接続されており、その際放電ダイオ
    ード(106)がカレントミラー(104,105)の入力ダイオ
    ード(104)に逆並列に接続されている請求項7記載の
    電気回路。
  9. 【請求項9】放電ダイオード(106)はカレントミラー
    (104,105)の入力ダイオード(104)のコレクタサブス
    トレートダイオードによって形成される請求項8記載の
    電気回路。
  10. 【請求項10】上記ダイオード(8)はトランジスタの
    ベース−エミッタダイオードによって形成される請求項
    1から9までのいずれか1項記載の電気回路。
  11. 【請求項11】保護装置と、電気回路装置(13)の入力
    側との間に、高抵抗接続素子、例えばシュミットトリガ
    (11)が挿入接続されており、更に、上記トランジスタ
    (4)にベース電圧分圧器(5,6)が前置接続されてお
    り、該分圧器を介してエミッタフォロワとして有効信号
    及びノイズ信号が保護装置内に入力結合されるように構
    成されている請求項1から10までのいずれか1項記載の
    電気回路。
JP62502853A 1986-06-06 1987-05-09 電気回路 Expired - Fee Related JPH07120965B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19863619098 DE3619098A1 (de) 1986-06-06 1986-06-06 Schutzvorrichtung gegen stoersignale
DE3619098.5 1986-06-06
PCT/DE1987/000216 WO1987007792A1 (en) 1986-06-06 1987-05-09 Device to protect against interference signals

Publications (2)

Publication Number Publication Date
JPH01502709A JPH01502709A (ja) 1989-09-14
JPH07120965B2 true JPH07120965B2 (ja) 1995-12-20

Family

ID=6302442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62502853A Expired - Fee Related JPH07120965B2 (ja) 1986-06-06 1987-05-09 電気回路

Country Status (6)

Country Link
US (1) US4977340A (ja)
EP (1) EP0309451B1 (ja)
JP (1) JPH07120965B2 (ja)
AU (1) AU590085B2 (ja)
DE (2) DE3619098A1 (ja)
WO (1) WO1987007792A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8708002D0 (en) * 1987-04-03 1987-11-18 British Aerospace Weapons
EP0825715A1 (de) * 1996-08-19 1998-02-25 Siemens Aktiengesellschaft Eingangsschaltung für digitale Signale
DE19732677A1 (de) * 1997-07-29 1999-03-04 Siemens Ag Anordnung und Verfahren zum Testen einer Schaltungsvorrichtung, die zum Steuern eines Insassenschutzmittels eines Kraftfahrzeugs vorgesehen ist

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426858B1 (ja) * 1971-04-30 1979-09-06
NL7704703A (nl) * 1977-04-29 1978-10-31 Philips Nv Electronische gelijkstroomtelegrafiezender.
DE2734112C2 (de) * 1977-07-28 1982-11-11 Siemens AG, 1000 Berlin und 8000 München Verstärkende Zweikreis-Bandfilteranordnung
DE2832766A1 (de) * 1978-07-26 1980-02-07 Bosch Gmbh Robert Vorrichtung zum schutz einer elektrischen schaltungsanordnung gegen stoerimpulse
DE2935917A1 (de) * 1979-09-06 1981-03-26 Deutsche Itt Industries Gmbh, 79108 Freiburg Schaltungsanordnung zur impulsuebertragung und -wiederholung
US4289978A (en) * 1979-10-05 1981-09-15 International Business Machines Corp. Complementary transistor inverting emitter follower circuit
US4287435A (en) * 1979-10-05 1981-09-01 International Business Machines Corp. Complementary transistor inverting emitter follower circuit
US4339669A (en) * 1980-07-08 1982-07-13 Motorola, Inc. Current ramping controller circuit
GB2108345A (en) * 1981-10-30 1983-05-11 Philips Electronic Associated All-pass curcuit arrangement
DE3213838A1 (de) * 1982-04-15 1983-10-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Integrierte schaltungsanordung mit einem spannungs-strom-wandler
US4890015A (en) * 1988-01-29 1989-12-26 Texas Instruments Incorporated Method and circuitry for controlling the compensation of negative internal ground voltage fluctuations

Also Published As

Publication number Publication date
AU7354287A (en) 1988-01-11
WO1987007792A1 (en) 1987-12-17
DE3767883D1 (de) 1991-03-07
JPH01502709A (ja) 1989-09-14
EP0309451A1 (de) 1989-04-05
EP0309451B1 (de) 1991-01-30
US4977340A (en) 1990-12-11
DE3619098A1 (de) 1987-12-10
AU590085B2 (en) 1989-10-26

Similar Documents

Publication Publication Date Title
US4987323A (en) Peak voltage holding circuit
US4801816A (en) Generator of periodial signals, in particular for switch-mode power supplies
US3781699A (en) Differential amplifier circuit
KR960016010B1 (ko) 지연-펄스 발생기
JPH0136290B2 (ja)
US4645999A (en) Current mirror transient speed up circuit
JPH07120965B2 (ja) 電気回路
US3553599A (en) Bias control circuit for semiconductor amplifier
US4584520A (en) Switchable current source circuitry having a current mirror and a switching transistor coupled in parallel
US4292552A (en) Bipolar voltage detector comprising differential transistor pairs
GB2120486A (en) High input impedance circuits
US4339669A (en) Current ramping controller circuit
US3440551A (en) Line driver circuits adapted to drive highly capacitive loads
US3609395A (en) Frequency to voltage converter circuit
US4720643A (en) Peak catcher circuit
JPS58501400A (ja) 精密差動型弛張発振器回路
US3829716A (en) Wide range monstable multivibrator circuit having a constant current source
US3980901A (en) Trigger pulse generator circuit
US3989997A (en) Absolute-value circuit
JPS5836537B2 (ja) 雑音抑止回路
US4256981A (en) Circuit arrangement for generating a pulse with a delayed edge
US4260955A (en) Current amplifier with regenerative latch switch
JPH07120935B2 (ja) スイツチング回路
JP2625892B2 (ja) 電源投入時の誤動作防止回路
SU1202019A1 (ru) Двухтактный усилитель мощности

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees