JPS5866064A

JPS5866064A - レベル検出回路

Info

Publication number: JPS5866064A
Application number: JP56164705A
Authority: JP
Inventors: Atsushi Ogawa; 敦小川
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-10-15
Filing date: 1981-10-15
Publication date: 1983-04-20
Also published as: GB2108791A; DE3238302A1; GB2108791B; DE3238302C2; US4574202A; JPH033186B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は例えばテープレコーダにおけるノイズリダク
ンヨンシステムやＡＬＣ回路等に適用されるレベル検出
回路に関する。

周知のように、例えばテープレコーダのノイズリダクレ
ヨンシステム等においては、第１図に示すようなレベル
検出回路が用いられている。

すなわち、信号諒ｌ１からの出力信号は、コンデンサ１
２、増幅器１３、コンデンサ１４及び例えばゲルマニウ
ム等のダイオード１５を介して検波された後、コンデン
サ１６に供給され、抵抗１７を介してコンデンサ１８に
供給される。

そして、このコンデンサ１８の端子電圧が出力信号とし
て、出力端子１９を介して図示しないｖｋ段回路に供給
される。このときの時定数は抵抗ｌ７の抵抗値Ｒ，とコ
ンデンサ１８の容量Ｃ，とによって、略決定されること
になる。ここで、上記信号諒１ｌからの出力信号レベル
が急激に大きくなると、例えばシリコン等のダイオード
２０がオンし、上記出力信号は、ダイオードｌ５を介し
た後、ダイオード２０を介してコンデンサｌ８に供給さ
れるようになる。このときの時定数はダイオード２００
オン時の抵抗値とコンデンサ１８の答量Ｃ．とによって
略決定され、先に抵抗１１とコンデンサｌ８とて決定さ
れた時定数よりも小さくして、立ち上がり時間を短くす
るようにしている。

しかしながら、上記のような従来のレベル検出回路では
、集積回路（以下ＩＣという）化する場合、外付回路部
品として２つのコンデンサ１６．１８等が必豐で部品点
数が多くなり製作が困１１１Ｋなるとともに、ＩＣパッ
ケージのビン数も多く経済的に不利になるという藺艙が
ある。

この発明は上記事情を考慮してなされたもので、外付回
路部品を少なくして時定数を２Ｒ階に切換えることかで
ｌｋ、ＩＣ化に好過する極めて艮好なレベル検出回路を
提供することを目的とする。

以下、この発明の一実施例について図面を参照して詳細
に説明する。第２図において、２１は信号諒で、その一
端は接地され、他端は演算増幅回路２２１のプラス入力
端（ホ）に接続されている。この＠真増幅回路２２１の
出力端は、抵抗２３１及び図示他性にダイオード２４１
を直ダリに介した恢、出力端子２５に接続されるととも
に、該演算増幅回路２２１のマイナス入力端（ヘ）に接
続されている。そして、上紀廣算増暢回路２２１、抵抗
２３１及びダイオード２４１よりなる回路が、半波祭流
時性１ｋ：有し信号諒１１からの出力信号のピーク検波
を行なう検波回路２６１を構成するものである。

ここで、上記信号隙２１と出力端子２５との間には、上
記検波回路２６１と同様な構成となされ九俵数の検波回
路２６２，・・・，２６ｎが並タリに接続されている。

なお、検波回路２６ｎには、その舗算増幅回路２２ｎと
ダイオード２４ｎとの間に、抵抗が介在されていない。

また、上記検波同路２６Ｊ＝２６２，”・＊ｊ？６ｎの
各演算増幅（ｏＩ＠１２２１．２２２．”．２２ｎのグ
ラス入力端（ト）間には、それぞれ図示億性に定電圧＄
２１１．２１２，””＊２１ｎ−１が介在されている。

そして、上記出力端子２５はコンデンサ２１ｊｆ介して
接地されている。

ここにおいて、上記各赳痺増幅回路２２１，２２２．・
・・，２２ｎは、それぞれの出力電流１３＊Ｉｔ＋・・
・，Ｉｎが、Ｉ．＜工ｔ＜・・・＜Ｉｎとなるよ・うＫ設定嘔れている。また、各演算増幅回路
２２２．・・・，２２ｎは、定電流源２１１，２７２．
・・・＊２７ｎ−１によって、それぞれオフセットを与
えら．れている。

上記のような構成によるレベル検出回路において、以下
その動作を説明する。まず、信号諒２１からの出力信号
が小レベルである場合には、検波回路２６１のみが動作
状態となる。すなわち、演算増幅回％２２１は信号諒２
１の信号レベルと、田方端子２５の出力信号レベルとを
比較し、その差が予め定められた設定値以下のとき、出
力竃流工，を出力し、その出力電流工，がコンデンサ２
８に供給される。そして、コンデンサ２８の端子電圧が
出力信号として出力端子２５を介して．図示しない後段
回路に供給されるものである。このとき、上記出力信号
は、出力竃流工．に蟇づ〈コンデンサ２８０允電時定数
で立ち上がるものである。

次に、上記信号源２１からの出力信号レベルが尚〈なり
、上記演算増幅回路２２１に対する信号＄２１の信号レ
ベルと出力端子２５の出力信号レベルとの肩が設定値を
越えたとき、同時に定（圧ａ２７１で規足される検波回
ｗＩＺ６２のオフセットレベルを越え、検波回路２６１
．２６２が１１２７作状聾となり、それらの出力竃流Ｉ
，十Ｉ，がコンデンサ２８に供給される。このため、出
力端子２５の出力信号は、出力竃流Ｉ，＋Ｉ，に嬌づく
コンデンサ２８０允竃時定数で伍ち上がるものでろる。

このときの立ち上がり時足数μ、横波回路２６１の出力
竃泥工，のみのときに比して坦〈なシ、ここに信号諒２
１の信号レベルの大きさに応じて時定数を切換えること
ができ、出力端子２５の出力信号の立ち上がり會、１６
号ＩｉＩＩ２１の信号レベルに追従させることができる
ものである。

以下、同機に、信号諒２１の信号レベルが高くなると、
検波回路２６ｎに近い側の検波回路か順次動作状帳とな
シ、コンデンサ２８が大電流で允竃されるようになる。

このため、信号源２１の倍号レベルの大きさに応じて出
力匍号の立ち上がシ時定数を変化させることができる。

したがって、上記冥ＭｆＨＪのような構成によれば、１
個のコンデンサ２８ｔｌＣよって時定数を変化させるよ
゛うにしたので、■Ｃ化した場合、外付回路部品となる
コンデンサ２８が１個で済み、部品点数が少く、製作を
容易にすることができるとともに、ＩＣパッケージのビ
ン数もその分だけ”少なくて済み経隣的Ｋ有利となるも
のである。

第３図はこの発明の他の実施例を示すものである。すな
わち、信号ｔｉｇ２９の一端は接地され、他端はコンデ
ンサ３０を介してＰＮＰ形のトランジスタ３１．３２の
ベースに接続されている。

このトランジスタ３Ｉのベースとコンデンサ３０との接
続点は、抵抗３３を弁してバイアス電圧の印加されるバ
イアス１ＩＩｔ諒端子３４Ｋ襞続されている。そして、
上記トランジスタ３１のコレクタは接地され、エミツタ
は定１１１１１ｆ，回路３５を介して直流電圧十ＶＣＣ
の印加される電源端子３６に接続されるとともに、図示
極性にダイオード３７を介して他のＰＮＰ形のトランジ
スタ３８のエミツタに接続されている。また、上記トラ
ンジスタ３２のエミツタは他のＰＮＰ形のトランジスタ
３９のエミツタに接続され、その接続点は定１１１流回
路４０を介して上記篭諒端子３６に接続されている。さ
らに，上記トランジスタ３２のコレクタは、ＮＦ’Ｎ形
のトランジスタ４ｌのベースに接続されるとともに、図
不慣性にダイオード４２を弁して接地されている。１た
、上記トランジスタ３９のコレクタは接地サれ、ベース
は上記トランジスタ３８のペースに共通接続されている
。そして、上記トランジスタ３８のコレクタはＮＰＮ形
のトランジスタ４３のベースに接続されるとともに、図
示極性にダイオード４４を介して接地されている。

ここで、上記トランジスタ４１のエミツタは接地され、
コレクタは定電流回路４５を介して上配ｉｔ諒端子３６
に接続されている。また、上記トランジスタ４３のエミ
ツタは接地され、コレクタはＰＮＰ形のトランジスタ４
６のベースに接続されるとともに、図示慣性Ｋダイオー
ド４７及び抵抗４８を直列に介して上記Ｘ源端子３６に
接続されている。そして、上記トランジスタ４６のエミ
ツタは接地され、コレクタは上記トランジスタ４１のコ
レクタと定゛亀流ｌｇＩｗ＆４５との接続点に接続きれ
た後、図示極性にダイオード４９を介して出力端子５０
に接続されている。このダイオード４９と出力端子５０
との接続点は、抵抗５１及びコンデンサ５２を並夕りに
介して接地されるとともに、上記ト２冫ジスタ３Ｂ，３
９のベース共通接続点に接続されている。

第３図のような構成において、その動作【説明する。ま
ず、通常状惑すなわち信号諒２９の出力信号レベルが小
さい場合には、ダイオード３７がオフしているため、ト
ランジスタ３８もカットオフ状態となっている。このと
きには、トランジスタ３２，３９．４１、ダイオード４
２及び定電流回路４５よシなる増幅回路と、ダイオード
４９との作用によシ、レーク検波が行表われる。このと
きの出力信号の時定数は、定電流回路４５の出力電流と
コンデンサ５２の容鼠とによって決定され、定電流回路
４５の出力１ｋを小さくしておくことにより長くしてお
くことができる。

ここで、上記信号源２９の出力信号レベルが大きくなり
、ダイオード３７０両端の電位差が該ダイオード３７を
オンさセるＫ足る値以上になると、トランジスタ３８が
オンし、これに伴ってト２冫ジスタ４６もオンする。こ
のだめ、コンデンサ５２は、定′或流回路４５からの出
力１ｊＬ流とトランジスタ４６からの出力電流とによっ
て允′１されることになシ、先の時定数よりも出力信号
の立ち上がり時定叙を短くすることができるもので，あ
る。

ここにおいて、第３図では主なトランジスタにＰＮＰ形
のものを用いた一例を示したが、これは第４図に不すよ
うにＮＰｔＪ形のト２ンジスタを用いても同様に構成す
ることができる。そして、第４図の動作も上記第３図と
略同様にして説明することができるものである。

第５図はこの発明のさらに他の実ＩＰｌｌｉガ金示すも
のである。すなわち、信号諒５３の一端はＮＰＮ形のト
ランジスタ６４のベースに接続され、該信号諒？−３の
他端はコンデンサ５５を介して接地されている。そして
、このトランジスタ６４のコレクタは直流電圧（＋Ｖｃ
ｃ）が印加される電源端子５６に接続され、咳トランジ
スタ５４のエミツタは抵抗６１及び定′ｉ［ｆＬ回路５
８を１αタＵに介して＃地されている。ここで、上記ト
ランジスタ５４のエミツタと抵抗５１との接続点は、Ｎ
ＰＮ形のトランジスタ６９０ベース↓ に接続されている。このトランジスタ５９エミツタは、
他のＮＰＮ形のトランジスタ６０のエミツタに接続され
、その接続点は定電流回路６１を介して接地されている
。また、上紀トクンジスタ５９のコレクタは、他のＰＮ
Ｐ形のトランジスタ６２のコレクタに接ｄ−ｇれ、その
接続点は他のＰＮＰ形のトランジスタ６３のベースに微
続されるとともに、図示極性にダイオード６４を介して
上記電諒端子６６に接続されている。さらに、上紀ト２
冫ジスタ６０のコレクタは、上記トランジスタ６２のベ
ースに接続されるとともに、図示他性にダイオード６５
を介して上記竃諒端子５６に接続されている。また、上
記トランジスタ６２のエミッタは、上記竃諌端子５６Ｋ
接続されている。さらＫ１上記トランジスタ６３の工冫
ツタは上記竃諒端子５６に接続され、コレクタは上記ト
ランジスタ６ｏの６・ベースとともに出力端子６＋に接続されている。

そして、上記トランジスタ５９，６０．６２，６３、ダ
イオード６４．６５及び定電流回路６ｌよりなる回路が
、上記信号＃５３の出力信号レベルが小さいとき動作す
る第１の回路６７を構成するものである。

一万、上記抵抗５７と定′｛流回路５８との接続点は％
ＭＰＮ形のトランジスタ６８０ベースに接続されている
。このトランジスタ６８の工ぐツタは他のＮＰＮ形のト
ランジスタ６９のエイツタと接続され、その接続点は定
電流回路１０を介して接地されている。また、上記トラ
ンジスタ６８のコレクタは、ＰＮＰ形のトランジスタ７
ＩのコレクタＫ接続されるとともκ、他のＰＮＰ形のト
ランジスタ１２のベースＫ接続嘔れてい仝。さらに、上
記トランジスタ６９のコレクタは、上記トランジスタ１
１０ペースに接続されるとともに、図示極性にダイオー
ド７３を介して上記竃ｔＭ端子６６に接続名れている。

また、上記トランジスタＩＩの工ξツタは、上記電＃＠
子５６に接続されている。ここで、上記トランジスタ７
２のエミツタＬ１上紀電諒端子５６に接続され、コレク
メは上記出力端子６６に接続された後、上記トランジス
タ６９０ベースに接続されるとともに、コンデンサ７４
及び抵抗１５を並列に介して接地されている。

そして、上記トランジスタｔ；ｉｔ，６Ｇ，Ｆ１＊７２
、ダイオード２３及び足゛Ｉ［ｌＩｔ回鮎１０よシなる
回路が、上記信号源５３の出力信号レベルが大きいとき
動作する第２の回路１６を構成するものである。

ここで、上記定電流回路６１．’ＩＯは、それらの出力
電流をそれぞれＩａｅＩｂとすると、Ｉａ＜Ｉｂなる関係を有し、上記抵抗５７の抵抗値をＲ，定１ＩＬ
ｔＮ．回路５８の出力電流を工０とすると、第１及び第
２の回％ｇ７．７６間にはＲ−Ｉｏなるオフセット電圧
が与えられている。

このため、信号諒５３の出方信号レベルが小さい場合に
は第１の回路６７が駆動され、リッグルの少ない出方信
号が優らｈる。また、信号ｅ！Ａ５３の出力信号レベル
が大きくなると、第２の回路７６が駆動され、コンデン
サ７４が急速に允電され時定数ｔ−短くすることができ
るものである。

ここで、弟６図乃至累８図はそれぞれ時定数を切換える
ためのオフセットの与え方の変形例を第４図に示す回路
を例−にして示すものである。

すなわち、第６図に不すものは給４図に示すダイオード
７７に代えて抵抗７８を用いたものである。また、弟７
図に示すものは弟４図に示すトランジスタ７９．８０の
工冫ツタ面積比を寂えたものであ′る。名らに、第８図
に示すものはトランジスタ７９．８０のペース電位に抵
抗８ｌで差をもブζせるようにしたものである。また、
図示していないが、増ｍｓ子等を用いてオフセットを与
えるようにしてもよいことはもちろんである。

なお、この発明は上記各実施列に限定されるものではな
く−、この外その要旨を逸脱しない範囲で種々変形して
実施することかで含る。

したがって、以上詳述したようにこの発明によれば、外
付回路部品を少なくして時定数を２段階に切換えること
ができ，ＩＣ比に好適する極めて艮好なレベル検出回路
を提供することができる。

【図面の簡単な説明】

弟１図は従来のレベル検出回路を示す回路構成図、第２
図はこの発明に係るレベル横出回路の一実Ｍ％Ｊを示す
回路構成図、第３図乃至第５図はそれぞれこの発明の他
の夾Ｍｆｌを示す回路構成図、第６図乃至弟８図はそれ
ぞれオフセット篭圧の与え万の変形例を小す回路構成図
である。１１・・・信号綜、１２・・・コンデンサ、１３・・・
増幅器，Ｚ４・・・コンデンサ、１５・・・ダイオード
、Ｉ６・・・コンデンサ、１７・・・抵抗、ｌ８・・・
コンデン？、１９・・・出力端子、２０・・・ダイオー
ド、２１・・・信号隙，２２１，２２２，・・・．２２
ｎ・・・＠鼻増幅回路、２３１．２３２．・・・抵抗、
２４Ｉ，２４２．・・一．２４ｎ・・・ダイオード、２
５・・・出力端子、２６１，２６２，・・・，２６ｎ・
・・検波回路、２７１．２７／２．・・・，２７ｎ−１
・・・定竃圧諒、２８・・・コンテンサ、２９・・・信
号諒、ｓｏ・・・コンデンサ、：Ｉ１，３２・・・トラ
ンジスタ、３３・・・。抵抗、３４・・・バイアス電源
端子、３５・・・定電流回路、３６・・・屯諒端子、３
７・・・ダイオード、３８，３９・・・トランジスタ、
４０・・・定１Ｉｔ流回路、４１・・・トランジスタ、
４２・・・ダイオード、４３・・・トランジスタ、４４
・・・ダイオード、４５・・・定電流回路、４６・・・
トランジスタ、４７・・・ダイオード、４８・・・抵抗
、４９・・・ダイオード，５０・・・出力端子、５１・
・・抵抗、５２・・・コンデンサ、５３・・・信号諒、
５４・・・トランジスタ、５５・・・コンデンサ、５６
・・・ｄＩＬ諌爛子、５７・・・抵抗、５８・・・定＊
ηＬ回路、５９．６０，−・トランジスタ、６１・・・
定電流回路，６２．６３・・・トランジスタ、６４．６
５・・・ダイオード、６６・・・出力端子、６７・・・
弟１の回路、６８．６９・・・トランジスタ、７０・・
・定電流回路、７Ｊ，７２・・・トランジスタ、７３・
・・ダイオード、７４・・・コンデンサ、１５・・・抵
抗、７６・・・第２の回路、７７・・・ダイオード、２
８・・・抵抗、７９．８０・・・トランジスタ、８１・
・・抵抗。 −３５６−

Claims

【特許請求の範囲】

入力信号レベルと出力信号レベルとを比較しその差成分
が所定範囲内にある状聾で前記入力信号を整流すｎレベ
ル検波回路と、このレベル検波回路の出力信号の立ち上
がシ時定数を決定するコンデンサと、前記入力信号レベ
ルと出力信号レベルとの差成分が所定範囲外となった状
態で駆動されるオフセットレベルを有し前記入力信号レ
ベルの変化ＫＥじて前記コ／デンサＫ供給される竃流′
Ｉｋ制御し前記出力信号レベルの立ち上がり時定数を変
化させる回路とを具備してなることを特徴とするレベル
検出回路。