JP3042144B2 - 電源装置 - Google Patents

電源装置

Info

Publication number
JP3042144B2
JP3042144B2 JP4921392A JP4921392A JP3042144B2 JP 3042144 B2 JP3042144 B2 JP 3042144B2 JP 4921392 A JP4921392 A JP 4921392A JP 4921392 A JP4921392 A JP 4921392A JP 3042144 B2 JP3042144 B2 JP 3042144B2
Authority
JP
Japan
Prior art keywords
transistor
power
current
power supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4921392A
Other languages
English (en)
Other versions
JPH05250051A (ja
Inventor
裕司 柿崎
正 積木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP4921392A priority Critical patent/JP3042144B2/ja
Publication of JPH05250051A publication Critical patent/JPH05250051A/ja
Application granted granted Critical
Publication of JP3042144B2 publication Critical patent/JP3042144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Wire Bonding (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電流検出を必要とする電
源装置に関する。
【０００２】
【従来の技術】近年、電源装置について小型化等要望が
強く、電源用ＩＣについても入出力電圧差が小さくても
（０.５Ｖ以下）動作する低ドロップ電源用ＩＣが実現
されている。また電源用ＩＣには、ＩＣを保護するため
に出力電流を検出し、ある電流以上になると出力トラン
ジスタをオフさせる過電流検出回路が設けられている。
【０００３】以下、従来の電源装置について、特に過電
流検出回路について説明する。図３は、従来の過電流検
出回路を集積化した電源用ＩＣの回路構成図である。図
３において、３１は出力トランジスタ、３２はプリドラ
イバトランジスタ、３３はエラーアンプ、３４は基準電
圧源、３５，３６は出力電圧設定用抵抗、３７は電流検
出用抵抗、３８はプリドライバトランジスタ３２をオフ
させるためのトランジスタである。出力電流をＩOとす
ると、プリドライバトランジスタ３２のエミッタには、
（１）式で表される電流ＩE（Ｑ2）が流れる。
【０００４】 ＩE（Ｑ2）＝ＩO／ｈFE1 ………… （１） ここでｈFE1は出力トランジスタ３１の電流増幅率（ｈ
FE）である。トランジスタ３８のベース・エミッタ間電
圧差ＶBE8は、 ＶBE8＝Ｒ37ＩE（Ｑ2） ………… （２） となり、ＶBE＝０.７Ｖになるとトランジスタ３８はオ
ンし、プリドライバトランジスタ３２をオフにし、出力
トランジスタ３１をオフにする方法が従来はとられてい
た。ここで、Ｒ37は抵抗３７の抵抗値である。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では出力トランジスタのｈFEのばらつきによっ
て過電流の設定値がばらつくという課題を有していた。
【０００６】本発明は上記の従来の課題を解決するもの
で、過電流の設定値のばらつきを低減できる電源装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の電源装置は、パワートランジスタのエミッタ
が接続されたボンディングパッドとリードフレームを電
気的に接続する第１のリード線と、前記リードフレーム
に第２のリード線を介してエミッタを接続した第１のト
ランジスタと、前記第１のトランジスタのベースとベー
スを共通接続し、且つ前記ボンディングパッドにエミッ
タを接続した第２のトランジスタとから成るカレントミ
ラー回路と、前記カレントミラー回路の入力側トランジ
スタである前記第２のトランジスタに電流を供給する定
電流源と、前記パワートランジスタのベースを駆動する
第３のトランジスタと、前記パワートランジスタのコレ
クタ出力を基準電圧と比較して前記第３のトランジスタ
を制御するエラーアンプとを具備し、前記第１〜第３の
トランジスタ、前記パワートランジスタ及びエラーアン
プを１チップ内に集積化したモノリシックＩＣであっ
て、前記第１のトランジスタのコレクタ出力で過電流を
検出して、前記第３のトランジスタをオフするように制
御して、前記第４のトランジスタをオフするように制御
する構成を有している。
【０００８】
【作用】この構成によって、パワートランジスタに流れ
る過電流をｈ FE のバラツキに影響されずに検出して、そ
のパワートランジスタをプリドライブする第３のトラン
ジスタをオフし、パワートランジスタを保護することが
できる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の電源装置の要部回路
図である。図１において、１、２、３、４は制御用ＩＣ
５のボンディングパッド、６、７、８はパワートランジ
スタ９のボンディングパッド、１０はリードフレーム、
１１は制御用ＩＣ５のボンディングパッド１とリードフ
レーム１０を接続するリード線、１３、１４、１５は制
御用トランジスタ５のボンディングパッド２、３、４と
パワートランジスタ９のボンディングパッド６、７、８
を接続するリード線、１６、１７は出力電圧設定用抵
抗、１８はパワートランジスタ９をドライブするプリド
ライバトランジスタ、１９はエラーアンプ、２０は基準
電圧、２１、２２はカレントミラートランジスタ、２３
は定電流源、２４はトランジスタ、２５は抵抗である。
【００１０】リード線１１の抵抗値をＲ11，リード線１
２の抵抗をＲ12，リード線１３の抵抗値をＲ13、出力電
流をＩO、ボンディングパッド６の電圧をＶP6、ボンデ
ィングパッド２の電圧をＶP2、ボンディングパッド１の
電圧をＶP1、定電流源２３の電流をＩCNST、リードフレ
ーム１０の電圧をＶLFとすると、ＶP6，ＶP2，ＶP1は以
下に示す（３）、（４）、（５）式で表せる。
【００１１】 ＶP6＝ＶLF−Ｒ6（ＩO＋ＩCONST） ………（３） ＶP2＝ＶP6−Ｒ13ＩCONST ………（４） ＶP1＝ＶLF−Ｒ 11 Ｉ CONST ………（５） また、トランジスタ２１，２２のベース電圧をＶ B 、ト
ランジスタ２１のコレクタ電流をＩC21とすると、Ｖ B と
Ｉ C21 は下記の（６）式と（７）式で表せる。
【００１２】 ＶB＝ＶP2−Ｖtｌｎ（ＩCNST／ＩS） ………… （６） ＩC21＝ＩSｅｘｐ｛（ＶP1−ＶB）／Ｖt｝ ………… （７） なお、Ｖt＝ｋｔ／ｑであり、ｋはボルツマン定数、Ｔ
は絶対温度、ｑは素電荷である。またＩSは飽和電流で
ある。（６）、（７）式より、ＩC21は（８）式で表さ
れる。
【００１３】 ＩC21＝ＩSｅｘｐ｛ＶP1−ＶP2＋Ｖtｌｎ（ＩCNST／ＩS）｝／Ｖt ……… （８） ここで、（３）、（４）、（５）式より、つぎの関係式
が導かれる。
【００１４】 ＶP1−ＶP2＝Ｒ6（ＩO＋ＩCONST）＋（Ｒ13−Ｒ 11 ）Ｉ CONST ………（９）上記 （８）、（９）式より、トランジスタ２１のコレク
タ電流は出力電流に比例して流れる。また、トランジス
タ２４のベース・エミッタ間電圧ＶBE24は下記（１０）
式で表せる。
【００１５】 ＶBE24＝ＩC21Ｒ25 ………（１０） なお、Ｒ25は抵抗２５の抵抗値である。そして、ＶBE24
が０．７Ｖ以上になると、トランジスタ２４がオンし、
プリドライバトランジスタ１８がオフして出力電圧が下
がる。このようにして、カレントミラー回路の出力用ト
ランジスタ２１のコレクタ出力で電流検出ができるた
め、電源装置の入力側で出力電流をモニタすることがで
きる。本実施例で使用したリード線の抵抗は、検出抵抗
の機能を兼ねており、その抵抗値は数十ｍΩである。従
って、出力電流が１Ａの時の電圧降下は数十ｍＶ程度と
なり、低ドロップ電源装置の必要条件である入出力間電
圧０．５Ｖ以下の仕様を実現出来る。なお、本実施例で
は、制御用ＩＣとパワートランジスタを別のチップで構
成する電源装置を説明したが、制御部とパワートランジ
スタを１チップ内に構成したモノリシックＩＣでもよ
い。以下、その具体的な実施例について図２を参照しな
がら説明する。図２は、１チップに構成した電源装置の
要部構成図であり、４１，４２はボンディングパッド、
４０はリードフレーム、４４はボンディングパッド４１
とリードフレーム４０を接続するリード線、４５はボン
ディングパッド４２とリードフレーム４０を接続するリ
ード線、４７，４８は出力電圧設定用の抵抗、４６はパ
ワートランジスタ４３をドライブするプリドライバトラ
ンジスタ、４９はエラーアンプ、５０は基準電圧源、５
１，５２はカレントミラー用のトランジスタ、５５は定
電流源、５４はトランジスタ、５３は抵抗である。そし
て、図２中のリード線４４，４５およびリードフレーム
４０以外の構成要素が１チップ内に集積化されたモノリ
シックＩＣであり、リード線４５が電流検出用の抵抗を
兼ねている。
【００１６】
【発明の効果】以上のように本発明は、モノシリックＩ
Ｃとリードフレームを結ぶリード線を電流検出用の抵抗
体として使用し、そのリード線に接続されたカレントミ
ラー回路の出力で過電流を検出することにより、その装
置の電源入力側で出力電流を検出することを可能にする
と共に、パワートランジスタのｈFEにばらつきがあって
も、過電流検出の設定値のばらつきが少ない電源装置を
実現できる。また、その電源装置は、１チップ内に集積
化できるため、チップ間を交互に接続する多数のリード
線が不要であり、高い生産性で組立できる。
【図面の簡単な説明】
【図１】本発明の参考例に係る電源装置の要部構成図
【図２】本発明の具体的な実施例に係る電源装置の要部
構成図
【図３】従来の電源用ＩＣの回路構成図
【符号の説明】４０ リードフレーム ４１，４２ ボンディングパッド ４３ パワートランジスタ ４４，４５ リード線 ４６ プリドライバトランジスタ ４７，４８ 出力電圧設定用の抵抗 ４９ エラーアンプ ５０ 基準電圧源 ５１，５２ カレントミラー用のトランジスタ ５３ 抵抗 ５４ トランジスタ ５５ 定電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/56

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 パワートランジスタのエミッタが接続さ
    れたボンディングパッドとリードフレームを電気的に接
    続する第１のリード線と、 前記リードフレームに第２のリード線を介してエミッタ
    を接続した第１のトランジスタと、前記第１のトランジ
    スタのベースとベースを共通接続し、且つ前記ボンディ
    ングパッドにエミッタを接続した第２のトランジスタと
    から成るカレントミラー回路と、 前記カレントミラー回路の入力側トランジスタである前
    記第２のトランジスタに電流を供給する定電流源と、 前記パワートランジスタのベースを駆動する第３のトラ
    ンジスタと、 前記パワートランジスタのコレクタ出力を基準電圧と比
    較して前記第３のトランジスタを制御するエラーアンプ
    とを具備し、 前記第１〜第３のトランジスタ、前記パワートランジス
    タ及びエラーアンプを１チップ内に集積化したモノリシ
    ックＩＣであって、 前記第１のトランジスタのコレクタ出力で過電流を検出
    して、前記第３のトランジスタをオフするように制御す
    ることを特徴とする 電源装置。
JP4921392A 1992-03-06 1992-03-06 電源装置 Expired - Fee Related JP3042144B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4921392A JP3042144B2 (ja) 1992-03-06 1992-03-06 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4921392A JP3042144B2 (ja) 1992-03-06 1992-03-06 電源装置

Publications (2)

Publication Number Publication Date
JPH05250051A JPH05250051A (ja) 1993-09-28
JP3042144B2 true JP3042144B2 (ja) 2000-05-15

Family

ID=12824699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4921392A Expired - Fee Related JP3042144B2 (ja) 1992-03-06 1992-03-06 電源装置

Country Status (1)

Country Link
JP (1) JP3042144B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309312A (ja) * 2005-04-26 2006-11-09 Sharp Corp レギュレータ

Also Published As

Publication number Publication date
JPH05250051A (ja) 1993-09-28

Similar Documents

Publication Publication Date Title
US5382917A (en) Amplifier circuit
JPS5866064A (ja) レベル検出回路
JP3042144B2 (ja) 電源装置
JP2982315B2 (ja) 電源装置
JPH0770935B2 (ja) 差動電流増幅回路
JP2003526981A (ja) 高周波数トランジスタのための動作点調整用の回路構造、および、増幅器回路
US4289977A (en) CMOS Compatible bipolar drive circuit with protective clamp
US5397979A (en) Integrated circuit with constant-voltage control circuit
JPH0158684B2 (ja)
JPH021868Y2 (ja)
US4433302A (en) Amplifier with independent quiescent output voltage control
US5764105A (en) Push-pull output circuit method
JPS6141444B2 (ja)
JP3477483B2 (ja) 安定化電源回路
JPH0624298B2 (ja) 電流増幅回路
JPS63236403A (ja) 電流源回路
JPH09305245A (ja) リモートセンス式電源装置
JPS58208621A (ja) 電圧電流変換回路
JP4228890B2 (ja) 半導体集積回路装置
JPS63117620A (ja) 電流制限機能付き出力回路
JPH0241925Y2 (ja)
JPS5834497Y2 (ja) 過電流保護付定電圧回路
JPH0535627Y2 (ja)
JPH02118810A (ja) ドロッパ型定電圧回路
JPS62220010A (ja) スイツチング電流発生回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees