JPH021868Y2 - - Google Patents
Info
- Publication number
- JPH021868Y2 JPH021868Y2 JP1213981U JP1213981U JPH021868Y2 JP H021868 Y2 JPH021868 Y2 JP H021868Y2 JP 1213981 U JP1213981 U JP 1213981U JP 1213981 U JP1213981 U JP 1213981U JP H021868 Y2 JPH021868 Y2 JP H021868Y2
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- circuit
- current
- drive circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 230000035945 sensitivity Effects 0.000 description 16
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、ホール素子のように感度がその駆動
電圧に比例するセンサーの駆動回路の改良に関す
るものである。
電圧に比例するセンサーの駆動回路の改良に関す
るものである。
ある種のホール素子においては、定電圧駆動し
たときの感度の温度係数と入力抵抗の温度係数は
符号が逆でほぼ等しい値である。このため、ホー
ル素子を定電圧で駆動すると、感度の温度係数を
補償し、ほぼ一定の感度を得ることができる。し
かしながら、入力抵抗の温度係数は負で、比較的
大きな値を持つために、定電圧で駆動した場合に
は、高温領域でホール素子に大電流が流れ、素子
が破壊されたり、信頼性を損つてしまうことがあ
る。また、大電流を流さないために駆動電圧を小
さく設定すると、感度が低下してしまう。
たときの感度の温度係数と入力抵抗の温度係数は
符号が逆でほぼ等しい値である。このため、ホー
ル素子を定電圧で駆動すると、感度の温度係数を
補償し、ほぼ一定の感度を得ることができる。し
かしながら、入力抵抗の温度係数は負で、比較的
大きな値を持つために、定電圧で駆動した場合に
は、高温領域でホール素子に大電流が流れ、素子
が破壊されたり、信頼性を損つてしまうことがあ
る。また、大電流を流さないために駆動電圧を小
さく設定すると、感度が低下してしまう。
本考案は、上記のような従来装置の欠点をなく
し、ホール素子のように感度がその駆動電圧に比
例するとともに入力抵抗の温度係数が負の大きな
値を持つセンサーを一定感度のもとで使用する際
に、高温領域で大電流が流れてしまうことがない
とともにIC化に適したホール素子の駆動回路を
簡単な構成により実現することを目的としたもの
である。
し、ホール素子のように感度がその駆動電圧に比
例するとともに入力抵抗の温度係数が負の大きな
値を持つセンサーを一定感度のもとで使用する際
に、高温領域で大電流が流れてしまうことがない
とともにIC化に適したホール素子の駆動回路を
簡単な構成により実現することを目的としたもの
である。
第１図は本考案のホール素子の駆動回路の動作
原理を示す構成図である。図において、Ｈはホー
ル素子、CCはホール素子Ｈに駆動電流を供給す
る定電流回路、AMPはホール素子Ｈから得られ
るホール出力eHを増幅する増幅器、DETはホー
ル素子Ｈの端子電圧VHの大きさを検出する電圧
検出回路である。増幅器AMPはそのゲインを変
化させることができるもので、ゲインの制御は電
圧検出回路DETの出力に応じて行なわれる。ま
た、ゲインの変化する方向は、端子電圧VHが小
さくなつた時にゲインが大きくなる方向である。
原理を示す構成図である。図において、Ｈはホー
ル素子、CCはホール素子Ｈに駆動電流を供給す
る定電流回路、AMPはホール素子Ｈから得られ
るホール出力eHを増幅する増幅器、DETはホー
ル素子Ｈの端子電圧VHの大きさを検出する電圧
検出回路である。増幅器AMPはそのゲインを変
化させることができるもので、ゲインの制御は電
圧検出回路DETの出力に応じて行なわれる。ま
た、ゲインの変化する方向は、端子電圧VHが小
さくなつた時にゲインが大きくなる方向である。
上記のように構成された本考案のホール素子の
駆動回路において、その動作は次の通りである。
ホール素子Ｈは定電流により駆動されているの
で、その端子電圧VHは入力抵抗の大きさに比例
しており、ホール素子Ｈの感度は端子電圧VHに
比例している。このため、ホール素子Ｈの温度が
上昇すると、入力抵抗の値が小さくなり、端子電
圧VHおよび感度が低下し、ホール出力eHが低下
する。しかしながら、増幅器AMPのゲインはホ
ール素子Ｈの端子電圧VHに応じて制御され、温
度上昇とともに大きくなるので、増幅器AMPの
出力からはホール素子Ｈにおける感度の温度係数
を補償した状態の出力電圧epが得られる。
駆動回路において、その動作は次の通りである。
ホール素子Ｈは定電流により駆動されているの
で、その端子電圧VHは入力抵抗の大きさに比例
しており、ホール素子Ｈの感度は端子電圧VHに
比例している。このため、ホール素子Ｈの温度が
上昇すると、入力抵抗の値が小さくなり、端子電
圧VHおよび感度が低下し、ホール出力eHが低下
する。しかしながら、増幅器AMPのゲインはホ
ール素子Ｈの端子電圧VHに応じて制御され、温
度上昇とともに大きくなるので、増幅器AMPの
出力からはホール素子Ｈにおける感度の温度係数
を補償した状態の出力電圧epが得られる。
このように、本考案のホール素子の駆動回路で
は、温度上昇による感度の低下を端子電圧VHの
変化として検出し、これに応じて増幅器AMPの
ゲインを制御するようにしているので、増幅器
AMPの出力電圧epまでも含めたホール素子Ｈの
感度は温度に関係なく一定となる。また、ホール
素子Ｈには定電流が供給されているので、温度上
昇とともに入力抵抗が減少しても、ホール素子Ｈ
に大電流が流れてしまうことがない。
は、温度上昇による感度の低下を端子電圧VHの
変化として検出し、これに応じて増幅器AMPの
ゲインを制御するようにしているので、増幅器
AMPの出力電圧epまでも含めたホール素子Ｈの
感度は温度に関係なく一定となる。また、ホール
素子Ｈには定電流が供給されているので、温度上
昇とともに入力抵抗が減少しても、ホール素子Ｈ
に大電流が流れてしまうことがない。
第２図は本考案のホール素子の駆動回路の一実
施例を示す構成図である。図において、Ｈはホー
ル素子、Q1〜Q8はトランジスタ、R1〜R8は抵
抗、CC1は定電流源である。ホール素子Ｈの駆動
側端子には抵抗R1，R2およびトランジスタQ1が
直列に接続されており、これらは前記第１図にお
ける定電流回路CCを構成している。トランジス
タQ2〜Q7は抵抗R3〜R7、定電流源CC1とともに
差動増幅器を構成しており、ホール素子Ｈのホー
ル出力eHを増幅する増幅器AMPとして働く。ト
ランジスタQ8は抵抗R8を介してトランジスタQ1
のコレクタに接続されるとともに、トランジスタ
Q2，Q3のエミツタ側に挿入されており、ホール
素子Ｈの端子電圧VHを検出して増幅器AMPのゲ
インを制御する電圧検出回路DETを構成してい
る。
施例を示す構成図である。図において、Ｈはホー
ル素子、Q1〜Q8はトランジスタ、R1〜R8は抵
抗、CC1は定電流源である。ホール素子Ｈの駆動
側端子には抵抗R1，R2およびトランジスタQ1が
直列に接続されており、これらは前記第１図にお
ける定電流回路CCを構成している。トランジス
タQ2〜Q7は抵抗R3〜R7、定電流源CC1とともに
差動増幅器を構成しており、ホール素子Ｈのホー
ル出力eHを増幅する増幅器AMPとして働く。ト
ランジスタQ8は抵抗R8を介してトランジスタQ1
のコレクタに接続されるとともに、トランジスタ
Q2，Q3のエミツタ側に挿入されており、ホール
素子Ｈの端子電圧VHを検出して増幅器AMPのゲ
インを制御する電圧検出回路DETを構成してい
る。
上記のように構成された本考案のホール素子の
駆動回路において、その動作は次の通りである。
トランジスタQ1のベースには駆動電圧V1が印加
され、ホール素子Ｈの入力抵抗をRioとすると、
ホール素子Ｈには、 I1≒V1／R1＋Rio …(1) なる電流I1が流れ、この電流I1は、R1≫Rioなら
ば、入力抵抗Rioの大きさにかかわらず、ほぼ一
定の電流となり、R1≪Rioならば、入力抵抗Rioの
逆数に比例した電流となる。なお、本考案におい
て、抵抗R1の大きさはホール素子Ｈに流せる最
大電流を考慮して定められている。
駆動回路において、その動作は次の通りである。
トランジスタQ1のベースには駆動電圧V1が印加
され、ホール素子Ｈの入力抵抗をRioとすると、
ホール素子Ｈには、 I1≒V1／R1＋Rio …(1) なる電流I1が流れ、この電流I1は、R1≫Rioなら
ば、入力抵抗Rioの大きさにかかわらず、ほぼ一
定の電流となり、R1≪Rioならば、入力抵抗Rioの
逆数に比例した電流となる。なお、本考案におい
て、抵抗R1の大きさはホール素子Ｈに流せる最
大電流を考慮して定められている。
いま、トランジスタQ1，Q8の回路において、
R1＝R2，R2≪R8で、そのベースに印加される電
圧V1，V2およびベース・エミツタ間電圧VBE1，
VBE8がそれぞれ等しいとすると、抵抗R8の両端
間に生ずる電圧V3は、 V3＝V2−VBE8−I1・R2 ＝V1−VBE1−I1・R1 ＝VH …(2) となり、ホール素子Ｈの端子電圧VHに等しくな
る。また、トランジスタQ8に流れる電流I8の大き
さは、 I8＝V3／R8＝VH／R8 …(3) であり、この電流I8は増幅器AMPの入力段に流
れるバイアス電流I2，I3の和の電流であるので、
増幅器AMPのゲインは差動増幅器の動作原理に
したがい、バイアス電流I8の大きさ、すなわちホ
ール素子Ｈの端子電圧VHに反比例することにな
る。
R1＝R2，R2≪R8で、そのベースに印加される電
圧V1，V2およびベース・エミツタ間電圧VBE1，
VBE8がそれぞれ等しいとすると、抵抗R8の両端
間に生ずる電圧V3は、 V3＝V2−VBE8−I1・R2 ＝V1−VBE1−I1・R1 ＝VH …(2) となり、ホール素子Ｈの端子電圧VHに等しくな
る。また、トランジスタQ8に流れる電流I8の大き
さは、 I8＝V3／R8＝VH／R8 …(3) であり、この電流I8は増幅器AMPの入力段に流
れるバイアス電流I2，I3の和の電流であるので、
増幅器AMPのゲインは差動増幅器の動作原理に
したがい、バイアス電流I8の大きさ、すなわちホ
ール素子Ｈの端子電圧VHに反比例することにな
る。
したがつて、ホール素子Ｈの温度が上昇し、入
力抵抗Rioが減少すると、端子電圧VHが小さくな
り、トランジスタQ8に流れる電流I8が減少する。
このため、増幅器AMPのゲインが大きくなり、
その出力からはホール素子Ｈの温度係数を補償し
た一定感度の出力電圧epを得ることができる。
力抵抗Rioが減少すると、端子電圧VHが小さくな
り、トランジスタQ8に流れる電流I8が減少する。
このため、増幅器AMPのゲインが大きくなり、
その出力からはホール素子Ｈの温度係数を補償し
た一定感度の出力電圧epを得ることができる。
ここで、ホール素子は一般に磁束等の検出手段
として、１つの装置内に１つだけ使用されること
は稀で、２つ以上組み合わされて使用されること
が多い。
として、１つの装置内に１つだけ使用されること
は稀で、２つ以上組み合わされて使用されること
が多い。
第３図は本考案のホール素子の駆動回路の他の
実施例を示す構成図である。図に示す回路は、２
つのホール素子をIC化した駆動回路により駆動
する場合を例示したものである。図において、前
記第２図と同様のものは同一符号を付して示す。
Ｈ１，Ｈ２はホール素子、DR１，DR２はそれ
ぞれ同一の回路構成をもつてIC化された独立の
駆動回路である。駆動回路DR１，DR２は、前
記第２図の回路と同様の構成要素を有するととも
に、定電流回路部分CCと電圧検出回路部分DET
との間がパターン上で切り離されている。それぞ
れの駆動回路DR１，DR２において、Ｔ１〜Ｔ
６はICの接続ピンにリード線を接続するために
パターン中に設けられたボンデイングパツドであ
り、Ｔ１，Ｔ２はホール素子駆動用の出力端子、
Ｔ３，Ｔ４はホール出力の入力端子、Ｔ５，Ｔ６
は定電流回路CCと電圧検出回路DETとの接続を
外部配線により行なうための端子である。
実施例を示す構成図である。図に示す回路は、２
つのホール素子をIC化した駆動回路により駆動
する場合を例示したものである。図において、前
記第２図と同様のものは同一符号を付して示す。
Ｈ１，Ｈ２はホール素子、DR１，DR２はそれ
ぞれ同一の回路構成をもつてIC化された独立の
駆動回路である。駆動回路DR１，DR２は、前
記第２図の回路と同様の構成要素を有するととも
に、定電流回路部分CCと電圧検出回路部分DET
との間がパターン上で切り離されている。それぞ
れの駆動回路DR１，DR２において、Ｔ１〜Ｔ
６はICの接続ピンにリード線を接続するために
パターン中に設けられたボンデイングパツドであ
り、Ｔ１，Ｔ２はホール素子駆動用の出力端子、
Ｔ３，Ｔ４はホール出力の入力端子、Ｔ５，Ｔ６
は定電流回路CCと電圧検出回路DETとの接続を
外部配線により行なうための端子である。
さて、ホール素子Ｈ１，Ｈ２は特性の揃つたホ
ール素子で、消費電流を節約するために、直列に
接続されており、一方の駆動回路DR１の出力端
子Ｔ１，Ｔ２間に接続されている。また、一方の
ホール素子Ｈ１の出力は駆動回路DR１側の入力
端子Ｔ３，Ｔ４に印加され、他方のホール素子Ｈ
２の出力は駆動回路DR２側の入力端子Ｔ３，Ｔ
４に印加されている。さらに、駆動回路DR１側
の端子Ｔ５，Ｔ６間は外部配線により短絡され、
駆動回路DR２側の端子Ｔ５，Ｔ６間は開放のま
まとなつている。また、駆動回路DR２側の端子
Ｔ６は駆動回路DR１側の端子Ｔ６に接続されて
いる。このため、駆動回路DR２側のトランジス
タQ8は抵抗Ｒ８を介して駆動回路DR１側の抵抗
Ｒ２（トランジスタＱ１のコレクタ）に接続され
ることになる。
ール素子で、消費電流を節約するために、直列に
接続されており、一方の駆動回路DR１の出力端
子Ｔ１，Ｔ２間に接続されている。また、一方の
ホール素子Ｈ１の出力は駆動回路DR１側の入力
端子Ｔ３，Ｔ４に印加され、他方のホール素子Ｈ
２の出力は駆動回路DR２側の入力端子Ｔ３，Ｔ
４に印加されている。さらに、駆動回路DR１側
の端子Ｔ５，Ｔ６間は外部配線により短絡され、
駆動回路DR２側の端子Ｔ５，Ｔ６間は開放のま
まとなつている。また、駆動回路DR２側の端子
Ｔ６は駆動回路DR１側の端子Ｔ６に接続されて
いる。このため、駆動回路DR２側のトランジス
タQ8は抵抗Ｒ８を介して駆動回路DR１側の抵抗
Ｒ２（トランジスタＱ１のコレクタ）に接続され
ることになる。
したがつて、駆動回路DR２側の増幅器AMP
のゲインは、駆動回路DR１側と同時に制御され
るようになり、両駆動回路DR１，DR２のゲイ
ンを揃えることができるとともに、ホール素子Ｈ
１，Ｈ２の温度係数を補償した一定感度の出力電
圧を得ることができる。
のゲインは、駆動回路DR１側と同時に制御され
るようになり、両駆動回路DR１，DR２のゲイ
ンを揃えることができるとともに、ホール素子Ｈ
１，Ｈ２の温度係数を補償した一定感度の出力電
圧を得ることができる。
第４図は本考案のホール素子の駆動回路の他の
実施例を示す構成図である。図に示す回路は、前
記第３図と同様に２つのホール素子H1，H2をIC
化した駆動回路DR1，DR2により駆動するもの
で、第３図のIC化回路における外部配線の数を
減らすために、端子T5，T6を１つにまとめたも
のである。図において、前記第３図と同様のもの
は同一符号を付して示す。R2′は抵抗、T6′は第３
図における端子T5，T6を１つにまとめた端子で
ある。
実施例を示す構成図である。図に示す回路は、前
記第３図と同様に２つのホール素子H1，H2をIC
化した駆動回路DR1，DR2により駆動するもの
で、第３図のIC化回路における外部配線の数を
減らすために、端子T5，T6を１つにまとめたも
のである。図において、前記第３図と同様のもの
は同一符号を付して示す。R2′は抵抗、T6′は第３
図における端子T5，T6を１つにまとめた端子で
ある。
このように、第３図における端子T5，T6を１
つの端子T6′にまとめ、駆動回路DR1とDR2との
間をこの端子T6′を介して接続するようにすると、
ホール素子H1′，H2′を流れた電流は端子T6′を介
して両駆動回路DR1，DR2の抵抗R2′に流れるよ
うになり、両駆動回路DR1，DR2のゲインを揃え
るとともに、ホール素子H1，H2の温度係数を補
償した一定感度の出力電圧を得ることができる。
ここで、両駆動回路DR1，DR2の抵抗R2′はホー
ル素子H1，H2を駆動している駆動回路DR1側の
トランジスタQ1のコレクタ側に並列に接続され
ることになるので、前記第３図の回路と同様の特
性を持たせるためには抵抗R2′の値を第３図の抵
抗R2の２倍の大きさとしておけば良い。また、
IC回路において、外部接続用のリード線をボン
デイングするためのボンデイングパツドは、チツ
プ面積に対して比較的広い面積を占めているの
で、外部との接続を１ケ所でも減らすことは、チ
ツプ面積の減少のために有効である。
つの端子T6′にまとめ、駆動回路DR1とDR2との
間をこの端子T6′を介して接続するようにすると、
ホール素子H1′，H2′を流れた電流は端子T6′を介
して両駆動回路DR1，DR2の抵抗R2′に流れるよ
うになり、両駆動回路DR1，DR2のゲインを揃え
るとともに、ホール素子H1，H2の温度係数を補
償した一定感度の出力電圧を得ることができる。
ここで、両駆動回路DR1，DR2の抵抗R2′はホー
ル素子H1，H2を駆動している駆動回路DR1側の
トランジスタQ1のコレクタ側に並列に接続され
ることになるので、前記第３図の回路と同様の特
性を持たせるためには抵抗R2′の値を第３図の抵
抗R2の２倍の大きさとしておけば良い。また、
IC回路において、外部接続用のリード線をボン
デイングするためのボンデイングパツドは、チツ
プ面積に対して比較的広い面積を占めているの
で、外部との接続を１ケ所でも減らすことは、チ
ツプ面積の減少のために有効である。
以上説明したように本考案のホール素子の駆動
回路では、ホール素子を一定感度のもとで使用す
る際に、ホール素子に定電流を供給するととも
に、そのホール素子の端子電圧を検出し、ホール
素子の出力を増幅する増幅器のゲインを端子電圧
の大きさに応じて制御するようにしているので、
ホール素子における温度係数を増幅器のゲインに
より補償して総合的に一定の感度を得るととも
に、高温領域でホール素子に大電流が流れてしま
うことのない駆動回路を簡単な構成により実現す
ることができる。また、駆動回路における定電流
回路部分と電圧検出回路部分とを切り離してIC
化し、必要に応じてこの間を接続するように構成
することにより、駆動するホール素子の数にかか
わらず、同じパターンのICを使用することがで
き、IC化に適したホール素子の駆動回路を実現
することができる。
回路では、ホール素子を一定感度のもとで使用す
る際に、ホール素子に定電流を供給するととも
に、そのホール素子の端子電圧を検出し、ホール
素子の出力を増幅する増幅器のゲインを端子電圧
の大きさに応じて制御するようにしているので、
ホール素子における温度係数を増幅器のゲインに
より補償して総合的に一定の感度を得るととも
に、高温領域でホール素子に大電流が流れてしま
うことのない駆動回路を簡単な構成により実現す
ることができる。また、駆動回路における定電流
回路部分と電圧検出回路部分とを切り離してIC
化し、必要に応じてこの間を接続するように構成
することにより、駆動するホール素子の数にかか
わらず、同じパターンのICを使用することがで
き、IC化に適したホール素子の駆動回路を実現
することができる。
第１図は本考案のホール素子の駆動回路の動作
原理を示す構成図、第２図〜第４図は本考案のホ
ール素子の駆動回路の実施例を示す構成図であ
る。 Ｈ，H1，H2……ホール素子、CC……定電流回
路、AMP……増幅器、DET……電圧検出回路、
DR1，DR2……駆動回路、Q1〜Q8……トランジ
スタ、R1〜R8，R2′……抵抗、CC1……定電流源。
原理を示す構成図、第２図〜第４図は本考案のホ
ール素子の駆動回路の実施例を示す構成図であ
る。 Ｈ，H1，H2……ホール素子、CC……定電流回
路、AMP……増幅器、DET……電圧検出回路、
DR1，DR2……駆動回路、Q1〜Q8……トランジ
スタ、R1〜R8，R2′……抵抗、CC1……定電流源。
Claims (1)
- そのエミツタ側にホール素子と帰還抵抗との直
列回路が接続される第１のトランジスタよりなり
このホール素子に定電流を供給する定電流回路
と、このホール素子の出力を増幅する増幅器と、
前記帰還抵抗と等しい大きさを有し前記第１のト
ランジスタのコレクタ側に挿入された電流検出用
の抵抗と、そのエミツタ側が高抵抗を介して前記
電流検出用の抵抗に接続されるとともに前記第１
のトランジスタと等しい大きさのベース電圧が印
加された第２のトランジスタよりなり前記増幅器
のバイアス電流を変化させてそのゲインを制御す
る電圧検出回路と、前記定電流回路をホール素子
に接続するための出力端子と、ホール素子の出力
を前記増幅器に接続するための入力端子と、前記
電流検出用の抵抗と前記電圧検出回路との間を選
択的に接続するための端子とを具備してなるホー
ル素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213981U JPH021868Y2 (ja) | 1981-01-30 | 1981-01-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213981U JPH021868Y2 (ja) | 1981-01-30 | 1981-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57125554U JPS57125554U (ja) | 1982-08-05 |
| JPH021868Y2 true JPH021868Y2 (ja) | 1990-01-17 |
Family
ID=29810257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213981U Expired JPH021868Y2 (ja) | 1981-01-30 | 1981-01-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021868Y2 (ja) |
-
1981
- 1981-01-30 JP JP1213981U patent/JPH021868Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57125554U (ja) | 1982-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS605085B2 (ja) | カレントミラ−回路 | |
| JPH021868Y2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2003526981A (ja) | 高周波数トランジスタのための動作点調整用の回路構造、および、増幅器回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH06209576A (ja) | カレントミラーブリッジを使用した全波整流器 | |
| JP3042144B2 (ja) | 電源装置 | |
| JP2578790B2 (ja) | 保護回路 | |
| JPH0411042B2 (ja) | ||
| JPS63236403A (ja) | 電流源回路 | |
| JP2800888B2 (ja) | 磁気センサ | |
| JPS6085615A (ja) | バツフア・アンプ | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH1080184A (ja) | 可逆直流電動機制御用回路装置 | |
| JPS592162U (ja) | ホ−ル効果半導体集積回路 | |
| JPS592412A (ja) | カレントミラ−回路 | |
| JPH0628325B2 (ja) | 自動利得制御増幅器 | |
| JPS58187009A (ja) | 電流出力回路 | |
| JPH03270407A (ja) | 半導体集積回路 | |
| JPH0583049A (ja) | 差動回路 | |
| JPH0666610B2 (ja) | 差動増幅回路 | |
| JPH0389704A (ja) | 光集積回路 | |
| JPS63228805A (ja) | 信号処理回路 |