JPS58187009A - 電流出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積化された回路において比例した電流を取り
出すための電流出力回路に関するものである。

従来、集積回路において比例した電流を取り出すには第
１図に示されるような回路が用いられていた。第１図に
おいて、第１のトランジスタ１のペースと第２のトラン
ジスタ２のペースは共通に駆動入力端子３へ接続され、
第１のトランジスタ１のエミッタは第１のエミッタ抵抗
４ｔ−介して基準電位点へ接続され、第２のトランジス
タ２のエミッタは第２のエミッタ抵抗５を介して基準電
位点へ接続されており、第１のトランジスタｌのコレク
タと第２のトランジスタ２のコレクタより出力電流を取
り出されていた。

ここで、第１図の回路は集積化されておシ、第１１第２
のトランジスタ１，２は同一シリコン結晶板上に作られ
ているため整合がとられていた。

又、第１．第２のエミッタ抵抗も同様に同一シリコン結
晶板に作られておりその抵抗値は次式を満Ｒ１：第１の
エミッタ抵抗４の抵抗値 几、：第２のエミッタ抵抗５の抵抗値 Ａ１；第１のトランジスタ１のエミッタ面積Ａ、：第２
のトランジスタ２のエミッタ面積このような構成により
第１．第２のトランジスタ１．２のコレクタよりそれぞ
れのエミッタ面積Ａ１．　Ａ、に比列し九′鑑流が取り
出されていた。

よって、 ＋ｚ＝＝に＋１　　　　　　　・・・・・・・・・（２
）となる。

ただし ｉｌ：ｍｌのトランジスタ１に流れる電流ｉ、：第ｚの
トランジスタ２に流れる電流以上、述べたように従来よ
シ簡率な構成で比例した電流が取シ出されていた。

しかるに、以上説明したような動作をするのは、第１．
１２のトランジスタ１，２のコレクタに印加される電圧
が高くて第１．第２のトランジスタ１．２の動作点が共
に能動領域にある場合のみであシ、第１．第２のトラン
ジスタ１．２のトチラか一方のトランジスタのコレクタ
に印加される電圧が低くなってトランジスタが飽和する
と、飽和したトランジスタの電流増幅率が見かけ上小さ
くなってしまい比例した電流が取シ出せなくなってしま
う欠点があった。

本発明の目的は、トランジスタが飽和し九場合でも所望
の電流を取り出すことのできる電流出力回路を提供する
ことにある。

本発明による電流出力回路を第２図に示す、第２図にお
いて第１図に示した従来例と同じ番号のものは同じもの
をさしている。

第２図において、第１．第２のトランジスタ１゜２とは
別の導電型式（ＰＮＰ）を有する第３．第４のトランジ
スタ６．７を設け、各トランジスタ６．７のエミッタは
共通接続されて駆動入力端子３へ接続されている。第３
のトランジスタ６のコレクタは第１のトランジスタ１の
ペースへ接続され、第４のトランジスタ７のコレクタは
第２のト、ランジスタ２のペースへ接続されている。第
３のトランジスタ６のペースは第１のダイオード８を介
して第１のトランジスタ１のエミッタへ接続され、第４
のトランジスタ７のペースは第２のダイオード９′１に
介して第２のトランジスタ２のエミッタへ接続されてい
る。

このような回路構成によれば、駆動入力端子３から流入
した駆動電流は共通エミッタ接続された第３．１４のト
ランジスタ６．７によって分流されて第１．第２のトラ
ンジスタ１．２のそれぞれのペースを駆動することにな
る。ここで、第１゜第２のエミッタ抵抗４．５での電圧
降下すなわち第１．第２のトランジスタ１，２の各エミ
ッタ電圧が異なると、低い側のトランジスタ（例えばト
ランジスタ１）のペースへより大きな駆動電流が供給さ
れ、もう一方のトランジスタ（トランジスタ２）のペー
スへ流れる駆動電流は減少するように第３．第４のトラ
ンジスタ６．７は動作するので、結局筒１．第２のエミ
ッタ抵抗４，５での電圧降下は郷しくなって各トランジ
スタ１，２のエミッタ電圧も等しくなる。よって。

１１　Ｒ１ｍ１２Ｒ２・・・・・・・・・（３）となる
。ここで、ｉｌ、＋２は第１．第２のトランジスタ１．
２にそれぞれ流れる電流である。さらに、第１．第２の
エミッタ抵抗４．５は第１図に示した従来列と同じ＜（
１）式を満たすよう設定されているので １２＝Ｋｉｌ　　　　　　　　　・・・・・・・・・（
２）′となり、第１．第２のトランジスタ１．２によっ
て比例した電流が取り出されることになる。尚、第１．
第２のダイオード８，９は第３１第４のトランジスタ６
．７を飽和させないためのレベルシフト用に用いられて
いる。

このように、第２図に示した本発明の一実施例による電
流出力回路においては、第１のトランジスタ１のコレク
タ電圧が低くなシすぎて該第１のトランジスタ１が飽和
した場合にも、上記し喪ように第１．第２のエミッタ抵
抗４，５での電圧降下が等しくなるよう回路は動作する
。すなわち、第１のトランジスタ１のコレクタ電圧が下
が９骸第１のトランジスタが飽和した場合には、第１の
トランジスタ１に流れる電流は減少する方向へ回路の動
作点は移行しようとするが、このとき駆動入力端子３か
ら加えられる駆動電流の第３．第４のトランジスタ６．
７の分流比が変化して第１のトランジスタ１のペースへ
流れる駆動１ｉ流は増加し、−力筒２のトランジスタ２
のベースへ流れる駆動電流は減少する。その結果、取り
出されるｔｉＯ比をほぼ一定に保つことができている。

以上の説明では第１のトランジスタ１が飽和する場合を
述べたが第２のトランジスタ２の方が飽和する場合も全
く同様である。

以上説明したように本発明によれは比例した電流を取り
出すことのできる電流出力回路を構成することができ、
しかも取り出される電流の電流比は出力トランジスタが
飽和した場合もほぼ一定に保つことのできる利点がある
。

第３図に本発明の他の実施例による電流出力回路の応用
例を示す。第３図において第２図と同じ番号のものは同
じものをさしており、第２図とは、第１．第２のトラン
ジスタ１，２がそれぞれ第５゜第６のトランジスタ１０
．１１と組み合わされてダーリント接続されている点と
、第１．第２のダイオード８．９がそれぞれ第３１第４
のダイオード１２．１３と直列に接続されている点とで
異なり、他は同一である。回路動作も第２図に示した本
発明による電流出力回路とほぼ同じである。第３図に示
した応用例は第１．第２のトランジスタをダーリント接
続して大きな出力電流を得られるようにした例である。

【図面の簡単な説明】

第１図は従来列を示す回路図、第２図は本発明の一実施
例による電流出力回路を示す回路図、第３図は本発明の
他の実施例を示す回路図である。 １．２，６，７．１０．１１・・・・・・トランジスタ
、３・・・・・・駆動入力端子、４，５・・・・・・抵
抗、８，９゜１２．１３・・・・・・ダイオード。

Claims (1)

【特許請求の範囲】
1. 第１と第２の出力端子よシ互いに比例した電流を取り出
   す電流出力回路において、第１の導電型式の第１．第２
   のトランジスタと、第２の導電型式の第３．第４のトラ
   ンジスタとを備え、前記第１、第２のトランジスタのエ
   ミッタはそれぞれ第１、第２のエミッタ抵抗を介して基
   準電位点へ接続され、前記第３．第４のトランジスタの
   各エミッタは駆動入力端子へ接続され、前記第３のトラ
   ンジスタのコレクタは前記第１のトランジスタのペース
   へ接続され、前記第４のトランジスタのコレクタは前記
   第２のトランジスタのベース＼接続され、前記第３のト
   ランジスタのペースは第１のレベルシフト回路を介して
   前記第１のトランジスタのエミッタへ接続され、前記第
   ４のトランジスタのペースは第２のレベルシフト回路を
   介して前記第２のトランジスタのエミッタへ接続されて
   いることを特徴とする電流出力回路。