JPH0749722A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0749722A JPH0749722A JP5194403A JP19440393A JPH0749722A JP H0749722 A JPH0749722 A JP H0749722A JP 5194403 A JP5194403 A JP 5194403A JP 19440393 A JP19440393 A JP 19440393A JP H0749722 A JPH0749722 A JP H0749722A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- constant current
- resistor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 大きな抵抗で使用することなく微小な出力電
流を得ることにある。 【構成】 ＭＯＳトランジスタ２１，２２からなるカレ
ントミラー回路２３と電流設定用抵抗２４とに加え、カ
レントミラー回路２３の前段にバイポーラトランジスタ
２５からなるエミッタホロワ回路２６を設ける。カレン
トミラー回路２３のＭＯＳトランジスタ２１，２２のソ
ースを電源端子２７に接続すると共にゲート同士を共通
接続し、ダイオードを形成するＭＯＳトランジスタ２１
のドレインと接地端子２８との間に電流設定用抵抗２４
を接続する。バイポーラトランジスタ２５のコレクタを
ＭＯＳトランジスタ２１のソースに接続すると共にその
エミッタを電流設定用抵抗２４に接続し、ベースをＭＯ
Ｓトランジスタ２１のドレインに接続する。カレントミ
ラー回路２３のＭＯＳトランジスタ２２に多数のＭＯＳ
トランジスタ２９を並列接続することにより多数の出力
端子３０を設ける。
流を得ることにある。 【構成】 ＭＯＳトランジスタ２１，２２からなるカレ
ントミラー回路２３と電流設定用抵抗２４とに加え、カ
レントミラー回路２３の前段にバイポーラトランジスタ
２５からなるエミッタホロワ回路２６を設ける。カレン
トミラー回路２３のＭＯＳトランジスタ２１，２２のソ
ースを電源端子２７に接続すると共にゲート同士を共通
接続し、ダイオードを形成するＭＯＳトランジスタ２１
のドレインと接地端子２８との間に電流設定用抵抗２４
を接続する。バイポーラトランジスタ２５のコレクタを
ＭＯＳトランジスタ２１のソースに接続すると共にその
エミッタを電流設定用抵抗２４に接続し、ベースをＭＯ
Ｓトランジスタ２１のドレインに接続する。カレントミ
ラー回路２３のＭＯＳトランジスタ２２に多数のＭＯＳ
トランジスタ２９を並列接続することにより多数の出力
端子３０を設ける。
Description
【０００１】
【産業上の利用分野】本発明は定電流回路に関し、詳し
くは、リニア回路などのバイアス電流発生用電流源とし
て使用される定電流回路に関する。
くは、リニア回路などのバイアス電流発生用電流源とし
て使用される定電流回路に関する。
【０００２】
【従来の技術】例えば、リニア回路などのバイアス電流
発生用電流源として使用される定電流回路には、従来、
図３に示すようなものがある。この定電流回路は、二つ
のＰチャネルＭＯＳトランジスタ１，２からなるカレン
トミラー回路３と電流設定用抵抗４とで構成される。具
体的には、カレントミラー回路３のＭＯＳトランジスタ
１，２の基準電極であるソースを電源端子５に接続する
と共にゲート同士を共通接続し、ダイオードを形成する
一方のＭＯＳトランジスタ１の基準電流発生側電極であ
るドレインと接地端子６との間に電流設定用抵抗４を挿
入接続する。
発生用電流源として使用される定電流回路には、従来、
図３に示すようなものがある。この定電流回路は、二つ
のＰチャネルＭＯＳトランジスタ１，２からなるカレン
トミラー回路３と電流設定用抵抗４とで構成される。具
体的には、カレントミラー回路３のＭＯＳトランジスタ
１，２の基準電極であるソースを電源端子５に接続する
と共にゲート同士を共通接続し、ダイオードを形成する
一方のＭＯＳトランジスタ１の基準電流発生側電極であ
るドレインと接地端子６との間に電流設定用抵抗４を挿
入接続する。
【０００３】この定電流回路では、カレントミラー回路
３の一方のＭＯＳトランジスタ１と抵抗４とで決定され
る電流がその抵抗４に流れ、この電流に基づいて、他方
のＭＯＳトランジスタ２のドレインが接続された出力端
子７から出力電流ＩO が取り出される。ここで、ＭＯＳ
トランジスタ１の閾値をＶT 、相互コンダクタンスをｇ
m とすると、出力電流ＩO は、
３の一方のＭＯＳトランジスタ１と抵抗４とで決定され
る電流がその抵抗４に流れ、この電流に基づいて、他方
のＭＯＳトランジスタ２のドレインが接続された出力端
子７から出力電流ＩO が取り出される。ここで、ＭＯＳ
トランジスタ１の閾値をＶT 、相互コンダクタンスをｇ
m とすると、出力電流ＩO は、
【０００４】ＩO＝｛（ＶCC−ＶT）／（１＋ｇmＲ）｝・
ｇm ≒（ＶCC−ＶT）／Ｒ で与えられる。
ｇm ≒（ＶCC−ＶT）／Ｒ で与えられる。
【０００５】
【発明が解決しようとする課題】ところで、従来の定電
流回路において、微小な出力電流ＩO を得ようとする
と、上述した式から抵抗４のＲ値を非常に大きくしなけ
ればならない。これは、定電流回路を組み込んだＩＣ内
部において、大きなＲ値を有する抵抗４を作り込もうと
した場合、その面積が大きくなってＩＣ内部での面積効
率が悪くなるという問題となる。
流回路において、微小な出力電流ＩO を得ようとする
と、上述した式から抵抗４のＲ値を非常に大きくしなけ
ればならない。これは、定電流回路を組み込んだＩＣ内
部において、大きなＲ値を有する抵抗４を作り込もうと
した場合、その面積が大きくなってＩＣ内部での面積効
率が悪くなるという問題となる。
【０００６】この問題を解消した定電流回路としては、
特開昭５８−１９５２１７号公報に開示されたものがあ
る。この定電流回路は、スクイズ抵抗と称される半導体
埋め込み抵抗が、トランジスタのｈFEの変動に追従して
変わることを利用し、微小な出力電流を得るようにして
いる〔図４の点線で囲んだ部分〕。
特開昭５８−１９５２１７号公報に開示されたものがあ
る。この定電流回路は、スクイズ抵抗と称される半導体
埋め込み抵抗が、トランジスタのｈFEの変動に追従して
変わることを利用し、微小な出力電流を得るようにして
いる〔図４の点線で囲んだ部分〕。
【０００７】しかしながら、図４に示すように定電流回
路において、多数の出力端子８を得ようとすると、特開
昭５８−１９５２１７号公報に開示されたものでは、二
つのトランジスタ９，１０とスクイズ抵抗１１とからな
る出力回路を多段に設けなければならず、その場合、ト
ランジスタ９はバイポーラ型であるので、ＩＣ内部で大
きな面積を必要とするために好適ではなかった。また、
これ以外でも、例えば、図５に示すように定電流回路の
出力段に多数のカレントミラー回路１２を接続して多数
の出力端子１３を設ける手段も考えられる。しかし、こ
の場合でも、カレントミラー回路１２を構成するための
二つのＭＯＳトランジスタ１４，１５を必要するので、
回路構成上、ＩＣ内部での定電流回路の占有面積が依然
として大きいという問題があった。
路において、多数の出力端子８を得ようとすると、特開
昭５８−１９５２１７号公報に開示されたものでは、二
つのトランジスタ９，１０とスクイズ抵抗１１とからな
る出力回路を多段に設けなければならず、その場合、ト
ランジスタ９はバイポーラ型であるので、ＩＣ内部で大
きな面積を必要とするために好適ではなかった。また、
これ以外でも、例えば、図５に示すように定電流回路の
出力段に多数のカレントミラー回路１２を接続して多数
の出力端子１３を設ける手段も考えられる。しかし、こ
の場合でも、カレントミラー回路１２を構成するための
二つのＭＯＳトランジスタ１４，１５を必要するので、
回路構成上、ＩＣ内部での定電流回路の占有面積が依然
として大きいという問題があった。
【０００８】そこで、本発明は上記問題点に鑑みて提案
されたもので、その目的とするところは、大きな抵抗で
回路構成することなく、微小な出力電流が得られるよう
にした定電流回路を提供することにある。
されたもので、その目的とするところは、大きな抵抗で
回路構成することなく、微小な出力電流が得られるよう
にした定電流回路を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の技術的手段として、本発明は、二つのトランジスタで
構成したカレントミラー回路により定電流出力を生成す
る定電流回路において、カレントミラー回路の前段にバ
イポーラトランジスタからなるエミッタホロワ回路を設
け、カレントミラー回路の基準電極をエミッタホロワ回
路のコレクタに接続し、ダイオードを構成する一方のト
ランジスタの基準電流発生側電極にエミッタホロワ回路
のベースを接続したことを特徴とする。
の技術的手段として、本発明は、二つのトランジスタで
構成したカレントミラー回路により定電流出力を生成す
る定電流回路において、カレントミラー回路の前段にバ
イポーラトランジスタからなるエミッタホロワ回路を設
け、カレントミラー回路の基準電極をエミッタホロワ回
路のコレクタに接続し、ダイオードを構成する一方のト
ランジスタの基準電流発生側電極にエミッタホロワ回路
のベースを接続したことを特徴とする。
【００１０】尚、前記エミッタホロワ回路のベースとカ
レントミラー回路の基準電流発生側電極との間に、ダイ
オード構成のトランジスタ又は接合型ダイオードを順方
向接続するか、或いは、抵抗を挿入接続することが望ま
しい。また、前記カレントミラー回路の出力電流発生側
のトランジスタを多数個接続して多数の出力端子を設け
ることが好適である。
レントミラー回路の基準電流発生側電極との間に、ダイ
オード構成のトランジスタ又は接合型ダイオードを順方
向接続するか、或いは、抵抗を挿入接続することが望ま
しい。また、前記カレントミラー回路の出力電流発生側
のトランジスタを多数個接続して多数の出力端子を設け
ることが好適である。
【００１１】
【作用】本発明に係る定電流回路では、カレントミラー
回路の前段にバイポーラトランジスタからなるエミッタ
ホロワ回路を設けたことにより、そのバイポーラトラン
ジスタのｈFEにより、コレクタ電流に対して、ベース電
流がそのコレクタ電流の１／（１＋ｈFE）倍となって小
さくなる。その結果、抵抗のＲ値を大きくすることな
く、カレントミラー回路の出力電流を微小とすることが
できる。
回路の前段にバイポーラトランジスタからなるエミッタ
ホロワ回路を設けたことにより、そのバイポーラトラン
ジスタのｈFEにより、コレクタ電流に対して、ベース電
流がそのコレクタ電流の１／（１＋ｈFE）倍となって小
さくなる。その結果、抵抗のＲ値を大きくすることな
く、カレントミラー回路の出力電流を微小とすることが
できる。
【００１２】また、エミッタホロワ回路のベースとカレ
ントミラー回路の基準電流発生側電極との間に、ダイオ
ード構成のトランジスタ又は接合型ダイオードを順方向
接続するか、或いは、抵抗を挿入接続すれば、抵抗のＲ
値を小さくすることも可能である。更に、カレントミラ
ー回路の出力電流発生側のトランジスタを多数個接続す
るだけで多数の出力端子を設けることができる。
ントミラー回路の基準電流発生側電極との間に、ダイオ
ード構成のトランジスタ又は接合型ダイオードを順方向
接続するか、或いは、抵抗を挿入接続すれば、抵抗のＲ
値を小さくすることも可能である。更に、カレントミラ
ー回路の出力電流発生側のトランジスタを多数個接続す
るだけで多数の出力端子を設けることができる。
【００１３】
【実施例】本発明に係る定電流回路の実施例を図１及び
図２に示して説明する。
図２に示して説明する。
【００１４】図１に示す実施例の定電流回路は、二つの
ＰチャネルＭＯＳトランジスタ２１，２２からなるカレ
ントミラー回路２３と電流設定用抵抗２４との回路構成
に加えて、カレントミラー回路２３の前段にＮＰＮバイ
ポーラトランジスタ２５からなるエミッタホロワ回路２
６を設けたものである。具体的には、従来と同様、カレ
ントミラー回路２３のＭＯＳトランジスタ２１，２２の
基準電極であるソースを電源端子２７に接続すると共に
ゲート同士を共通接続し、ダイオードを形成する一方の
ＭＯＳトランジスタ２１の基準電流発生側電極であるド
レインと接地端子２８との間に電流設定用抵抗２４を挿
入接続する。そして、バイポーラトランジスタ２５のコ
レクタをＭＯＳトランジスタ２１のソースに接続すると
共に、そのエミッタを電流設定用抵抗２４に接続し、ベ
ースを一方のＭＯＳトランジスタ２１のドレインに接続
する。また、カレントミラー回路２３の出力電流発生
側、即ち、他方のＭＯＳトランジスタ２２に多数のＭＯ
Ｓトランジスタ２９を並列接続することにより、多数の
出力端子３０を設ける。
ＰチャネルＭＯＳトランジスタ２１，２２からなるカレ
ントミラー回路２３と電流設定用抵抗２４との回路構成
に加えて、カレントミラー回路２３の前段にＮＰＮバイ
ポーラトランジスタ２５からなるエミッタホロワ回路２
６を設けたものである。具体的には、従来と同様、カレ
ントミラー回路２３のＭＯＳトランジスタ２１，２２の
基準電極であるソースを電源端子２７に接続すると共に
ゲート同士を共通接続し、ダイオードを形成する一方の
ＭＯＳトランジスタ２１の基準電流発生側電極であるド
レインと接地端子２８との間に電流設定用抵抗２４を挿
入接続する。そして、バイポーラトランジスタ２５のコ
レクタをＭＯＳトランジスタ２１のソースに接続すると
共に、そのエミッタを電流設定用抵抗２４に接続し、ベ
ースを一方のＭＯＳトランジスタ２１のドレインに接続
する。また、カレントミラー回路２３の出力電流発生
側、即ち、他方のＭＯＳトランジスタ２２に多数のＭＯ
Ｓトランジスタ２９を並列接続することにより、多数の
出力端子３０を設ける。
【００１５】この定電流回路では、バイポーラトランジ
スタ２５のベース電位は、電源電圧ＶCCからカレントミ
ラー回路２３の一方のＭＯＳトランジスタ２１の閾値Ｖ
T を引いた電圧となり、電流設定用抵抗２４の両端電圧
は、更に、バイポーラトランジスタ２５のベース・エミ
ッタ間電圧ＶBEを引いた電圧となり、その電流設定用抵
抗２４に流れる次式の基準電流Ｉ1 が流れる。
スタ２５のベース電位は、電源電圧ＶCCからカレントミ
ラー回路２３の一方のＭＯＳトランジスタ２１の閾値Ｖ
T を引いた電圧となり、電流設定用抵抗２４の両端電圧
は、更に、バイポーラトランジスタ２５のベース・エミ
ッタ間電圧ＶBEを引いた電圧となり、その電流設定用抵
抗２４に流れる次式の基準電流Ｉ1 が流れる。
【００１６】Ｉ1≒（ＶCC−ＶT−ＶBE）／Ｒ 基準電流Ｉ1 はバイポーラトランジスタ２５の電流増幅
率をｈFEとすると、１／（１＋ｈFE）となり、バイポー
ラトランジスタ２５のベース電流ＩB は、
率をｈFEとすると、１／（１＋ｈFE）となり、バイポー
ラトランジスタ２５のベース電流ＩB は、
【００１７】ＩB＝Ｉ1／（１＋ｈFE） となる。このベース電流ＩB は、ＭＯＳトランジスタ２
１，２２からなるカレントミラー回路２３の分流比で分
流され、その分流比をｋとすると、他方のＭＯＳトラン
ジスタ２２のドレインが接続された出力端子３０から取
り出される出力電流ＩO は、
１，２２からなるカレントミラー回路２３の分流比で分
流され、その分流比をｋとすると、他方のＭＯＳトラン
ジスタ２２のドレインが接続された出力端子３０から取
り出される出力電流ＩO は、
【００１８】ＩO＝ｋ・Ｉ1／（１＋ｈFE） で与えられる。これにより、微小な出力電流ＩO を得よ
うとする場合でも、電流設定用抵抗２４のＲ値を大きく
することなく、基準電流Ｉ1 の１／（１＋ｈFE）倍の出
力電流ＩO を得ることができる。
うとする場合でも、電流設定用抵抗２４のＲ値を大きく
することなく、基準電流Ｉ1 の１／（１＋ｈFE）倍の出
力電流ＩO を得ることができる。
【００１９】また、図２に示す実施例の定電流回路は、
上述した実施例での回路構成に加えて、エミッタホロワ
回路２６のバイポーラトランジスタ２５のベースとカレ
ントミラー回路２３の一方のＭＯＳトランジスタ２１の
ドレインとの間に、ダイオード構成のＭＯＳトランジス
タ３１を順方向接続したものである。この定電流回路で
は、ＭＯＳトランジスタ２１とＭＯＳトランジスタ３１
とがほぼ同一サイズであるとすると、電流設定用抵抗２
４に流れる基準電流Ｉ1 は、
上述した実施例での回路構成に加えて、エミッタホロワ
回路２６のバイポーラトランジスタ２５のベースとカレ
ントミラー回路２３の一方のＭＯＳトランジスタ２１の
ドレインとの間に、ダイオード構成のＭＯＳトランジス
タ３１を順方向接続したものである。この定電流回路で
は、ＭＯＳトランジスタ２１とＭＯＳトランジスタ３１
とがほぼ同一サイズであるとすると、電流設定用抵抗２
４に流れる基準電流Ｉ1 は、
【００２０】Ｉ1≒（ＶCC−２ＶT−ＶBE）／Ｒ となり、このＭＯＳトランジスタ３１をｎ個接続すれ
ば、基準電流Ｉ1 は、 Ｉ1≒（ＶCC−ｎＶT−ＶBE）／Ｒ となる。このようにすれば、電流設定用抵抗２４のＲ値
を小さくすることが実現容易となる。尚、上述の場合、
ＭＯＳダイオード３１を使用したが、これ以外でも接合
型ダイオードや、抵抗を使用することも可能である。
ば、基準電流Ｉ1 は、 Ｉ1≒（ＶCC−ｎＶT−ＶBE）／Ｒ となる。このようにすれば、電流設定用抵抗２４のＲ値
を小さくすることが実現容易となる。尚、上述の場合、
ＭＯＳダイオード３１を使用したが、これ以外でも接合
型ダイオードや、抵抗を使用することも可能である。
【００２１】図１及び図２に示す実施例の定電流回路で
は、カレントミラー回路２３の他方のＭＯＳトランジス
タ２２に多数のＭＯＳトランジスタ２９を並列接続する
ことにより、多数の出力端子３０を設けることができ、
この場合、必要とする出力端子３０の個数に応じて、Ｍ
ＯＳトランジスタ２９を一つずつ増やしていくだけでよ
いので、定電流回路をＩＣ内部に組み込んだ場合でも、
その定電流回路の占有面積が少なくて済む。
は、カレントミラー回路２３の他方のＭＯＳトランジス
タ２２に多数のＭＯＳトランジスタ２９を並列接続する
ことにより、多数の出力端子３０を設けることができ、
この場合、必要とする出力端子３０の個数に応じて、Ｍ
ＯＳトランジスタ２９を一つずつ増やしていくだけでよ
いので、定電流回路をＩＣ内部に組み込んだ場合でも、
その定電流回路の占有面積が少なくて済む。
【００２２】以上の説明において、バイポーラトランジ
スタ２５をＮＰＮとし、カレントミラー回路２３を構成
するトランジスタとしてＰチャンネルＭＯＳトランジス
タ２１，２２，２９を用いて出力端子３０と接地端子２
８間に負荷を適用するものを例にしたが、トランジスタ
２１，２２，２９，３１はそのままＰＮＰトランジスタ
に変更することができる。
スタ２５をＮＰＮとし、カレントミラー回路２３を構成
するトランジスタとしてＰチャンネルＭＯＳトランジス
タ２１，２２，２９を用いて出力端子３０と接地端子２
８間に負荷を適用するものを例にしたが、トランジスタ
２１，２２，２９，３１はそのままＰＮＰトランジスタ
に変更することができる。
【００２３】また、トランジスタ２１，２２，２５，２
９，３１の極性をかえることにより、出力端子３０と電
源端子２７間に負荷を適用する回路に変更することがで
きる。
９，３１の極性をかえることにより、出力端子３０と電
源端子２７間に負荷を適用する回路に変更することがで
きる。
【００２４】
【発明の効果】本発明に係る定電流回路によれば、カレ
ントミラー回路の前段にバイポーラトランジスタからな
るエミッタホロワ回路を設けたことにより、微小な出力
電流を得るために、抵抗を大きくする必要がなく、定電
流回路を組み込んだＩＣ内部での面積効率を向上させる
ことが可能となる。
ントミラー回路の前段にバイポーラトランジスタからな
るエミッタホロワ回路を設けたことにより、微小な出力
電流を得るために、抵抗を大きくする必要がなく、定電
流回路を組み込んだＩＣ内部での面積効率を向上させる
ことが可能となる。
【００２５】また、エミッタホロワ回路のベースとカレ
ントミラー回路の基準電流発生側電極との間に、ダイオ
ード構成のトランジスタ又は接合型ダイオードを順方向
接続するか、或いは、抵抗を挿入接続すれば、抵抗のＲ
値を小さくでき、ＩＣ内部での面積効率がより一層よく
なる。更に、カレントミラー回路の出力電流発生側のト
ランジスタを多数個接続するだけで多数の出力端子を設
けることができる点でも、面積効率の向上が図れてその
実用的価値は大である。
ントミラー回路の基準電流発生側電極との間に、ダイオ
ード構成のトランジスタ又は接合型ダイオードを順方向
接続するか、或いは、抵抗を挿入接続すれば、抵抗のＲ
値を小さくでき、ＩＣ内部での面積効率がより一層よく
なる。更に、カレントミラー回路の出力電流発生側のト
ランジスタを多数個接続するだけで多数の出力端子を設
けることができる点でも、面積効率の向上が図れてその
実用的価値は大である。
【図１】本発明に係る定電流回路の一実施例を示す回路
図
図
【図２】本発明の他の実施例を示す回路図
【図３】定電流回路の従来例を示す回路図
【図４】定電流回路の他の従来例を示す回路図
【図５】図４の定電流回路の変形例を示す回路図
２１，２２ 〔ＭＯＳ〕トランジスタ ２３ カレントミラー回路 ２４ 電流設定用抵抗 ２５ バイポーラトランジスタ ２６ エミッタホロワ回路 ２９ 〔ＭＯＳ〕トランジスタ ３０ 出力端子 ３１ ダイオード構成の〔ＭＯＳ〕トランジスタ
Claims (4)
- 【請求項１】 二つのトランジスタで構成したカレント
ミラー回路により定電流出力を生成する定電流回路にお
いて、カレントミラー回路の前段にバイポーラトランジ
スタからなるエミッタホロワ回路を設け、カレントミラ
ー回路の基準電極をエミッタホロワ回路のコレクタに接
続し、ダイオードを構成する一方のトランジスタの基準
電流発生側電極にエミッタホロワ回路のベースを接続し
たことを特徴とする定電流回路。 - 【請求項２】 前記エミッタホロワ回路のベースとカレ
ントミラー回路の基準電流発生側電極との間に、ダイオ
ード構成のトランジスタ又は接合型ダイオードを順方向
接続したことを特徴とする請求項１記載の定電流回路。 - 【請求項３】 前記エミッタホロワ回路のベースとカレ
ントミラー回路の基準電流発生側電極との間に抵抗を挿
入接続したことを特徴とする請求項１記載の定電流回
路。 - 【請求項４】 前記カレントミラー回路の出力電流発生
側のトランジスタを多数個接続して多数の出力端子を設
けたことを特徴とする請求項１、２又は３記載の定電流
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5194403A JPH0749722A (ja) | 1993-08-05 | 1993-08-05 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5194403A JPH0749722A (ja) | 1993-08-05 | 1993-08-05 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749722A true JPH0749722A (ja) | 1995-02-21 |
Family
ID=16324026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5194403A Withdrawn JPH0749722A (ja) | 1993-08-05 | 1993-08-05 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749722A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010616A1 (fr) * | 2001-07-23 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Circuit mos integre a miroir de courant |
| JPWO2016009582A1 (ja) * | 2014-07-17 | 2017-04-27 | 富士電機株式会社 | 電圧制御型デバイスの駆動回路 |
-
1993
- 1993-08-05 JP JP5194403A patent/JPH0749722A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010616A1 (fr) * | 2001-07-23 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Circuit mos integre a miroir de courant |
| JPWO2016009582A1 (ja) * | 2014-07-17 | 2017-04-27 | 富士電機株式会社 | 電圧制御型デバイスの駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4315299B2 (ja) | 低電圧演算増幅器とその方法 | |
| JP2891297B2 (ja) | 電圧電流変換回路 | |
| US6563295B2 (en) | Low temperature coefficient reference current generator | |
| JPH08288804A (ja) | 比較器回路 | |
| JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH07152445A (ja) | 電圧発生回路 | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| JPH0749722A (ja) | 定電流回路 | |
| US4994694A (en) | Complementary composite PNP transistor | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP2830578B2 (ja) | 定電流発生回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH03214808A (ja) | 電圧比較回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JPH0212509A (ja) | 定電圧回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| KR810001162B1 (ko) | 트랜지스터 증폭회로 | |
| JP2833053B2 (ja) | トランジスタ回路 | |
| JPH03156513A (ja) | 電流反転回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2645403B2 (ja) | ボルテージホロワ回路 | |
| JPS63178611A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |