JPH01115205A - 最大値出力回路 - Google Patents
最大値出力回路Info
- Publication number
- JPH01115205A JPH01115205A JP62274416A JP27441687A JPH01115205A JP H01115205 A JPH01115205 A JP H01115205A JP 62274416 A JP62274416 A JP 62274416A JP 27441687 A JP27441687 A JP 27441687A JP H01115205 A JPH01115205 A JP H01115205A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- current mirror
- output
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２人力の電流の中から最大値電流を出力する最
大値出力回路に関する。
大値出力回路に関する。
第３図はこの種の最大値出力回路の従来例の回路図であ
る。
る。
本従来例はカレントミラー回路４，５の共通部が正電源
ＶＣＣに接続され、カレントミラー回路４に入力電流ｌ
ｌＮｚが、カレントミラー回路５に入力電流Ｉ工Ｎ２が
それぞれ入力され、カレントミラー回路４．５で電流の
流れる方向が反転されカレントミラー回路４，５の出力
端に接続された抵抗Ｒ１，Ｒ２に電圧が発生する。
ＶＣＣに接続され、カレントミラー回路４に入力電流ｌ
ｌＮｚが、カレントミラー回路５に入力電流Ｉ工Ｎ２が
それぞれ入力され、カレントミラー回路４．５で電流の
流れる方向が反転されカレントミラー回路４，５の出力
端に接続された抵抗Ｒ１，Ｒ２に電圧が発生する。
差動増幅器ＯＰＩ、 ＯＦ２、ダイオードＤＩ、 Ｄ２
、抵抗Ｒ３で構成された加算回路６は抵抗Ｒ１とＲ２の
電圧を入力として、大きい方の電圧を出力するものであ
る。
、抵抗Ｒ３で構成された加算回路６は抵抗Ｒ１とＲ２の
電圧を入力として、大きい方の電圧を出力するものであ
る。
カレントミラー回路４，５のミラー比（入出力電流比）
をそれぞれ１．：１とし、Ｒ１＝ Ｒ２とすると、ＩＩ
Ｎよ〉ｌｌＮ２のとき、ＲＩＩ工Ｎ１）Ｒ２１１Ｎ２と
なるため、ダイオードＤ１がオンし、ダイオードＤ２が
オフし、この回路の出力電圧ｖｏｕＴはＲ１’ＩｘＮ１
となる。
をそれぞれ１．：１とし、Ｒ１＝ Ｒ２とすると、ＩＩ
Ｎよ〉ｌｌＮ２のとき、ＲＩＩ工Ｎ１）Ｒ２１１Ｎ２と
なるため、ダイオードＤ１がオンし、ダイオードＤ２が
オフし、この回路の出力電圧ｖｏｕＴはＲ１’ＩｘＮ１
となる。
ＩＩＮｔ ＜ ｌｌＮｚのとき、ＲｔｒｌＮｉ ＜Ｒ２
ｌｌＮ２となるため、ダイオードＤ１がオフし、ダイオ
ードＤ２がオンし、この回路の出力電圧ｖｏｕＴはＲ２
ｌｌＮ２となる。
ｌｌＮ２となるため、ダイオードＤ１がオフし、ダイオ
ードＤ２がオンし、この回路の出力電圧ｖｏｕＴはＲ２
ｌｌＮ２となる。
すなわち、入力電流エエＮ１とｌｌＮ２の大きい方の電
流（最大値）が電圧に変換されて出力される。
流（最大値）が電圧に変換されて出力される。
上述した従来の最大値出力回路は加算回路６のダイオー
ドの電圧降下（順電圧）を補償するために差動増幅器を
使用する必要があり、本回路を半導体集積回路化する場
合、回路が複雑となり、チップ面積も大きくなるという
欠点がある。
ドの電圧降下（順電圧）を補償するために差動増幅器を
使用する必要があり、本回路を半導体集積回路化する場
合、回路が複雑となり、チップ面積も大きくなるという
欠点がある。
また、差動増幅器は入力電流の有無に無関係に電源電流
を必要とするため、消費電力が大きいという欠点がある
。
を必要とするため、消費電力が大きいという欠点がある
。
本発明の目的は前記問題点を解消した最大値出力回路を
提供することにある。
提供することにある。
本発明は第１の入力端子を第１のカレントミラー回路に
接続し、第２の入力端子を第２のカレントミラー回路に
接続し、前記第１のカレントミラー回路の第１の出力端
を前記第１のカレントミラー回路の極性と反対の第３の
カレントミラー回路に接続し、前記第１のカレントミラ
ー回路の第２の出力端と前記第２のカレントミラー回路
の第２の出力端を加算回路に接続し、前記第２のカレン
トミラー回路の第１の出力端と前記第３のカレントミラ
ー回路の出力端とを差電流検出回路に接続し、前記差電
流検出回路の一方の極性の出力で前記第１のカレントミ
ラー回路の第２の出力端を制御し、前記差電流検出回路
の他方の極性の出力で前記第２のカレントミラー回路の
第２の出力端を制御し、前記加算回路の出力より最大値
を出力するようにしたことを特徴とする最大値出力回路
である。
接続し、第２の入力端子を第２のカレントミラー回路に
接続し、前記第１のカレントミラー回路の第１の出力端
を前記第１のカレントミラー回路の極性と反対の第３の
カレントミラー回路に接続し、前記第１のカレントミラ
ー回路の第２の出力端と前記第２のカレントミラー回路
の第２の出力端を加算回路に接続し、前記第２のカレン
トミラー回路の第１の出力端と前記第３のカレントミラ
ー回路の出力端とを差電流検出回路に接続し、前記差電
流検出回路の一方の極性の出力で前記第１のカレントミ
ラー回路の第２の出力端を制御し、前記差電流検出回路
の他方の極性の出力で前記第２のカレントミラー回路の
第２の出力端を制御し、前記加算回路の出力より最大値
を出力するようにしたことを特徴とする最大値出力回路
である。
Ｃ実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の最大値出力回路の一実施例の回路図で
ある。
ある。
本実施例は第１のカレントミラー回路１と第２のカレン
トミラー回路２の共通部を正電源Ｖｃｃに接続し、第１
の入力端子を第１のカレントミラー回路１に接続し、第
２の入力端子を第２のカレントミラー回路２に接続し、
前記第１のカレントミラー回路１の第１の出力端を前記
第１のカレントミラー回路１の極性と反対の第３のカレ
ントミラー回路３に接続し、前記第１のカレントミラー
回路１の第２の出力端と前記第２のカレントミラー回路
２の第２の出力端を、ダイオードＤｉ、 Ｄ２及び抵抗
５からなる加算回路６に接続し、前記第２のカレントミ
ラー回路２の第１の出力端と前記第３のカレントミラー
回路３の出力端とを差電流検出回路７に接続する。
トミラー回路２の共通部を正電源Ｖｃｃに接続し、第１
の入力端子を第１のカレントミラー回路１に接続し、第
２の入力端子を第２のカレントミラー回路２に接続し、
前記第１のカレントミラー回路１の第１の出力端を前記
第１のカレントミラー回路１の極性と反対の第３のカレ
ントミラー回路３に接続し、前記第１のカレントミラー
回路１の第２の出力端と前記第２のカレントミラー回路
２の第２の出力端を、ダイオードＤｉ、 Ｄ２及び抵抗
５からなる加算回路６に接続し、前記第２のカレントミ
ラー回路２の第１の出力端と前記第３のカレントミラー
回路３の出力端とを差電流検出回路７に接続する。
差電流検出回路７はＰＮＰ トランジスタＱ１とＮＰＮ
トランジスタＱ２のエミッタ相互が接続され、ベースが
基準電圧ＶＲＥＦ （正電源■。Ｃとグランド間の電位
）に接続するように構成され、カレントミラー回路２．
３の出力はトランジスタＱｌ、 Ｑ２のエミッタに共通
に接続される。該差電流検出回路２つの出力端は、抵抗
Ｒ１〜Ｒ４，トランジスタ０３〜Ｑ５で構成される制御
回路に入力され制御回路の出力は第１のカレントミラー
回路１の第２の出力端と第２のカレントミラー回路の第
２の出力端に接続され、かつ加算回路６に接続され、加
算回路６から入力電流の大きい方が電圧に変換されて出
力される。第２図（ａ） 、 （ｂ）は第１図中のカレ
ントミラー回路１，２．３の回路図である。トランジス
タＱ７．Ｑｌｌのコレクタが入力でトランジスタＱ８．
Ｑ９． Ｑ１２のコレクタが出力である。抵抗Ｒ６〜
Ｒ８の比、抵抗Ｒ９，ＲＩＯの比によってミラー比が決
まる。Ｑ６．ＱＩＯはトランジスタである。
トランジスタＱ２のエミッタ相互が接続され、ベースが
基準電圧ＶＲＥＦ （正電源■。Ｃとグランド間の電位
）に接続するように構成され、カレントミラー回路２．
３の出力はトランジスタＱｌ、 Ｑ２のエミッタに共通
に接続される。該差電流検出回路２つの出力端は、抵抗
Ｒ１〜Ｒ４，トランジスタ０３〜Ｑ５で構成される制御
回路に入力され制御回路の出力は第１のカレントミラー
回路１の第２の出力端と第２のカレントミラー回路の第
２の出力端に接続され、かつ加算回路６に接続され、加
算回路６から入力電流の大きい方が電圧に変換されて出
力される。第２図（ａ） 、 （ｂ）は第１図中のカレ
ントミラー回路１，２．３の回路図である。トランジス
タＱ７．Ｑｌｌのコレクタが入力でトランジスタＱ８．
Ｑ９． Ｑ１２のコレクタが出力である。抵抗Ｒ６〜
Ｒ８の比、抵抗Ｒ９，ＲＩＯの比によってミラー比が決
まる。Ｑ６．ＱＩＯはトランジスタである。
次に本実施例の動作を説明する。
カレントミラー回路１，２のミラー比を１：１：１、カ
レントミラー回路３のミラー比を１：１とすると、 ｌｌＮｘ ＞ ｌｌＮ２のとき、カレントミラー回路３
の出力電流がカレントミラー回路２の第２の出力電流よ
り大きいため、差電流検出回路のトランジスタＱ１はオ
ンし、Ｑ２はオフする。差電流検出回路のトランジスタ
Ｑ１の出力電流によりトランジスタＱ３゜Ｑ５はオンす
る。差電流検出回路のトランジスタＱ２には電流が流れ
ないため、トランジスタＱ４はオフしている。
レントミラー回路３のミラー比を１：１とすると、 ｌｌＮｘ ＞ ｌｌＮ２のとき、カレントミラー回路３
の出力電流がカレントミラー回路２の第２の出力電流よ
り大きいため、差電流検出回路のトランジスタＱ１はオ
ンし、Ｑ２はオフする。差電流検出回路のトランジスタ
Ｑ１の出力電流によりトランジスタＱ３゜Ｑ５はオンす
る。差電流検出回路のトランジスタＱ２には電流が流れ
ないため、トランジスタＱ４はオフしている。
カレントミラー回路２の第２の出力電流はトランジスタ
Ｑ５を通ってグランドに流れる。加算回路のダイオード
Ｄ２は、トランジスタＱ５のコレクタがほぼ０（Ｖ）で
あるためオフしており、ダイオードＤ１のみがオンして
いる。したがって、加算回路の出力にはカレントミラー
回路１の第２の出力電流と加算回路の抵抗Ｒ５との積の
電圧（ＩｚＮｔＲ５）が出力される。
Ｑ５を通ってグランドに流れる。加算回路のダイオード
Ｄ２は、トランジスタＱ５のコレクタがほぼ０（Ｖ）で
あるためオフしており、ダイオードＤ１のみがオンして
いる。したがって、加算回路の出力にはカレントミラー
回路１の第２の出力電流と加算回路の抵抗Ｒ５との積の
電圧（ＩｚＮｔＲ５）が出力される。
■工Ｎ１＜１１Ｎ２のとき、カレントミラー回路２の第
２の出力電流が、カレントミラー回路３の出力電流より
大きいため、差電流検出回路のトランジスタＱ２はオン
し、Ｑｌはオフする。差電流検出回路のトランジスタＱ
２の出力電流によりトランジスタＱ４はオンする。差電
流検出回路のトランジスタＱ１には電流が流れないため
トランジスタＱ３． Ｑ５はオフしている。カレントミ
ラー回路１の第２の出力電流はトランジスタＱ４を通っ
てグランドに流れる。
２の出力電流が、カレントミラー回路３の出力電流より
大きいため、差電流検出回路のトランジスタＱ２はオン
し、Ｑｌはオフする。差電流検出回路のトランジスタＱ
２の出力電流によりトランジスタＱ４はオンする。差電
流検出回路のトランジスタＱ１には電流が流れないため
トランジスタＱ３． Ｑ５はオフしている。カレントミ
ラー回路１の第２の出力電流はトランジスタＱ４を通っ
てグランドに流れる。
加算回路６のダイオードＤ１はトランジスタＱ４のコレ
クタがほぼＯ（Ｖ）であるためオフしており、ダイオー
ドＤ２のみがオンしている、したがって、加算回路の出
力には、カレントミラー回路２の第２の出力電流と加算
回路の抵抗Ｒ５との積の電圧（ＩＩＮ２Ｒ５）が出力さ
れる。すなわち、入力電流エエＮ１とＩ工Ｎ、の大きい
方の電流（最大値）が電圧に変換されて出力される。
クタがほぼＯ（Ｖ）であるためオフしており、ダイオー
ドＤ２のみがオンしている、したがって、加算回路の出
力には、カレントミラー回路２の第２の出力電流と加算
回路の抵抗Ｒ５との積の電圧（ＩＩＮ２Ｒ５）が出力さ
れる。すなわち、入力電流エエＮ１とＩ工Ｎ、の大きい
方の電流（最大値）が電圧に変換されて出力される。
以上説明したように本発明は２つの入力電流の差電流で
入力電流を選択することによって、消費電力が少なく回
路が簡単な最大値出力回路を得ることができる効果があ
る。
入力電流を選択することによって、消費電力が少なく回
路が簡単な最大値出力回路を得ることができる効果があ
る。
第１図は本発明の一実施例を示す回路図、第２図（ａ）
、（ｂ）は第１図に示した第１〜第３のカレントミラー
回路を示す回路図、第３図は従来例を示す回路図である
。 １−３・・・カレントミラー回路６・・・加算回路Ｒ１
〜ＲＩＯ・・・抵抗 Ｑｌ、Ｑ４．Ｑ５．Ｑ１０−Ｑｌ２・・・ＮＰＮ トラ
ンジスタＱ２．Ｑ３．Ｑ６〜Ｑ９・・・ＰＮＰ トラン
ジスタＤｌ、０２・・・ダイオード ■工Ｎ１．■
工Ｎ２・・・入力電流ＶＯＵＴ・・・出力電圧
Ｖ。。・・・正電源ＶＲＥＦ・・・基準電圧
、（ｂ）は第１図に示した第１〜第３のカレントミラー
回路を示す回路図、第３図は従来例を示す回路図である
。 １−３・・・カレントミラー回路６・・・加算回路Ｒ１
〜ＲＩＯ・・・抵抗 Ｑｌ、Ｑ４．Ｑ５．Ｑ１０−Ｑｌ２・・・ＮＰＮ トラ
ンジスタＱ２．Ｑ３．Ｑ６〜Ｑ９・・・ＰＮＰ トラン
ジスタＤｌ、０２・・・ダイオード ■工Ｎ１．■
工Ｎ２・・・入力電流ＶＯＵＴ・・・出力電圧
Ｖ。。・・・正電源ＶＲＥＦ・・・基準電圧
Claims (1)
- （１）第１の入力端子を第１のカレントミラー回路に接
続し、第２の入力端子を第２のカレントミラー回路に接
続し、前記第１のカレントミラー回路の第１の出力端を
前記第１のカレントミラー回路の極性と反対の第３のカ
レントミラー回路に接続し、前記第１のカレントミラー
回路の第２の出力端と前記第２のカレントミラー回路の
第２の出力端を加算回路に接続し、前記第２のカレント
ミラー回路の第１の出力端と前記第３のカレントミラー
回路の出力端とを差電流検出回路に接続し、前記差電流
検出回路の一方の極性の出力で前記第１のカレントミラ
ー回路の第２の出力端を制御し、前記差電流検出回路の
他方の極性の出力で前記第２のカレントミラー回路の第
２の出力端を制御し、前記加算回路の出力より最大値を
出力するようにしたことを特徴とする最大値出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274416A JPH01115205A (ja) | 1987-10-29 | 1987-10-29 | 最大値出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274416A JPH01115205A (ja) | 1987-10-29 | 1987-10-29 | 最大値出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01115205A true JPH01115205A (ja) | 1989-05-08 |
| JPH0522275B2 JPH0522275B2 (ja) | 1993-03-29 |
Family
ID=17541368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62274416A Granted JPH01115205A (ja) | 1987-10-29 | 1987-10-29 | 最大値出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01115205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206237A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | 加算器及び電流モード型スイッチングレギュレータ |
| AU2012224159B2 (en) * | 2011-02-28 | 2014-11-06 | Ricoh Company, Ltd. | Toner, and full-color image forming method and full-color image forming apparatus using the toner |
-
1987
- 1987-10-29 JP JP62274416A patent/JPH01115205A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206237A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | 加算器及び電流モード型スイッチングレギュレータ |
| AU2012224159B2 (en) * | 2011-02-28 | 2014-11-06 | Ricoh Company, Ltd. | Toner, and full-color image forming method and full-color image forming apparatus using the toner |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522275B2 (ja) | 1993-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH0480406B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6157111A (ja) | 比較器 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0151207B2 (ja) | ||
| JPS6262605A (ja) | 電圧電流変換回路 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPH03744Y2 (ja) | ||
| JPH02177613A (ja) | レベル変換回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JPS6112108A (ja) | ホール素子信号入力回路 | |
| JPH01115216A (ja) | 出力回路 | |
| JPS6392108A (ja) | バツフア回路 | |
| JPS62104311A (ja) | スイツチ回路 | |
| JPH05327361A (ja) | 演算増幅器 | |
| JPH0244813A (ja) | スイッチング回路 | |
| JPH02199516A (ja) | 定電圧回路 |