JPS6392108A - バツフア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、動作可能な下限電圧より低い電圧を入力電圧
として印加した時該下限電圧に等しいリミント電圧を出
力できる下限電圧リミッタ機能を備えたバッファ回路に
関するものである。

〔従来の技術〕

従来のバッファ回路を第３図に示す、第３図において、
１，２は差動増巾回路１０を構成する第１、第２のＮＰ
Ｎ　トランジスタ、２０はＮＰＮ差動増巾回路の負荷を
構成するＰＮＰミラー回路、３．４は該ミラー回路２０
を構成するＰＮＰ　トランジスタ、５はＮＰＮ差動増巾
回路■０の定電流源、６は本バッファ回路の入力端子、
７は出力端子、Ａはトランジスタ１，２のエミッタ同志
の接続点である。

次に動作について説明する。この回路は、入力端子６に
印加した電圧がそのまま出力端子７に出力されるという
回路である。入力端子６に電圧が印加されると定電流源
５の電流■、がＮＰＮトランジスタ１，２を流れ、Ｐ　
Ｎ　Ｐミラー回路２０に流れる。ここでトランジスタ２
のコレクタ・ペース間が短絡されており、該トランジス
タ２がダイオードとして機能するため電流■Ｉ／２がＮ
ＰＮトランジスター、２、ＰＮＰ　トランジスタ３，４
のそれぞれに流れることになり、入力端子にｖｌの電圧
を印加した場合、Ａ点の電圧を■、とすると Ｖ、　　＝Ｖ、　　＋Ｖ□。

となる。

さらにトランジスタ１．２に流れるエミッタ電流は同じ
であるので、 Ｖ、＝ＶＡ＋Ｖ、Ｅ。

となり、出力電圧を■。とすると Ｖｏ　＝Ｖａ　＋ＶＩＩＥｚ　−ＶＡ　＋ＶｌｌＥｌ　
＝Ｖ＋となる。

〔発明が解決しようとする問題点〕

従来のバッファ回路は以上のように構成されているので
、入力電圧として入力トランジスタ１のＶＳｔ＋　と定
電流源の残り電圧（Ｖｃｅｓ　）の和より低い電圧を印
加した場合には、この回路が働かなくなり、出力電圧が
出力されないという欠点があった。

従って本回路の後段に回路が接続されているとその入力
電圧がフローティングとなり、後段回路が誤動作するこ
とがあるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、入力トランジスタ１の■ｌｌ！１と定電流源
の残り電圧（Ｖｃｔｓ　）との和より低い電圧が印加さ
れた場合には自動的に下限リミッタ電圧を出力電圧とし
て後段に出力できるバッファ回路を得ることを目的とし
たものである。

〔問題点を解決するための手段〕

本発明に係るバッファ回路は電源と出力端子側の差動ト
ランジスタのコレクタ・ベース間に第２の定電流源を接
続したものである。

〔作用〕

本発明のバッファ回路においては、定電流源８を接続す
ることにより、入力トランジスタ１の■Ｉｔｌ　と定電
流源５の残り電圧（■。１．）の和より低い電圧が入力
されても出力側のトランジスタ２及び定電流ａ８からな
るリミッタ回路が働き、リミッタ電圧が外部に出力され
るから、後段の回路に影響をおよぼさない。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図は本発明の一実施例によるバッファ回路を示し、
図において、符号１〜７は第２図に示す従来回路と同じ
ものである。８は電源（ＶＣＣ）と出力端子７間に接続
された第２の定電流源である。

次に動作について説明する。このように構成されたバッ
ファ回路において、入力端子６に（Ｖ　ｍｔｔ＋Ｖｃｔ
ｓ）以下の電圧が印加された場合には、トランジスタ１
はオフするが、出力端子には、定電流源８の電流Ｉ２が
トランジスタ２．電流源５に流れ、出力端子７には次の
電圧が出力される。

Ｖ　６−Ｖ　Ｂ！ｚ　＋　Ｖ　Ｃｔ５ 従って、入力端子に（ＶＩＩＥＩ　＋ｖｃｘｓ　）以下
の電圧が印加されても、リミッタ電圧が出力され、後段
の回路には何ら悪影響を与えないことになる。

さらに、第２図に示すように、Ａ点と定電流源５の間に
抵抗値Ｒ，の抵抗９を接続することにより次式でリミッ
タ電圧が決定される。

■。＝■。２＋Ｉ２　・Ｒ２＋ＶＣＥＳ従って、抵抗９
を設けることにより、その値に応じてリミッタ電圧を自
由に設定出来る。

〔発明の効果〕 以上のように、本発明に係るバッファ回路によれば、出
力端子に定電流源を接続することにより、低電圧を入力
しても動作可能な回路が得られるという効果がある。

【図面の簡単な説明】

第１図、第２図は本発明の実施例によるバッファ回路を
示す図、第３図は従来のバッファ回路の一例を示す図で
ある。 １０・・・差動増巾回路、２０・・・ＰＮＰミラー回路
、１．２・・・ＮＰＮ　トランジスタ、３．４・・・Ｐ
ＮＰトランジスタ、５．８・・・第１．第２の定電流源
、９・・・抵抗。

Claims (2)

【特許請求の範囲】
1. （１）ベースにアナログ入力電圧を受ける第１のＮＰＮ
   トランジスタと、該第１のＮＰＮトランジスタとエミッ
   タ同志が接続された第２のＮＰＮトランジスタとからな
   る差動増幅回路と、 上記第１、第２のＮＰＮトランジスタのコレクタ負荷と
   なるＰＮＰミラー回路と、 上記第１、第２のＮＰＮトランジスタの共通エミッタと
   グランド間に接続された第１の定電流源と、 上記第２のＮＰＮトランジスタのコレクタ及びベースに
   接続された本バッファ回路の出力端子と、電源と上記出
   力端子間に接続された第２の定電流源とを備えたことを
   特徴とするバッファ回路。
2. （２）上記第１の定電流源とグランドまたは上記第１、
   第２のＮＰＮトランジスタの共通エミッタのいずれか一
   方との間にリミッタ電圧設定用の抵抗が挿入されている
   ことを特徴とする特許請求の範囲第１項記載のバッファ
   回路。