JPH0557771B2 - - Google Patents
Info
- Publication number
- JPH0557771B2 JPH0557771B2 JP63242055A JP24205588A JPH0557771B2 JP H0557771 B2 JPH0557771 B2 JP H0557771B2 JP 63242055 A JP63242055 A JP 63242055A JP 24205588 A JP24205588 A JP 24205588A JP H0557771 B2 JPH0557771 B2 JP H0557771B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- emitter
- collector
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路要素としての増幅器として利
用する。
用する。
本発明は、差動増幅回路の信号出力の固定を制
御する回路に関する。
御する回路に関する。
本発明は、差動対をなす一方のトランジスタと
コレクタおよびエミツタが共通に接続され、この
差動対をなすトランジスタの出力信号のレベルを
固定することができるトランジスタを有する差動
増幅回路において、 このトランジスタと特性がほぼ等しいトランジ
スタを差動対をなす他方のトランジスタとコレク
タおよびエミツタを共通に接続し、このトランジ
スタのベースに常時しや断状態となる制御電圧を
与えることにより、 差動対の負荷のバランス状態を保ち、出力信号
に生ずるオフセツトを抑止することができるよう
にしたものである。
コレクタおよびエミツタが共通に接続され、この
差動対をなすトランジスタの出力信号のレベルを
固定することができるトランジスタを有する差動
増幅回路において、 このトランジスタと特性がほぼ等しいトランジ
スタを差動対をなす他方のトランジスタとコレク
タおよびエミツタを共通に接続し、このトランジ
スタのベースに常時しや断状態となる制御電圧を
与えることにより、 差動対の負荷のバランス状態を保ち、出力信号
に生ずるオフセツトを抑止することができるよう
にしたものである。
従来のこの種の差動増幅回路の構成を第２図に
示す。信号出力固定用のトランジスタ３のベース
に入力される信号出力固定用制御信号ｅが論理
「Ｈ」になると、トランジスタ３がオン状態にな
り、出力である信号ｃが論理「Ｌ」に固定され、
信号ｄが論理「Ｈ」に固定される。また、信号出
力固定用制御信号ｅが論理「Ｌ」になると、トラ
ンジスタ３はしや断状態になり、入力である信号
ａおよびｂは増幅されて信号ｃおよびｄになつて
出力される。
示す。信号出力固定用のトランジスタ３のベース
に入力される信号出力固定用制御信号ｅが論理
「Ｈ」になると、トランジスタ３がオン状態にな
り、出力である信号ｃが論理「Ｌ」に固定され、
信号ｄが論理「Ｈ」に固定される。また、信号出
力固定用制御信号ｅが論理「Ｌ」になると、トラ
ンジスタ３はしや断状態になり、入力である信号
ａおよびｂは増幅されて信号ｃおよびｄになつて
出力される。
このような従来の差動増幅回路では、信号出力
固定用トランジスタが差動対をなすトランジスタ
の一方とコレクタおよびエミツタを共通にしてい
るので、信号出力固定用トランジスタがしや断し
ているときにその一方のトランジスタに信号出力
固定用のトランジスタのコレクタとエミツタとの
間の寄生容量が負荷され、差動対の負荷のバラン
ス状態が崩れ、信号出力にオフセツトが生じる欠
点がある。
固定用トランジスタが差動対をなすトランジスタ
の一方とコレクタおよびエミツタを共通にしてい
るので、信号出力固定用トランジスタがしや断し
ているときにその一方のトランジスタに信号出力
固定用のトランジスタのコレクタとエミツタとの
間の寄生容量が負荷され、差動対の負荷のバラン
ス状態が崩れ、信号出力にオフセツトが生じる欠
点がある。
本発明はこのような欠点を除去するもので、差
動対をなすトランジスタの負荷のバランス状態を
保つことができる差動増幅回路を提供することを
目的とする。
動対をなすトランジスタの負荷のバランス状態を
保つことができる差動増幅回路を提供することを
目的とする。
本発明は、差動対をなす一方のトランジスタの
エミツタにエミツタが接続され、この一方のトラ
ンジスタのコレクタにコレクタが接続され、ベー
スにこの差動対をなすトランジスタのそれぞれの
出力信号のレベルを固定する制御信号が与えられ
る第一トランジスタを備えた差動増幅回路におい
て、上記差動対をなす他方のトランジスタのエミ
ツタにエミツタが接続され、この他方のトランジ
スタのコレクタにコレクタが接続され、上記第一
トランジスタの特性とほぼ等しい特性を有する第
二トランジスタを備え、この第二のトランジスタ
のベースに常時トランジスタがしや断状態となる
制御電圧が与えられたことを特徴とする。
エミツタにエミツタが接続され、この一方のトラ
ンジスタのコレクタにコレクタが接続され、ベー
スにこの差動対をなすトランジスタのそれぞれの
出力信号のレベルを固定する制御信号が与えられ
る第一トランジスタを備えた差動増幅回路におい
て、上記差動対をなす他方のトランジスタのエミ
ツタにエミツタが接続され、この他方のトランジ
スタのコレクタにコレクタが接続され、上記第一
トランジスタの特性とほぼ等しい特性を有する第
二トランジスタを備え、この第二のトランジスタ
のベースに常時トランジスタがしや断状態となる
制御電圧が与えられたことを特徴とする。
差動対をなすトランジスタの一方に接続された
信号出力固定用のトランジスタにより、この一方
のトランジスタのコレクタとエミツタと間の寄生
容量が負荷されて差動対をなすトランジスタの負
荷のバランスが崩れるが、この発明では、他方の
トランジスタにダミー用のトランジスタを接続し
てあらかじめこのトランジスタの寄生容量を与え
ておく。これによりバランスが保たれ、オフセツ
トの発生を防止することができる。
信号出力固定用のトランジスタにより、この一方
のトランジスタのコレクタとエミツタと間の寄生
容量が負荷されて差動対をなすトランジスタの負
荷のバランスが崩れるが、この発明では、他方の
トランジスタにダミー用のトランジスタを接続し
てあらかじめこのトランジスタの寄生容量を与え
ておく。これによりバランスが保たれ、オフセツ
トの発生を防止することができる。
以下、本発明の一実施例を図面に基づき説明す
る。第１図は、この実施例の構成を示す回路接続
図である。
る。第１図は、この実施例の構成を示す回路接続
図である。
この実施例は、第１図に示すように、差動対を
なすトランジスタ１および２からなる差動増幅回
路の構成素子に加えて、差動対をなす一方のトラ
ンジスタ１のエミツタにエミツタが接続され、こ
のトランジスタ１のコレクタにコレクタが接続さ
れ、ベースにこの差動対をなすトランジスタ１お
よび２のそれぞれの出力信号のレベルを固定する
制御信号が与えられるトランジスタ３と、上記差
動対をなす他方のトランジスタ２のエミツタにエ
ミツタが接続され、このトランジスタ２のコレク
タにコレクタが接続され、トランジスタ３の特性
とほぼ等しい特性を有するトランジスタ４とを備
え、このトランジスタ４のベースにトランジスタ
４を常時しや断状態となる制御電圧が与えられ
る。
なすトランジスタ１および２からなる差動増幅回
路の構成素子に加えて、差動対をなす一方のトラ
ンジスタ１のエミツタにエミツタが接続され、こ
のトランジスタ１のコレクタにコレクタが接続さ
れ、ベースにこの差動対をなすトランジスタ１お
よび２のそれぞれの出力信号のレベルを固定する
制御信号が与えられるトランジスタ３と、上記差
動対をなす他方のトランジスタ２のエミツタにエ
ミツタが接続され、このトランジスタ２のコレク
タにコレクタが接続され、トランジスタ３の特性
とほぼ等しい特性を有するトランジスタ４とを備
え、このトランジスタ４のベースにトランジスタ
４を常時しや断状態となる制御電圧が与えられ
る。
次に、この実施例の動作を第１図を参照して説
明する。信号ａおよびその逆相である信号ｂを差
動対をなすトランジスタ１およびトランジスタ２
のベースにそれぞれ入力し、コレクタ抵抗１２お
よび１３を経て増幅し、信号ｃとその逆相である
信号ｄとを出力する。この差動増幅回路は電源端
子５１とグランド端子５２との間に挿入されて駆
動され、電流源としてエミツタ抵抗１１が用いら
れる。信号出力固定用のトランジスタ３のベース
には信号出力固定用制御信号ｅが入力される。ダ
ミー用のトランジスタ４のベースには抵抗１４と
抵抗１５との比で決まる電圧が与えられ、この電
圧はトランジスタ４が常時しや断状態になるよう
に設定される。信号出力固定用制御信号ｅが論理
「Ｈ」となると、トランジスタ３はオン状態にな
り、信号ｃは論理「Ｌ」に固定され、信号ｄは論
理「Ｈ」に固定される。また、信号出力固定用制
御信号ｅが論理「Ｌ」になると、トランジスタ３
はしや断状態になり、トランジスタ１にトランジ
スタ３のコレクタとエミツタとの間の寄生容量が
負荷されることになるが、トランジスタ２にダミ
ー用のトランジスタ４のコレクタとエミツタとの
間の寄生容量があらかじめ負荷されているので、
差動対をなすトランジスタ１とトランジスタ２と
の負荷は等しくなる。
明する。信号ａおよびその逆相である信号ｂを差
動対をなすトランジスタ１およびトランジスタ２
のベースにそれぞれ入力し、コレクタ抵抗１２お
よび１３を経て増幅し、信号ｃとその逆相である
信号ｄとを出力する。この差動増幅回路は電源端
子５１とグランド端子５２との間に挿入されて駆
動され、電流源としてエミツタ抵抗１１が用いら
れる。信号出力固定用のトランジスタ３のベース
には信号出力固定用制御信号ｅが入力される。ダ
ミー用のトランジスタ４のベースには抵抗１４と
抵抗１５との比で決まる電圧が与えられ、この電
圧はトランジスタ４が常時しや断状態になるよう
に設定される。信号出力固定用制御信号ｅが論理
「Ｈ」となると、トランジスタ３はオン状態にな
り、信号ｃは論理「Ｌ」に固定され、信号ｄは論
理「Ｈ」に固定される。また、信号出力固定用制
御信号ｅが論理「Ｌ」になると、トランジスタ３
はしや断状態になり、トランジスタ１にトランジ
スタ３のコレクタとエミツタとの間の寄生容量が
負荷されることになるが、トランジスタ２にダミ
ー用のトランジスタ４のコレクタとエミツタとの
間の寄生容量があらかじめ負荷されているので、
差動対をなすトランジスタ１とトランジスタ２と
の負荷は等しくなる。
本発明は以上説明したように、差動対の一方の
トランジスタに接続された信号出力固定用トラン
ジスタと特性が等しいトランジスタが常にしや断
されている状態で差動対のもう一方のトランジス
タに接続されているので、差動対の負荷状態が同
じになり、オフセツトが生じない効果がある。
トランジスタに接続された信号出力固定用トラン
ジスタと特性が等しいトランジスタが常にしや断
されている状態で差動対のもう一方のトランジス
タに接続されているので、差動対の負荷状態が同
じになり、オフセツトが生じない効果がある。
第１図は本発明実施例の構成を示す回路接続
図。第２図は従来例の構成を示す回路接続図。 １，２，３，４……トランジスタ、１１……エ
ミツタ抵抗、１２，１３……コレクタ抵抗、１
４，１５……抵抗、５１……電源端子、５２……
グランド端子、５３，５４……入力信号端子、５
５，５６……出力信号端子、５７……制御信号端
子。
図。第２図は従来例の構成を示す回路接続図。 １，２，３，４……トランジスタ、１１……エ
ミツタ抵抗、１２，１３……コレクタ抵抗、１
４，１５……抵抗、５１……電源端子、５２……
グランド端子、５３，５４……入力信号端子、５
５，５６……出力信号端子、５７……制御信号端
子。
１ コレクタが電流源に接続され、ベースが信号
入力端子に接続され、エミツタが抵抗を介して接
地された入力段トランジスタと、コレクタが信号
出力端子に接続され、ベースが上記入力段トラン
ジスタのエミツタに接続され、エミツタが接地さ
れた出力段トランジスタとを含む駆動回路におい
て、 アノード及びカソード端子を有し、当該カソー
ド端子が上記出力段トランジスタのコレクタに接
続された、飽和防止用ダイオードと、 コレクタが上記電流源に接続され、ベースが上
記アノード端子に接続され、エミツタが上記出力
段トランジスタのコレクタに接続された飽和防止
用トランジスタと、 上記アノード端子に接続され、上記アノード端
子上に温度補償された基準電圧を発生する、基準
電圧発生回路と、 を有することを特徴とする駆動回路。 ２ 上記基準電圧発生回路が、 １つの出力端子を有するバンド・ギヤツプ基準
回路と、 アノード及びカソード端子を有し、当該カソー
ド端子が上記基準回路の上記出力端子に接続され
入力端子に接続され、エミツタが抵抗を介して接
地された入力段トランジスタと、コレクタが信号
出力端子に接続され、ベースが上記入力段トラン
ジスタのエミツタに接続され、エミツタが接地さ
れた出力段トランジスタとを含む駆動回路におい
て、 アノード及びカソード端子を有し、当該カソー
ド端子が上記出力段トランジスタのコレクタに接
続された、飽和防止用ダイオードと、 コレクタが上記電流源に接続され、ベースが上
記アノード端子に接続され、エミツタが上記出力
段トランジスタのコレクタに接続された飽和防止
用トランジスタと、 上記アノード端子に接続され、上記アノード端
子上に温度補償された基準電圧を発生する、基準
電圧発生回路と、 を有することを特徴とする駆動回路。 ２ 上記基準電圧発生回路が、 １つの出力端子を有するバンド・ギヤツプ基準
回路と、 アノード及びカソード端子を有し、当該カソー
ド端子が上記基準回路の上記出力端子に接続され
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242055A JPH0287810A (ja) | 1988-09-26 | 1988-09-26 | 差動増幅回路 |
| US07/412,669 US4992757A (en) | 1988-09-26 | 1989-09-26 | Differential amplifying circuit |
| GB8921661A GB2224405B (en) | 1988-09-26 | 1989-09-26 | Differential amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242055A JPH0287810A (ja) | 1988-09-26 | 1988-09-26 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287810A JPH0287810A (ja) | 1990-03-28 |
| JPH0557771B2 true JPH0557771B2 (ja) | 1993-08-24 |
Family
ID=17083608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63242055A Granted JPH0287810A (ja) | 1988-09-26 | 1988-09-26 | 差動増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4992757A (ja) |
| JP (1) | JPH0287810A (ja) |
| GB (1) | GB2224405B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU1726795A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
| AU1841895A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Delay-locked loop |
| EP0829135B1 (en) * | 1995-05-26 | 2002-09-18 | Rambus Inc. | Phase shifting circuit and method for providing a phase shift |
| US5933054A (en) * | 1995-09-19 | 1999-08-03 | Nec Corporation | Bipolar operational transconductance amplifier |
| JP4912535B2 (ja) * | 2001-04-16 | 2012-04-11 | 西川産業株式会社 | クッション体 |
| US6833743B2 (en) * | 2002-10-29 | 2004-12-21 | Gong Gu | Adjustment of a clock duty cycle |
| JP4781744B2 (ja) * | 2005-08-05 | 2011-09-28 | ローム株式会社 | 電源装置及びこれを用いた電気機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4284912A (en) * | 1978-11-09 | 1981-08-18 | Hitachi Denshi K.K. | Switching circuits for differential amplifiers |
| US4491803A (en) * | 1982-11-26 | 1985-01-01 | Tektronix, Inc. | Current-limiting mechanism for a precision differential amplifier |
-
1988
- 1988-09-26 JP JP63242055A patent/JPH0287810A/ja active Granted
-
1989
- 1989-09-26 GB GB8921661A patent/GB2224405B/en not_active Expired - Fee Related
- 1989-09-26 US US07/412,669 patent/US4992757A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2224405B (en) | 1992-12-23 |
| GB8921661D0 (en) | 1989-11-08 |
| GB2224405A (en) | 1990-05-02 |
| JPH0287810A (ja) | 1990-03-28 |
| US4992757A (en) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| JPH0557771B2 (ja) | ||
| JPH08265060A (ja) | 電圧電流変換回路 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| EP0164182B1 (en) | Jfet active load input stage | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| US5736902A (en) | High-gain common-emitter output stage | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH0746764B2 (ja) | 増幅器 | |
| JPH0560688B2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JP2554543B2 (ja) | 電源回路 | |
| JPH0115224Y2 (ja) | ||
| JPS6211528B2 (ja) | ||
| JPS62111520A (ja) | スイツチングアンプ | |
| JPH0326670Y2 (ja) | ||
| JPS63178611A (ja) | 利得制御回路 | |
| JPS6392108A (ja) | バツフア回路 | |
| JPH0549123B2 (ja) | ||
| JPS6354809A (ja) | バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |