JP2008206237A - 加算器及び電流モード型スイッチングレギュレータ - Google Patents
加算器及び電流モード型スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2008206237A JP2008206237A JP2007037222A JP2007037222A JP2008206237A JP 2008206237 A JP2008206237 A JP 2008206237A JP 2007037222 A JP2007037222 A JP 2007037222A JP 2007037222 A JP2007037222 A JP 2007037222A JP 2008206237 A JP2008206237 A JP 2008206237A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- channel transistor
- source
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 9
- 238000009966 trimming Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 241001125929 Trisopterus luscus Species 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】本発明の加算器は、入力電圧に対応した電流を流す第1及び第2VIコンバータと、第1及び第2VIコンバータの出力端子に、一端が共通に接続され、他端が接地され、抵抗値が調整可能な電流加算抵抗とを有し、第1VIコンバータ及び第2VIコンバータが、基準電流を生成する前段VIコンバータと、入力電圧に対応した電流を生成する後段VIコンバータと、リファレンス側の第1の端子に前段VIインバータが接続され、第1の端子に対応する電流を流す第1の出力端子に後段VIインバータを接続した第1カレントミラー回路と、リファレンス側の第2端子に第1の出力端子が接続され、第2端子に流れる電流に対応し第2出力端子からの電流比を調整可能な第2カレントミラー回路とからなり電流加算抵抗の一端の電圧を加算電圧として出力する。
【選択図】図4
Description
この回路において、スイッチ107がオンすることにより、電源からコイル108に電流が流れ、入力電圧Viが、電気エネルギ(すなわち、電荷)としてコイル108に蓄積されるとともに出力コンデンサ112に蓄積される。また、スイッチ107がオフすることにより、出力コンデンサ112に蓄積された電気エネルギが負荷を介して放電される。
したがって、図6の電流モード降圧型スイッチングレギュレータは、コイル108に対して蓄積された電気エネルギが、出力コンデンサ112により平均化(積分)された電圧が負荷に供給される。
I/V回路121は、コイル108に流れる電流を検出し、この電流に対応する電圧を生成し、加算器103の一方の入力端子へ出力する。
I/V回路122は、負荷に流れる電流を検出し、この電流に対応する電圧を生成し、加算器103の他方の入力端子へ出力する。
すなわち、上記補償電圧は、負荷あるいはコイル108に直列に接続した検出器を用いて、各素子に流れる電流を検出し、負荷あるいはコイル108に流れる電流の電流値に比例した値を電圧値に変換して、加算器103により加算されたものである。
しかしながら、従来例においては、加算器103及びこの加算器103に入力される補償ランプ波を生成するスロープ補償回路102を、CMOSにより形成した場合、閾値電圧のバラツキにより、各回路におけるアンプのゲインがバラツキ、チップ毎に補償ランプ波及び加算器102の特性が異なりスイッチングレギュレータの特性が設計値に対して異なってしまう。
ところが、加算器103を含めた各回路をバイポーラやバイCMOSにて形成した場合、CMOSに比較して、プロセスが煩雑となり、かつ微細化ができずチップサイズを縮小できないという欠点がある。
本発明は、このような事情に鑑みてなされたもので、全てCMOS(Complemetary Metal Oxide Semiconductor)で形成でき、従来例に比較して、プロセスを簡易化し、チップサイズを縮小することができる加算器を提供することを目的とする。
本発明の電流モード型スイッチングレギュレータは、スロープ補償の補償ランプ波形を出力するスロープ補償回路と、負荷に供給される電流を検出し、この電流に対応するセンス電圧を生成するカレント検出回路と、前記補償ランプ波形の電圧とセンス電圧とを加算してスロープ補正した補償センス電圧を生成する加算器と、該補償センス電圧により、出力電圧の制御を行う出力電圧制御回路とを有し、前記加算器として、上記いずれかに記載された加算器を用いることを特徴とする。
これにより、本発明によれば、上述した加算器を用いることにより、コイルに流れる電流に対応したセンス電圧と、補償ランプ波形の電圧とをチップ間のバラツキ無く加算することが可能となり、負荷に対応した出力電圧を高速かつ高い精度にて出力することができる電流モード型スイッチングレギュレータを安価に構成することができる。
この図において、本実施形態の電流モード降圧型スイッチングレギュレータは、電流モード降圧型スイッチングレギュレータ用半導体装置1と、電圧変換(本実施形態において降圧)に用いるコイルLと、このコイルLから出力される電圧を平滑する平滑用のコンデンサC2とから構成され、Pチャネル型MOSトランジスタ(以下、Pチャネルトランジスタ)M1がオンし、Nチャネル型MOSトランジスタ(以下、Nチャネルトランジスタ)M2がオフすることにより、端子Pinを介して電源D1から出力端子(CONT端子)を介してコイルLに電流が流れ、電源D1の電圧である入力電圧Vinが、電気エネルギ(すなわち、電荷)としてコイルLに蓄積される。また、PチャネルトランジスタM1がオフし、NチャネルトランジスタM2がオンすることにより、コイルLに蓄積された電気エネルギが放電される。電源D1の出力端子と接地点との間には、コンデンサC1が接続されている。
PチャネルトランジスタM1はソースが端子Pinに接続され、すなわち端子Pinを介して電源D1へソースが接続され、NチャネルトランジスタM2はソースが端子Psに接続され、すなわち端子Psを介して接地されている。他の過電圧保護回路13,エラーアンプ3,スロープ補償回路4,カレントセンス回路5,PWMコンパレータ6,加算器7,発振器8,PWM制御回路9及びオア回路12の各回路は、端子Pinを介して電源D1と接続され、端子Psを介して接地点と接続されている。
PチャネルトランジスタM1は、ドレインがNチャネルトランジスタM2のドレインと、端子CONTにて接続(直列接続)され、コイルLの一端がこの端子CONTに接続され、他端が負荷に(すなわち出力端子Poutに)接続されている。また、PチャネルトランジスタM1はゲートがPWM制御回路9の端子QBに接続され、NチャネルトランジスタM2はゲートがPWM制御回路9の端子Qに接続されている。
ここで、スイッチングレギュレータが出力する出力電圧Voutにおいて、負荷に供給する電圧の目標値である目標電圧は、エラーアンプ3に接続された基準電圧源D2の基準電圧Vrefとして設定されている。すなわち、本実施形態においては、目標電圧の定義は、出力電圧の負荷に対して与える制御目標として設定されている電圧を示している。エラーアンプ3において、基準電圧は、すでに述べたように、分圧回路により出力電圧が分圧された分圧電圧と比較される電圧であり、出力電圧が目標電圧と一致したときにおける分圧電圧が設定される。したがって、この分圧回路にて出力電圧を分圧した分圧電圧が、上記基準電圧を超えた場合、出力電圧が目標電圧を超えたとしている。
カレントセンス回路5は、コイルLに流れる電流の電流値を検出、すなわち負荷容量の変動に対応した電流変動を検出し、センス電圧(コイルに流れる電流値に対応している)S1を生成し、加算器7の入力端子bへ出力する。このセンス電圧は、上記スロープ補償回路4が出力する補償ランプ波の電圧によりスロープ補償(補正)されることとなる。
すなわち、コイルLに流れる電流に対応させて、PチャネルトランジスタM1をオンする期間の調整を行う。したがって、コイルLに流れる電流に対応したセンス電圧が、補償ランプ波の電圧によりスロープ補償され、コイルLに流れる電流(1次情報)により出力電圧が決定されるため、負荷変動に対する制御の応答速度が高速となる。
PWMコンパレータ6は、エラーアンプ3から出力される検出電圧と、加算器7から入力される上記スロープ補償されたセンス電圧の電圧値とを比較し、図2に示すように、補償ランプ波の電圧値が検出電圧が超えた場合、PWM制御信号をHレベルのパルスとして出力する。
PWM制御回路9は、図2に示すように、クロック信号の立ち上がりエッジに同期して、PチャネルトランジスタM1のゲートに出力端子QBを介してLレベルの電圧を印加してオン状態とし、NチャネルトランジスタM2のゲートに出力端子Qを介してLレベルの電圧を印加してオフ状態とする。
また、PWM制御回路9は、PWM制御信号(Hレベルのパルス)の立ち上がりエッジに同期して、PチャネルトランジスタM1のゲートに出力端子QBを介してHレベルの電圧を印加してオフ状態とし、NチャネルトランジスタM2のゲートに出力端子Qを介してHレベルの電圧を印加してオン状態とする。
逆に、ずれる電流をΔIo1>ΔIo2となるよう、すなわち徐々に開始する電流Ioが小さくなるよう制御した場合、変化が徐々に収束して、安定動作となる。
安定動作を行うためには、スロープ補償の上昇線の傾きmはΔio1>Δio2となるように、一般的に、電流モード降圧型スイッチングレギュレータの場合、下記の式にて示す傾きmとする必要がある。
ここで、m2はコイル電流の下降スロープの傾き、すなわち電流減少率であり、
m2=(Vout−Vin)/L
で表される。
また、m1はコイル電流の上昇スロープの傾き、すなわち電流増加率であり、
m1=Vin/L
で表される。
スロープ補償回路4は、上述したmの傾きを有する鋸波形状のスロープ補償の補償ランプ波を、発振器8の出力するクロック信号に同期して出力する。
加算器7は、PチャネルトランジスタM3,M5,M6,M8,M9,M10,M23,M25,M26,M28,M29,M30,M40と、NチャネルトランジスタM4,M7,M24,M27と、抵抗R11,R12,R21,R22,Ra1,Ra2,Rbと、定電流源50,51,52及び53から構成されている。
PチャネルトランジスタM3,NチャネルトランジスタM4及び抵抗R11は前段VIコンバータを構成し、PチャネルトランジスタM6,NチャネルトランジスタM7及び抵抗R12は後段VIコンバータを構成している。ここで、抵抗R11及びR12は同一の抵抗値を有している。
また、PチャネルトランジスタM5及びM8は第1のカレントミラー回路を構成し、PチャネルトランジスタM9及びM10は第2のカレントミラー回路を構成している。
また、PチャネルトランジスタM25及びM28は第3のカレントミラー回路を構成し、PチャネルトランジスタM29及びM30は第4のカレントミラー回路を構成している。
また、上記前段VIコンバータ61及び後段VIコンバータ62と第1及び第2のカレントミラー回路とにより第1のVIコンバータが構成され、上記前段VIコンバータ63及び後段VIコンバータ64と第3及び第4のカレントミラー回路とにより第2のVIコンバータが構成されている。
抵抗Ra1と抵抗Rbとは調整抵抗を形成し、PチャネルトランジスタM40と抵抗Ra2とは検出回路を構成している。
NチャネルトランジスタM4は、ゲートがPチャネルトランジスタM3のソースに接続され、ソースが抵抗R11を介して接地されている。
PチャネルトランジスタM5は、ソースが電源配線に接続され、ゲートとドレインとの接続点(リファレンス側)がNチャネルトランジスタM4のドレインに接続されている。
PチャネルトランジスタM8は、ソースが電源配線に接続され、ゲートがPチャネルトランジスタM5のゲートに接続され、ドレインが出力端子となっている。
NチャネルトランジスタM7は、ゲートがPチャネルトランジスタM6のソースに接続され、ソースが抵抗R12を介して接地されている。
PチャネルトランジスタM9は、ソースが電源配線に接続され、ゲートとドレインとの接続点(リファレンス側)がNチャネルトランジスタM7のドレインに接続されている。
PチャネルトランジスタM10は、ソースが電源配線に接続され、ゲートがPチャネルトランジスタM9のゲートに接続され、ドレインが出力端子となっている。
NチャネルトランジスタM24は、ゲートがPチャネルトランジスタM23のソースに接続され、ソースが抵抗R21を介して接地されている。
PチャネルトランジスタM25は、ソースが電源配線に接続され、ゲートとドレインと(リファレンス側)がNチャネルトランジスタM24のドレインに接続されている。
PチャネルトランジスタM28は、ソースが電源配線に接続され、ゲートがPチャネルトランジスタM25のゲートに接続され、ドレインが出力端子となっている。
NチャネルトランジスタM27は、ゲートがPチャネルトランジスタM26のソースに接続され、ソースが抵抗R22を介して接地されている。
PチャネルトランジスタM29は、ソースが電源配線に接続され、ゲートとドレインと(リファレンス側)がNチャネルトランジスタM7のドレインに接続されている。
PチャネルトランジスタM30は、上記PチャネルトランジスタM10と同様な構成をしており、ソースが電源配線に接続され、ゲートがPチャネルトランジスタM29のゲートに接続され、ドレインが出力端子となっている。
ここで、抵抗Ra1は、一端がPチャネルトランジスタM10及びM30のドレイン(カレントミラー回路の出力端子)に共通に接続されており、他端が抵抗Rbの一端に接続されている。抵抗Rbは、一端が抵抗Ra1に接続されており、他端が接地され、すなわち抵抗Ra1と直列接続され、PチャネルトランジスタM10及びM30のドレインと接地点との間に介挿されている。
ここで、PチャネルトランジスタM40は、PチャネルトランジスタM10と同一のトランジスタサイズ、かつ同一の閾値電圧にて形成されており、ソースが電源配線に接続され、ゲートがPチャネルトランジスタM9のゲートと接続され、ドレインが上記抵抗Ra2を介して接地されている。PチャネルトランジスタM40のドレインと抵抗Ra2との接続点は、テスト端子Ptestに接続され、チップ上の測定用パッドに接続されている。これにより、PチャネルトランジスタM9のゲート及びドレインの接続点の電圧値、すなわち、第2のカレントミラー回路のリファレンス側の端子の電圧(すなわち、第2のカレントミラー回路におけるPチャネルトランジスタM9及びM10のゲートに印加されている電圧値)を、測定用パッドにより検出することができる。
I1=(vi/r12)+(Vgs1/r12)
I2=(Vgs3/r11)
ここで、Vgs3はPチャネルトランジスタM3のゲート−ソース間電圧であり、Vgs1はPチャネルトランジスタM1のゲート−ソース間電圧である。また、r12は抵抗R12の抵抗値であり、r11は抵抗R11の抵抗値であり、 r11=r12である。
Iout1=I1−I2=(vi/r12)+(Vgs1/r12)−(Vgs2/r11)
Iout1=(vi/r12)
となり、Iout1は抵抗R12の抵抗値r12と、入力電圧viとの比によって設定される。これにより、第1のVIコンバータからはセンス電圧S1がVI変換された電流値Iout1の電流が出力される。
そして、第1のVIコンバータ及び第2のVIコンバータから出力される、VI変換された電流Iout1,Iout2各々を加算した電流値Ioutが抵抗Ra1及び抵抗Rbに流れ、電流加算された電圧がスロープ補償されたセンス電圧として、PWMコンパレータ6の非反転入力端子へ出力される。
本実施形態の場合、第1のVIコンバータにおける第2のカレントミラー回路の電圧を検出するため、端子bに対して接地電圧を印加する。これにより、Iout2が「0」となるため、IoutはIout1の成分のみとなり、電流値Iout1に対応した電圧値が出力されているか否かの検出を、測定用パッドにて行う。
このとき、検出回路40は、抵抗Ra2の抵抗値ra2が、抵抗Ra1の抵抗値ra1と同一である。このため、調整するユーザは、複数の異なる電圧を端子aに印加し、この印加した電圧と、この電圧に対応して測定用パッドにて測定された電圧との対応関係から、予め設計した設計値からのずれを検出することができる。
また、第2のVIコンバータも第1のVIコンバータと、レイアウトにおいて近接配置されているため、同一の特性として形成されているため、PチャネルトランジスタM30に対して、PチャネルトランジスタM10と同様なトリミングを行う。
時刻t1において、発振器8がクロック信号をHレベルのパルス信号として出力すると、PWM制御回路9は、出力端子QBをHレベルからLレベルに遷移するとともに、出力端子QをHレベルからLレベルに遷移させる。
これにより、PチャネルトランジスタM1がオン状態となり、NチャネルトランジスタM2がオフ状態となり、電源D1からコイルLに駆動電流が流れることにより、コイルLに電気エネルギが蓄積される。
また、PチャネルトランジスタM12及びPチャネルトランジスタM9は、ゲートにLレベルの制御信号が入力されてオン状態となる。
また、カレントセンス回路5は、コイルLに流れる電流を検出し、この電流値に比例したセンス電圧値S1を出力する。
次に、加算器7は、一方の入力端子aに入力される補償ランプ波の電圧値を、入力端子bから入力される上記センス電圧S1に対して加算し、加算結果をスロープ補償したセンス電圧として、PWMコンパレータ6の反転入力端子に対して出力する。
これにより、PWMコンパレータ6は、エラーアンプ3から入力する検出電圧を、コイルLに流れる電流に対応したセンス電圧S1を、補償ランプ波によりスロープ補償した電圧と比較することとなり、リアルタイムにコイルLに流れる電流値をフィードバックして、PチャネルトランジスタM1のオンしている時間を制御するPWM制御信号を出力することができる。
そして、PWM制御回路9は、PWMコンパレータ6から入力されるPWM制御信号の電圧がLレベルからHレベルとなることにより、出力端子QBから出力する電圧をLレベルからHレベルに遷移させ、出力端子Qから出力する電圧をLレベルからHレベルに遷移させる。これにより、PチャネルトランジスタM1がオフし、一方、NチャネルトランジスタM2がオンし、コイルLに蓄積された電気エネルギが放電される。
これにより、PWMコンパレータ6は、補償ランプ波の電圧がエラーアンプ3の出力電圧に対して低くなると、出力するPWM制御信号の電圧をHレベルからLレベルに遷移させる。
次に、時刻t4において、発振器8がクロック信号を出力し、次の周期が開始され、上述したように、時刻t1から時刻t4の動作が繰り返される。
また、本実施形態においては、降圧型の電流モード型スイッチングレギュレータにより、本発明の加算器を説明したが、本発明の加算器を昇圧型の電流モード型スイッチングレギュレータに用いてもよい。
2…過電圧保護回路
3…エラーアンプ
4…スロープ補償回路
5…カレントセンス回路
6…PWMコンパレータ
7…加算器
8…発振器(OSC)
9…PWM制御回路
50,51,52,53…定電流源
61,63…前段VIコンバータ
62,64…後段VIコンバータ
C1,C2,C3…コンデンサ
M1,M3,M5,M6,M8,M9,M10,M40,M23,M25,M26,M28,M29,M30…Pチャネルトランジスタ
M2,M4,M7,M24,M27,M35…Nチャネルトランジスタ
R1,R2,Ra1,Ra2,Rb,R11,R12,R21,R22…抵抗
Claims (5)
- 入力される複数の電圧をVI変換し、得られた電流を加算し、IV変換して加算結果として出力する加算器であって、
第1の入力電圧の電圧値に対応した第1の電流を流す第1のVIコンバータと、
第2の入力電圧の電圧値に対応した第2の電流を流す第2のVIコンバータと、
前記第1及び第2のVIコンバータの出力端子に、一端が共通に接続され、他端が接地され、抵抗値を調整可能に構成されている電流加算抵抗と
を有し、
前記第1のVIコンバータ及び第2のVIコンバータが
基準電流を生成する前段サブVIコンバータと、
入力電圧に対応した電流を生成する後段VIコンバータと、
リファレンス側の第1の端子に前記前段VIインバータが接続され、第1の端子に対応する電流が流れる第1の出力端子に後段VIインバータが接続された第1のカレントミラー回路と、
リファレンス側の第2の端子に前記第1の出力端子が接続され、該第2の端子に流れる電流に対応し、第2の出力端子から流す電流の比を調整可能な第2のカレントミラー回路と
から構成され、
前記第1及び第2の電流が流れることにより、前記電流加算抵抗の一端に発生する電圧を、第1の入力電圧と第2の入力電圧の加算結果の加算電圧として出力することを特徴とする加算器。 - 前記第1のVIコンバータ及び第2のVIコンバータのいずれかの前記第2の端子の電圧を検出する検出回路を有していることを特徴とする請求項1記載の加算器。
- 前記第1のVIコンバータ及び第2のVIコンバータにおいて、
前記前段VIコンバータが
第1の定電流源がソースに接続され、ゲート及びドレインが接地された第1のPチャネルトランジスタと、
ゲートが該第1のPチャネルトランジスタのソースに接続され、ソースが抵抗を介して接地された第1のNチャネルトランジスタと
から構成され、
前記後段VIインバータが
第2の定電流源がソースに接続され、ゲートに前記入力電圧が印加され、ドレインが接地された第2のPチャネルトランジスタと、
ゲートが該第2のPチャネルトランジスタのソースに接続され、ソースが抵抗を介して接地された第2のNチャネルトランジスタと
から構成され、
第1のカレントミラー回路が
ソースが電源に接続され、ゲートとドレインが前記第1のNチャネルトランジスタのドレインに接続された第3のPチャネルトランジスタと、
ソースが電源に接続されゲートが前記第3のPチャネルトランジスタのゲートに接続され、ドレインが前記第2のNチャネルトランジスタのドレインに接続された第4のPチャネルトランジスタと
から構成され、
前記第2のカレントミラー回路が
ソースが電源に接続され、ゲートとドレインが前記第2のNチャネルトランジスタのドレインに接続された第5のPチャネルトランジスタと、
ソースが電源に接続され、ゲートが前記第5のPチャネルトランジスタのゲートに接続され、ドレインが前記調整抵抗の一端に接続され、電流量が調整可能な第6のPチャネルトランジスタと
から構成されていることを特徴とする請求項1または請求項2に記載の加算器。 - 前記検出回路が、ソースが電源に接続され、ゲートが前記第6のPチャネルトランジスタのゲートに接続され、ソースが抵抗を介して接地されている第7のPチャネルトランジスタから構成されていることを特徴とする請求項2または請求項3に記載の加算器。
- 電流モード型スイッチングレギュレータにおいて、
スロープ補償の補償ランプ波形を出力するスロープ補償回路と、
負荷に供給される電流を検出し、この電流に対応するセンス電圧を生成するカレント検出回路と、
前記補償ランプ波形の電圧とセンス電圧とを加算してスロープ補正した補償センス電圧を生成する加算器と、
該補償センス電圧により、出力電圧の制御を行う出力電圧制御回路と
を有し、
前記加算器として、請求項1から請求項4のいずれかに記載された加算器を用いることを特徴とする電流モード型スイッチングレギュレータ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037222A JP5191671B2 (ja) | 2007-02-17 | 2007-02-17 | 加算器及び電流モード型スイッチングレギュレータ |
US12/070,083 US7615973B2 (en) | 2007-02-17 | 2008-02-15 | Adder and current mode switching regulator |
KR1020080013886A KR101353893B1 (ko) | 2007-02-17 | 2008-02-15 | 가산기 및 전류 모드형 스위칭 레귤레이터 |
TW097105393A TWI427907B (zh) | 2007-02-17 | 2008-02-15 | And the current mode switching regulator |
CN2008100881812A CN101247086B (zh) | 2007-02-17 | 2008-02-15 | 加法器以及电流方式型开关调节器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037222A JP5191671B2 (ja) | 2007-02-17 | 2007-02-17 | 加算器及び電流モード型スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008206237A true JP2008206237A (ja) | 2008-09-04 |
JP5191671B2 JP5191671B2 (ja) | 2013-05-08 |
Family
ID=39783140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007037222A Expired - Fee Related JP5191671B2 (ja) | 2007-02-17 | 2007-02-17 | 加算器及び電流モード型スイッチングレギュレータ |
Country Status (5)
Country | Link |
---|---|
US (1) | US7615973B2 (ja) |
JP (1) | JP5191671B2 (ja) |
KR (1) | KR101353893B1 (ja) |
CN (1) | CN101247086B (ja) |
TW (1) | TWI427907B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9106203B2 (en) | 2008-09-27 | 2015-08-11 | Witricity Corporation | Secure wireless energy transfer in medical applications |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5169333B2 (ja) * | 2008-03-07 | 2013-03-27 | 株式会社リコー | 電流モード制御型スイッチングレギュレータ |
US7714547B2 (en) * | 2008-08-08 | 2010-05-11 | Semtech Corporation | Method and apparatus for constant on-time switch mode converters |
US8358117B1 (en) | 2009-05-14 | 2013-01-22 | Marvell International Ltd. | Hysteretic regulator with output slope detection |
JP2011045220A (ja) * | 2009-08-24 | 2011-03-03 | Panasonic Corp | 端末装置及び供給電流制御方法 |
KR101593605B1 (ko) * | 2009-11-17 | 2016-02-12 | 삼성전자주식회사 | 전원 공급 장치 및 이를 포함한 디스플레이 장치 |
US9001098B2 (en) * | 2009-11-17 | 2015-04-07 | Samsung Electronics Co., Ltd. | Power supply and display apparatus having the same |
US8836304B2 (en) * | 2011-03-16 | 2014-09-16 | Monolithic Power Systems, Inc. | Switching mode power supply with virtual current sensing and associated methods |
EP2518660B1 (en) * | 2011-04-28 | 2018-12-26 | IDT Europe GmbH | Circuit and method for performing arithmetic operations on current signals |
US8970192B2 (en) * | 2011-05-20 | 2015-03-03 | Analog Devices, Inc. | Buck converter with comparator output signal modification circuit |
JP5902401B2 (ja) * | 2011-05-31 | 2016-04-13 | サイプレス セミコンダクター コーポレーション | 電源装置、制御回路、電子機器及び電源の制御方法 |
US8773099B2 (en) | 2011-08-03 | 2014-07-08 | Semtech Corporation | Methods to reduce output voltage ripple in constant on-time DC-DC converters |
JP5738749B2 (ja) * | 2011-12-15 | 2015-06-24 | ルネサスエレクトロニクス株式会社 | Pll回路 |
JP2013162585A (ja) * | 2012-02-02 | 2013-08-19 | Sony Computer Entertainment Inc | Dc/dcコンバータ |
EP3114761A4 (en) * | 2014-03-07 | 2017-11-22 | Nokia Technologies OY | Device and method for current sensing and power supply modulator using the same |
RU2546082C1 (ru) * | 2014-04-30 | 2015-04-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k |
CN104065268B (zh) * | 2014-06-17 | 2017-12-05 | 华为技术有限公司 | 一种片上供电网络 |
CN105245100B (zh) * | 2015-10-28 | 2018-08-03 | 成都芯源系统有限公司 | 升压电路及其控制方法 |
KR102697926B1 (ko) | 2016-08-26 | 2024-08-22 | 삼성전자주식회사 | 스위칭 레귤레이터 및 그것의 제어 회로 |
US10116212B2 (en) * | 2017-03-13 | 2018-10-30 | Dell Products, L.P. | Voltage regulation based on current sensing in MOSFET drain-to-source resistance in on-state RDS(ON) |
US10824214B2 (en) * | 2018-03-05 | 2020-11-03 | Dell Products L.P. | Systems and methods for maximizing multi-phase voltage regulator efficiency using operational modes in which phases operate in fully-enabled mode and light-load mode |
US11742741B2 (en) | 2020-09-08 | 2023-08-29 | Analog Devices International Unlimited Company | Spurious noise reduction by monotonic frequency stepping with compensation of error amplifier's output in peak current mode switching regulator |
US11973424B2 (en) | 2020-09-08 | 2024-04-30 | Analog Devices International Unlimited Company | Spur free switching regulator with self-adaptive cancellation of coil current ripple |
KR20230050777A (ko) * | 2021-10-08 | 2023-04-17 | 매그나칩 반도체 유한회사 | 스위치 제어회로 및 그 제어방법 |
KR20230102650A (ko) | 2021-12-30 | 2023-07-07 | 주식회사 엘엑스세미콘 | 직류-직류 변환기 및 직류-직류 변환기를 포함하는 디스플레이 구동장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01115205A (ja) * | 1987-10-29 | 1989-05-08 | Nec Corp | 最大値出力回路 |
JP2004260876A (ja) * | 2003-02-24 | 2004-09-16 | Seiko Epson Corp | 半導体集積回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002281742A (ja) * | 2001-03-22 | 2002-09-27 | Densei Lambda Kk | カレントモードdc/dcコンバータ |
US6597159B2 (en) * | 2001-08-15 | 2003-07-22 | System General Corp. | Pulse width modulation controller having frequency modulation for power converter |
TWI251976B (en) * | 2004-08-27 | 2006-03-21 | System General Corp | Switching control circuit for primary-side-controlled power converters |
CN100428248C (zh) * | 2004-12-24 | 2008-10-22 | 清华大学 | Cmos功耗平衡延时不敏感加法器用的进位产生电路 |
TWM277178U (en) * | 2005-02-21 | 2005-10-01 | System General Corp | Switching controller having output power limitation and brownout protection |
JP4619822B2 (ja) * | 2005-03-03 | 2011-01-26 | 株式会社リコー | スイッチングレギュレータ及びその電圧制御方法 |
TWM288389U (en) * | 2005-05-12 | 2006-03-01 | System General Corp | Switching control apparatus whith output power compensation |
JP4537265B2 (ja) * | 2005-06-10 | 2010-09-01 | 三菱電機株式会社 | アナログ電圧加算回路 |
-
2007
- 2007-02-17 JP JP2007037222A patent/JP5191671B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-15 US US12/070,083 patent/US7615973B2/en not_active Expired - Fee Related
- 2008-02-15 TW TW097105393A patent/TWI427907B/zh not_active IP Right Cessation
- 2008-02-15 CN CN2008100881812A patent/CN101247086B/zh not_active Expired - Fee Related
- 2008-02-15 KR KR1020080013886A patent/KR101353893B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01115205A (ja) * | 1987-10-29 | 1989-05-08 | Nec Corp | 最大値出力回路 |
JP2004260876A (ja) * | 2003-02-24 | 2004-09-16 | Seiko Epson Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9106203B2 (en) | 2008-09-27 | 2015-08-11 | Witricity Corporation | Secure wireless energy transfer in medical applications |
Also Published As
Publication number | Publication date |
---|---|
US20080203988A1 (en) | 2008-08-28 |
US7615973B2 (en) | 2009-11-10 |
TWI427907B (zh) | 2014-02-21 |
KR101353893B1 (ko) | 2014-01-20 |
TW200843305A (en) | 2008-11-01 |
KR20080077049A (ko) | 2008-08-21 |
CN101247086B (zh) | 2013-01-16 |
JP5191671B2 (ja) | 2013-05-08 |
CN101247086A (zh) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191671B2 (ja) | 加算器及び電流モード型スイッチングレギュレータ | |
KR101353646B1 (ko) | 전류 검출 회로 및 전류 모드형 스위칭 레귤레이터 | |
JP4971086B2 (ja) | スイッチングレギュレータ及びそのパルス幅制限値調整方法 | |
CN109687688B (zh) | 通过输入电压和输入电流感测来切换电压调节器的感测网络失配补偿 | |
US7915878B2 (en) | Switching regulator and method of converting DC voltage | |
US7436163B2 (en) | DC-DC converter | |
US8004349B2 (en) | Power supply unit | |
JP4541358B2 (ja) | 電源装置 | |
US20110068762A1 (en) | Current sensing circuit and switching regulator including the same | |
US8860391B2 (en) | DC-DC converter, and power supply circuit having DC-DC converter | |
JP2009303317A (ja) | 基準電圧発生回路及びその基準電圧発生回路を備えたdc−dcコンバータ | |
JP5375226B2 (ja) | 同期整流型スイッチングレギュレータ及びその動作制御方法 | |
CN111788767A (zh) | 用于创建稳定接通时间的计时器 | |
US7859242B2 (en) | DC-DC Converter | |
TW202343952A (zh) | 下降電壓產生電路、開關電源及下降電壓產生方法 | |
JP2005261102A (ja) | スイッチングレギュレータ | |
TW201909535A (zh) | 開關調節器 | |
JP2010142060A (ja) | 電源回路及びその動作制御方法 | |
JP5895338B2 (ja) | 電源の制御回路、電子機器、および電源の制御方法 | |
Bakr et al. | A low voltage CMOS low drop-out voltage regulator | |
JP2007020298A (ja) | 誘導性負荷電流制御回路 | |
JP2008209252A (ja) | 半導体装置の測定方法 | |
JP2011030360A (ja) | 過電流検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5191671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |