JP2004260876A

JP2004260876A - 半導体集積回路

Info

Publication number: JP2004260876A
Application number: JP2003046030A
Authority: JP
Inventors: Tatsuo Nishimaki; 辰夫西牧
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-02-24
Filing date: 2003-02-24
Publication date: 2004-09-16

Abstract

【課題】出力電位が急激に変動したときに、出力電位を早く収束させることができる半導体集積回路を提供する。
【解決手段】スイッチングレギュレータ４の出力電位のレベルを入力電位のレベルにシフトして出力する電位レベルシフト回路１０と、電位レベルシフト回路１０の出力電位と入力電位との差に基づく積分補償を行う積分回路２０と、電位レベルシフト回路１０の出力電位と入力電位との差に基づく微分補償を行う微分回路３０と、積分回路２０の出力電位と微分回路３０の出力電位を加算した電位をＰＷＭ信号生成回路３に出力する出力回路４０とを具備する。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチングレギュレータ及びスイッチングレギュレータにＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号を出力するＰＷＭ信号生成回路を有する電源回路に用いる半導体集積回路に関する。
【０００２】
【従来の技術】
携帯電話装置等において、所定の電位を安定して出力する電源回路が用いられている。
このような電源回路は、一般に、エラーアンプ、ＰＷＭ信号生成回路、及び、スイッチングレギュレータを用いて構成されている。
【０００３】
従来のエラーアンプは、積分回路を有し、スイッチングレギュレータの出力電位と入力電位の電位差に基づく位相遅れ補償又は積分補償を行っていたため、急激な負荷変動により出力電位が急激に変動したときに、出力電位を早く収束させることができなかった。
【０００４】
ところで、制御工学、特に、ＰＩＤ制御を扱う古典制御と呼ばれている分野においては、一般に、位相進み補償又は微分補償を行うと、制御系の応答を早くすることができ、出力信号を早く収束させることができることが知られている（例えば、非特許文献１及び非特許文献２参照）。
【０００５】
【非特許文献１】
伊藤正美著「自動制御概論〔上〕」昭晃堂、昭和５８年２月２８日、ｐ．１９７−１９９
【非特許文献２】
細江繁幸著「システムと制御」オーム社、平成９年３月２５日、ｐ．７４−７７
【０００６】
しかしながら、エラーアンプ、ＰＷＭ信号生成回路、及び、スイッチングレギュレータを有する電源回路においては、位相進み補償又は微分補償は行われていなかった。
【０００７】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、スイッチングレギュレータ及びスイッチングレギュレータにＰＷＭ信号を出力するＰＷＭ信号生成回路を有する電源回路に用いる半導体集積回路であって、出力電位が急激に変動したときに、出力電位を早く収束させることができる半導体集積回路を提供することを第１の目的とする。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、スイッチングレギュレータ及びスイッチングレギュレータにＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号を出力するＰＷＭ信号生成回路を有する電源回路に用いる半導体集積回路であって、スイッチングレギュレータの出力電位のレベルをシフトして出力する第１の回路と、第１の回路の出力電位と所定の電位との差に基づいて積分補償又は位相遅れ補償を行う第２の回路と、第１の回路の出力電位と所定の電位との差に基づいて微分補償又は位相進み補償を行う第３の回路と、第２の回路の出力電位と第３の回路の出力電位を加算した電位を前記ＰＷＭ信号生成回路に出力する第４の回路とを具備する。
【０００９】
ここで、ＰＷＭ信号生成回路を更に具備することとしても良い。
【００１０】
上記の構成によれば、電源回路の出力電位が急激に変動したときに、出力電位を早く収束させることができる。
【００１１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図１に、本発明の一実施形態に係る半導体集積回路を用いた電源回路の構成を示す。図１に示すように、電源回路１は、本発明の一実施形態としてのエラーアンプ２と、ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号生成回路３と、同期整流型スイッチングレギュレータ４とを具備しており、入力電位Ｖ_ＲＥＦに応じた出力電位Ｖ_ＯＵＴを負荷回路に供給する。
【００１２】
同期整流型スイッチングレギュレータ４は、Ｐチャネル型トランジスタＱＰ１と、Ｎチャネル型トランジスタＱＮ１と、コイルＬ１と、コンデンサＣ１とを具備している。
トランジスタＱＰ１及びＱＮ１は、高電位側の第１の電源電位Ｖ_ＩＮと低電位側の第２の電源電位Ｖ_ＳＳとの間に直列に接続されている。トランジスタＱＰ１及びＱＮ１の接続点と電源電位Ｖ_ＳＳとの間には、コイルＬ１及びコンデンサＣ１が直列に接続されており、コイルＬ１及びコンデンサＣ１の接続点の電位が出力電位Ｖ_ＯＵＴとなる。
【００１３】
出力電位Ｖ_ＯＵＴは、エラーアンプ２にフィードバック入力され、エラーアンプ２は、入力電位Ｖ_ＲＥＦ及び出力電位Ｖ_ＯＵＴに応じた電位Ｖ_ＢＩＡＳをＰＷＭ信号生成回路３に出力する。ＰＷＭ信号生成回路３は、電位Ｖ_ＢＩＡＳに応じたパルス幅を有するＰＷＭ信号ＳＨ及びＳＬを生成し、トランジスタＱＰ１及びＱＮ１に供給する。ＰＷＭ信号ＳＨ及びＳＬのパルス幅に応じて、トランジスタＱＰ１及びＱＮ１がオン、オフされ、所望の出力電位Ｖ_ＯＵＴを得ることができる。
【００１４】
図２は、本発明の一実施形態としてのエラーアンプ２の回路構成を示す図である。図２に示すように、エラーアンプ２は、電位レベルシフト回路１０と、積分回路２０と、微分回路３０と、出力回路４０とを具備する。
電位レベルシフト回路１０は、例えば、出力電位Ｖ_ＯＵＴが３．３Ｖ程度であり且つ入力電位Ｖ_ＲＥＦが１．５Ｖ程度である場合に、出力電位Ｖ_ＯＵＴを１．５Ｖ程度の電位にシフトするための回路である。図２に示すように、電位レベルシフト回路１０は、出力電位Ｖ_ＯＵＴと電源電位Ｖ_ＳＳとの間に直列に接続された抵抗Ｒ１及びＲ２を具備しており、出力電位Ｖ_ＯＵＴを抵抗分割した電位Ｖ_１０を出力する。
【００１５】
積分回路２０は、抵抗Ｒ３と、コンデンサＣ２と、オペアンプ２１とを具備しており、電位レベルシフト回路１０の出力とオペアンプ２１の反転入力との間には、抵抗Ｒ３が接続され、オペアンプ２１の出力と反転入力との間にはコンデンサＣ２が接続されている。また、オペアンプ２１の非反転入力には、入力電位Ｖ_ＲＥＦが入力される。その結果、積分回路２０は、抵抗Ｒ３の抵抗値をＲ_３、コンデンサＣ２の静電容量をＣ_２とすると、
【数１】

で算出される電位Ｖ_２０を出力する。
【００１６】
微分回路２０は、コンデンサＣ３と、抵抗Ｒ４と、オペアンプ３１とを具備しており、電位レベルシフト回路１０の出力とオペアンプ３１の反転入力との間には、コンデンサＣ３が接続され、オペアンプ３１の出力と反転入力との間には抵抗Ｒ４が接続されている。また、オペアンプ３１の非反転入力には、入力電位Ｖ_ＲＥＦが入力される。その結果、微分回路３０は、コンデンサＣ３の静電容量をＣ_３、抵抗Ｒ４の抵抗値をＲ_４とすると、
【数２】

で算出される電位Ｖ_３０を出力する。
【００１７】
出力回路４０は、Ｐチャネル型トランジスタＱＰ２及びＱＰ３と、Ｎチャネル型トランジスタＱＮ２〜ＱＮ４とを具備する。
トランジスタＱＮ２及びＱＮ３は、並列接続されており、トランジスタＱＮ２及びＱＮ３のソースは、低電位側の電源電位Ｖ_ＳＳに接続されている。トランジスタＱＮ２のゲートは、微分回路３０の出力に接続されており、トランジスタＱＮ３のゲートは、積分回路２０の出力に接続されている。
【００１８】
トランジスタＱＮ２及びＱＮ３のドレインは、トランジスタＱＰ２のドレイン及びゲート並びにトランジスタＱＰ３のゲートに接続されている。トランジスタＱＰ２及びＱＰ３のソースは、高電位側の電源電位Ｖ_ＩＮに接続されている。
トランジスタＱＰ３のドレインは、トランジスタＱＮ４のドレイン及びゲートに接続されており、トランジスタＱＮ４のソースは、低電位側の電源電位Ｖ_ＳＳに接続されている。
なお、トランジスタＱＰ２及びＱＰ３の電気的特性は等しく、トランジスタＱＮ２〜ＱＮ４の電気的特性も等しい。
【００１９】
このように構成された結果、トランジスタＱＮ２を流れる電流とトランジスタＱＮ３を流れる電流を加算した電流がトランジスタＱＰ２を流れ、トランジスタＱＰ２を流れる電流と等しい電流がトランジスタＱＰ３及びトランジスタＱＮ４を流れる。従って、積分回路２０の出力電位Ｖ_２０と微分回路３０の出力電位Ｖ_３０を加算した電位Ｖ_ＢＩＡＳがＰＷＭ信号生成回路３（図１参照）に出力される。
【００２０】
このように、本実施形態によれば、エラーアンプ２が、微分回路３０を具備し、出力電位Ｖ_ＯＵＴと入力電位Ｖ_ＲＥＦとの電位差に対する微分補償を行うので、急激な負荷変動により出力電位Ｖ_ＯＵＴが急激に変動したときであっても、出力電位Ｖ_ＯＵＴを非常に早く収束させることができる。
図３は、電源回路１において急激な負荷変動が生じた場合のシミュレーションを行うことによって得られた出力電位Ｖ_ＯＵＴの変化を示す図である。
【００２１】
図４は、微分回路３０を具備していない従来の電源回路において急激な負荷変動が生じた場合のシミュレーションを行うことによって得られた出力電位Ｖ_ＯＵＴの変化を示す図である。
図３を図４と比較すると、電源回路１においては、出力電位Ｖ_ＯＵＴが非常に早く収束している。
【図面の簡単な説明】
【図１】本実施形態に係るエラーアンプを用いた電源回路を示す図。
【図２】図１のエラーアンプの回路構成を示す図。
【図３】図１のエラーアンプの出力電位を示す図。
【図４】従来のエラーアンプの出力電位を示す図。
【符号の説明】
１電源回路、２エラーアンプ、３ＰＷＭ信号生成回路、４同期整流型スイッチングレギュレータ、１０電位レベルシフト回路、２０積分回路、２１オペアンプ、３０微分回路、３１オペアンプ、４０出力回路、ＱＰ１、ＱＰ２、… Ｐチャネル型トランジスタ、ＱＮ１、ＱＮ２、… Ｎチャネル型トランジスタＣ１、Ｃ２、… コンデンサ、Ｒ１、Ｒ２、… 抵抗、Ｌ１コイル

Claims

スイッチングレギュレータ及び前記スイッチングレギュレータにＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号を出力するＰＷＭ信号生成回路を有する電源回路に用いる半導体集積回路であって、
前記スイッチングレギュレータの出力電位のレベルをシフトして出力する第１の回路と、
前記第１の回路の出力電位と所定の電位との差に基づいて積分補償又は位相遅れ補償を行う第２の回路と、
前記第１の回路の出力電位と前記所定の電位との差に基づいて微分補償又は位相進み補償を行う第３の回路と、
前記第２の回路の出力電位と前記第３の回路の出力電位を加算した電位を前記ＰＷＭ信号生成回路に出力する第４の回路と、
を具備する半導体集積回路。
前記ＰＷＭ信号生成回路を更に具備する請求項１記載の半導体集積回路。