JP2009545915A - 積層バッファ - Google Patents
積層バッファ Download PDFInfo
- Publication number
- JP2009545915A JP2009545915A JP2009522829A JP2009522829A JP2009545915A JP 2009545915 A JP2009545915 A JP 2009545915A JP 2009522829 A JP2009522829 A JP 2009522829A JP 2009522829 A JP2009522829 A JP 2009522829A JP 2009545915 A JP2009545915 A JP 2009545915A
- Authority
- JP
- Japan
- Prior art keywords
- current
- buffers
- circuit
- buffer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 93
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000001105 regulatory effect Effects 0.000 claims 5
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0283—Reducing the number of DC-current paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/24—Indexing scheme relating to amplifiers the supply or bias voltage or current at the source side of a FET being continuously controlled by a controlling signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/456—A scaled replica of a transistor being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5027—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a current mirror output circuit in its source circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5031—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source circuit of the follower being a current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F2203/5036—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a resistor in its source circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
別の観点によれば、方法は、第1のバッファ中を流れてそれにバイアスをかける零入力電流を、第2のバッファ中にも流れてそれにバイアスをかけるようにさせることを含む。
別の観点によれば、回路は、第1および第2のバッファと、第1および第2のバッファの両方中を流れてそれらにバイアスをかける零入力電流の値を決定する手段とを含む。
Claims (20)
- 第1のバッファを通過して流れて、それにバイアスをかける零入力電流が、第2のバッファも通過して流れて、それにバイアスをかけるように構成かつ配設された、前記第1および第2の積層バッファを含み、
前記第1のバッファは、第1の信号源に結合された第1の入力と、第1の負荷に結合された第1の出力とを有し、前記第2のバッファは、第2の信号源に結合された第2の入力と、前記第1の負荷とは異なる第2の負荷に結合された第2の出力とを含む、回路。 - 第1および第2の積層バッファの少なくとも一方が、ソースフォロワを含む、請求項1に記載の回路。
- 第1および第2のバッファのそれぞれが、ソースフォロワを含む、請求項2に記載の回路。
- 第1および第2のバッファの少なくとも一方に結合された、零入力電流の値を決定する電流バイアス要素をさらに含む、請求項1〜3のいずれかに記載の回路。
- 電流バイアス要素が、第1および第2のバッファの間に結合されている、請求項4に記載の回路。
- 電流バイアス要素が、零入力電流がそれを通過して流れるように構成かつ配設された相互コンダクタンス要素を含む、請求項4または5に記載の回路。
- 相互インダクタンス要素が、電流調整トランジスタを含み、該電流調整トランジスタは、零入力電流がその電流電極の間を流れるように配設されている、請求項6に記載の回路。
- 電流バイアス要素が、ダイオード装置と電流源とをさらに含み、該電流源は、前記ダイオード装置の陽極と電流調整トランジスタの制御電極の両方に結合されてそれらに入力電流を供給する、請求項7に記載の回路。
- ダイオード装置の陰極に結合された出力と、第2のバッファの入力に結合された入力とを有する、ダミーバッファをさらに含む、請求項8に記載の回路。
- 第1および第2の負荷が、少なくとも1つのスイッチドキャパシタ回路への入力を含み、該スイッチドキャパシタ回路は、スイッチのクロック同期動作によって、それぞれのキャパシタが第1および第2のバッファの第1および第2の出力に選択的に接続されるように構成かつ配設されている、請求項1〜9のいずれかに記載の回路。
- 第1および第2の信号源の出力を独立に調節するように構成かつ配設された制御回路をさらに含む、請求項1〜10に記載の回路。
- 第1および第2の信号源が、第1および第2の入力にDC信号を供給するように構成されている、請求項1〜11のいずれかに記載の回路。
- 第1および第2の信号源が、第1および第2の入力に、時間の関数として変化する信号を供給するように構成されている、請求項1〜11のいずれかに記載の回路。
- (a)第1のバッファを通過して流れて、それにバイアスをかける零入力電流を、第2のバッファも通過させて、それにバイアスをかけさせるステップ;
(b)前記第1および第2のバッファの入力において、それぞれの入力信号を受け取るステップ;および
(c)前記第1および第2のバッファの出力からのバッファリングされた出力信号を、それぞれの負荷に供給するステップを含む、方法。 - 第1および第2のバッファの少なくとも一方が、ソースフォロワを含む、請求項14に記載の方法。
- 第1および第2のバッファのそれぞれが、ソースフォロワを含む、請求項15に記載の方法。
- ステップ(a)が、第1および第2のバッファの少なくとも一方に結合された電流調整トランジスタを用いて、零入力電流が、前記電流調整トランジスタの電流電極の間を流れるように、前記零入力電流を調整することを含む、請求項14〜16のいずれかに記載の方法。
- ステップ(a)が、零入力電流が電流源によって生成される電流を実質的に鏡像反映するように、電流調整トランジスタに前記零入力電流を調整させるステップをさらに含む、請求項17に記載の方法。
- 第1および第2のバッファの出力からのバッファリングされた出力信号を、少なくとも1つのスイッチドキャパシタ回路の入力に供給するステップであって、前記少なくとも1つのスイッチドキャパシタ回路は、クロック同期されたスイッチの動作によって、それぞれのキャパシタが第1および第2のバッファの出力に選択的に接続されるように構成かつ配設される、前記ステップをさらに含む、請求項14〜18のいずれかに記載の方法。
- 第1の信号源に結合された第1の入力と、第1の負荷に結合された第1の出力とを有する、第1のバッファ;
第2の信号源に結合された第2の入力と、前記第1の負荷と異なる第2の負荷に結合された第2の出力とを有する、第2のバッファ;および
前記第1のバッファおよび前記第2のバッファの両方を通過して流れて、それにバイアスをかける零入力電流の値を決定する手段を含む、回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/498,994 US7821296B2 (en) | 2006-08-04 | 2006-08-04 | Stacked buffers |
US11/498,994 | 2006-08-04 | ||
PCT/US2007/017058 WO2008019009A1 (en) | 2006-08-04 | 2007-07-31 | Stacked buffers |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009545915A true JP2009545915A (ja) | 2009-12-24 |
JP2009545915A5 JP2009545915A5 (ja) | 2010-07-08 |
JP5309027B2 JP5309027B2 (ja) | 2013-10-09 |
Family
ID=38895695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009522829A Expired - Fee Related JP5309027B2 (ja) | 2006-08-04 | 2007-07-31 | 積層バッファ |
Country Status (5)
Country | Link |
---|---|
US (1) | US7821296B2 (ja) |
EP (1) | EP2047593B1 (ja) |
JP (1) | JP5309027B2 (ja) |
CN (1) | CN101501986B (ja) |
WO (1) | WO2008019009A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2136306B1 (en) * | 2000-08-23 | 2013-03-20 | Gracenote, Inc. | Method and system for obtaining information |
US8598854B2 (en) * | 2009-10-20 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | LDO regulators for integrated applications |
EP2372140B1 (en) * | 2010-03-25 | 2012-12-12 | Continental Automotive GmbH | Coupling device |
US9397682B2 (en) | 2014-04-25 | 2016-07-19 | Analog Devices, Inc. | Reference buffer with wide trim range |
CN104579296B (zh) * | 2014-12-30 | 2018-06-05 | 天津大学 | 基于悬浮电流源增益自举反相器的开关电容积分器 |
CN105183061B (zh) * | 2015-07-30 | 2017-08-04 | 中国电子科技集团公司第五十八研究所 | 一种电压缓冲器电路 |
CN105867517B (zh) * | 2016-04-18 | 2018-01-05 | 中国电子科技集团公司第五十八研究所 | 一种高精度、输出电压可调的参考电压产生电路 |
CN111431517B (zh) * | 2020-05-07 | 2022-04-22 | 西安交通大学 | 内嵌输入缓冲器的超高速自举开关电路 |
US11588474B2 (en) | 2021-06-15 | 2023-02-21 | International Business Machines Corporation | Low powered clock driving |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209211A (ja) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | 容量結合回路 |
JPH03289802A (ja) * | 1990-04-06 | 1991-12-19 | Nippon Telegr & Teleph Corp <Ntt> | 電子回路 |
JPH0537245A (ja) * | 1991-08-02 | 1993-02-12 | Nippon Telegr & Teleph Corp <Ntt> | 電子回路 |
JPH0897641A (ja) * | 1994-09-27 | 1996-04-12 | Fujitsu Ltd | 高周波モジュール |
JP2002064337A (ja) * | 2000-06-05 | 2002-02-28 | Teac Corp | 増幅回路 |
JP2004004241A (ja) * | 2002-05-31 | 2004-01-08 | Sony Corp | アナログバッファ回路、表示装置および携帯端末 |
JP2006066984A (ja) * | 2004-08-24 | 2006-03-09 | Mitsumi Electric Co Ltd | 出力回路及び半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4728903A (en) * | 1986-05-02 | 1988-03-01 | Reiffin Martin G | Class A high-fidelity amplifier |
US5323158A (en) * | 1993-04-06 | 1994-06-21 | Analog Devices, Inc. | Switched capacitor one-bit digital-to-analog converter |
US5479130A (en) * | 1994-02-15 | 1995-12-26 | Analog Devices, Inc. | Auto-zero switched-capacitor integrator |
JP3152867B2 (ja) * | 1995-08-25 | 2001-04-03 | 株式会社東芝 | レベルシフト半導体装置 |
US5838191A (en) * | 1997-02-21 | 1998-11-17 | National Semiconductor Corporation | Bias circuit for switched capacitor applications |
US5926049A (en) * | 1997-04-11 | 1999-07-20 | Level One Communications, Inc. | Low power CMOS line driver with dynamic biasing |
US6040793A (en) * | 1998-03-18 | 2000-03-21 | Analog Devices, Inc. | Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection |
JP2001284991A (ja) * | 2000-03-31 | 2001-10-12 | Sumitomo Electric Ind Ltd | ソースフォロア回路、レーザ駆動装置、半導体レーザ装置、電流電圧変換回路および受光回路 |
JP3638121B2 (ja) * | 2000-10-19 | 2005-04-13 | シャープ株式会社 | データ信号線駆動回路およびそれを備える画像表示装置 |
US6388499B1 (en) * | 2001-01-19 | 2002-05-14 | Integrated Device Technology, Inc. | Level-shifting signal buffers that support higher voltage power supplies using lower voltage MOS technology |
US7002401B2 (en) * | 2003-01-30 | 2006-02-21 | Sandisk Corporation | Voltage buffer for capacitive loads |
WO2004102628A2 (en) * | 2003-05-08 | 2004-11-25 | The Trustees Of Columbia University In The City Of New York | Examiner |
US6768369B1 (en) * | 2003-05-30 | 2004-07-27 | Intel Corporation | Threshold voltage compensation |
US7026802B2 (en) * | 2003-12-23 | 2006-04-11 | Cypress Semiconductor Corporation | Replica biased voltage regulator |
US7327166B2 (en) * | 2005-08-18 | 2008-02-05 | Texas Intruments Incorporated | Reference buffer with improved drift |
-
2006
- 2006-08-04 US US11/498,994 patent/US7821296B2/en active Active
-
2007
- 2007-07-31 WO PCT/US2007/017058 patent/WO2008019009A1/en active Application Filing
- 2007-07-31 JP JP2009522829A patent/JP5309027B2/ja not_active Expired - Fee Related
- 2007-07-31 EP EP07810915.4A patent/EP2047593B1/en not_active Expired - Fee Related
- 2007-07-31 CN CN2007800291433A patent/CN101501986B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209211A (ja) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | 容量結合回路 |
JPH03289802A (ja) * | 1990-04-06 | 1991-12-19 | Nippon Telegr & Teleph Corp <Ntt> | 電子回路 |
JPH0537245A (ja) * | 1991-08-02 | 1993-02-12 | Nippon Telegr & Teleph Corp <Ntt> | 電子回路 |
JPH0897641A (ja) * | 1994-09-27 | 1996-04-12 | Fujitsu Ltd | 高周波モジュール |
JP2002064337A (ja) * | 2000-06-05 | 2002-02-28 | Teac Corp | 増幅回路 |
JP2004004241A (ja) * | 2002-05-31 | 2004-01-08 | Sony Corp | アナログバッファ回路、表示装置および携帯端末 |
JP2006066984A (ja) * | 2004-08-24 | 2006-03-09 | Mitsumi Electric Co Ltd | 出力回路及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2047593A1 (en) | 2009-04-15 |
US7821296B2 (en) | 2010-10-26 |
EP2047593B1 (en) | 2014-07-02 |
JP5309027B2 (ja) | 2013-10-09 |
WO2008019009A1 (en) | 2008-02-14 |
CN101501986A (zh) | 2009-08-05 |
US20080030233A1 (en) | 2008-02-07 |
CN101501986B (zh) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309027B2 (ja) | 積層バッファ | |
JP4834347B2 (ja) | 定電流回路 | |
JP5394968B2 (ja) | 差動増幅回路 | |
JP2009094571A (ja) | 半導体集積回路 | |
JP2006229954A (ja) | ヒステリシス特性を有するコンパレータ | |
US7495510B2 (en) | Current source circuit and differential amplifier | |
JP2007116568A (ja) | 差動増幅器 | |
US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
JP2008288900A (ja) | 差動増幅器 | |
JP5262718B2 (ja) | バイアス回路 | |
US10574200B2 (en) | Transconductance amplifier | |
US7629834B2 (en) | Limiter circuit | |
JP2005018783A (ja) | 一定の基準電流を発生させるための電流源 | |
EP1895656A2 (en) | High gain, high speed comparator operable at low current | |
JP2013192110A (ja) | バイアス電圧生成回路及び差動回路 | |
TWI566518B (zh) | 放大器及其放大方法 | |
JP2006203762A (ja) | フリップフロップ回路および半導体装置 | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP6949463B2 (ja) | シングル差動変換回路 | |
Ramirez-Angulo et al. | Compact implementation of high-performance CMOS current mirror | |
US6525602B1 (en) | Input stage for a buffer with negative feed-back | |
JP2007180796A (ja) | 差動増幅回路 | |
JP2023505464A (ja) | マルチチャネルマルチプレクサ | |
KR100863529B1 (ko) | 연산 증폭기 회로 | |
JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |