本発明は、カスコード接続されたトランジスタを有する半導体集積回路に関する。
カスコード接続されたトランジスタを有する増幅器や定電流発生回路などは、出力インピーダンスを高くできるので、電源電圧変動に対する特性変動を低減できる。また、増幅器として使用すると出力側から入力側への帰還を低減できるので高周波特性が向上する。このためカスコード接続されたトランジスタを有する増幅器や定電流発生回路は、各種分野に多用される(例えば、特許文献1参照。)
近年、半導体集積回路の微細化、高集積度化、低消費電力化の進展に伴い、低電圧で動作する増幅器や定電流発生回路が求められている。ところが、特許文献1などに記載される定電流発生回路としてのカスコード型カレントミラー回路やカスコード接続増幅器では、高電位側電源と低電位側電源(接地電位)の間にトランジスタが縦続接続されるので電源電圧マージンが小さいという問題点がある。また、カスコード型カレントミラー回路などでは、カスコード接続されるマルチフィンガー構造を有するトランジスタをそれぞれ別の素子形成領域に形成すると、増幅器や定電流発生回路のパターンレイアウトの面積が増大するという問題点がある。
特開2001−156558号公報
本発明は、電源電圧マージンを大きくできる半導体集積回路を提供することにある。
本発明の一態様の半導体集積回路は、ドレインが高電位側電源側に接続される第1のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記第1のNch絶縁ゲート型電界効果トランジスタのソースに接続され、ソースが低電位側電源側に接続される第2のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記高電位側電源側に接続される第3のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記第3のNch絶縁ゲート型電界効果トランジスタのソースに接続され、ソースが前記低電位側電源側に接続される第4のNch絶縁ゲート型電界効果トランジスタとを具備し、前記第2及び第4のNch絶縁ゲート型電界効果トランジスタの閾値電圧が前記第1及び第3のNch絶縁ゲート型電界効果トランジスタの閾値電圧よりも大きく、前記第1乃至4のNch絶縁ゲート型電界効果トランジスタは同一素子形成領域に形成され、前記第1乃至4のNch絶縁ゲート型電界効果トランジスタのゲートは互いに平行に配列されることを特徴とする。
更に、本発明の他態様の半導体集積回路は、ソースが高電位側電源側に接続される第1のPch絶縁ゲート型電界効果トランジスタと、ソースが前記第1のPch絶縁ゲート型電界効果トランジスタのドレインに接続され、ドレインが低電位側電源側に接続される第2のPch絶縁ゲート型電界効果トランジスタと、
ソースが前記高電位側電源側に接続される第3のPch絶縁ゲート型電界効果トランジスタと、ソースが前記第3のPch絶縁ゲート型電界効果トランジスタのドレインに接続され、ドレインが前記低電位側電源側に接続される第4のPch絶縁ゲート型電界効果トランジスタとを具備し、前記第1及び第3のPch絶縁ゲート型電界効果トランジスタの閾値電圧の絶対値が前記第2及び第4のPch絶縁ゲート型電界効果トランジスタの閾値電圧の絶対値よりも大きく、前記第1乃至4のPch絶縁ゲート型電界効果トランジスタは同一素子形成領域に形成され、前記第1乃至4のPch絶縁ゲート型電界効果トランジスタのゲートは互いに平行に配列されることを特徴とする。
本発明によれば、電源電圧マージンを大きくできる半導体集積回路を提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例1に係る半導体集積回路について、図面を参照して説明する。図1は半導体集積回路としてのカスコード型カレントミラー回路を示す回路図である。本実施例では線形領域で動作するカスコード型カレントミラー回路を構成するNch MOSトランジスタを同一素子形成領域に形成している。
図1に示すように、カスコード型カレントミラー回路50には、Nch MOSトランジスタNMT11、Nch MOSトランジスタNMT12、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT41、Nch MOSトランジスタNMT42、Nch MOSトランジスタNMT51、及びNch MOSトランジスタNMT52が設けられる。
ここで、Nch MOSトランジスタNMT11、Nch MOSトランジスタNMT12、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT41、Nch MOSトランジスタNMT42、Nch MOSトランジスタNMT51、及びNch MOSトランジスタNMT52は、図中の領域A内に設けられ、E型(エンハンスメント型 ノーマリーオフ型とも呼称される)トランジスタであり、ゲートに電圧が供給されないときはオフし、ゲートに電圧が供給されたときにオンする。
カスコード型カレントミラー回路50は、ノードN1側(基準電流Iref側)と低電位側電源(接地電位)Vss側の間にNch MOSトランジスタが縦続接続(カスコード接続)され、Nch MOSトランジスタのゲートがすべてノードN1に接続される。カスコード型カレントミラー回路50は、1段構成のカレントミラー回路に対して出力インピーダンスを高くできるので、電源電圧変動に対する特性変動を低減できる。
Nch MOSトランジスタNMT12は、高電位側電源側に設けられ、ドレインがノードN1に接続され、ゲートがノードN1に接続され、ソースがノードN2に接続される。Nch MOSトランジスタNMT11は、ドレインがノードN2に接続され、ゲートがノードN1に接続され、ソースが低電位側電源(接地電位)Vss側に接続される。Nch MOSトランジスタNMT11及びNch MOSトランジスタNMT12は、ノードN1側から低電位側電源(接地電位)Vss側に基準電流Irefを流す。
Nch MOSトランジスタNMT22は、高電位側電源側に設けられ、ドレインが出力電流Iout1側に接続され、ゲートがノードN1に接続され、ソースがノードN3に接続される。Nch MOSトランジスタNMT21は、ドレインがノードN3に接続され、ゲートがノードN1に接続され、ソースが低電位側電源(接地電位)Vss側に接続される。
Nch MOSトランジスタNMT11及びNch MOSトランジスタNMT12と、Nch MOSトランジスタNMT21及びNch MOSトランジスタNMT22は、カレントミラー回路を構成する。Nch MOSトランジスタNMT21及びNch MOSトランジスタNMT22は、基準電流Irefに対してミラー倍された出力電流Iout1をNch MOSトランジスタNMT22のドレイン側から低電位側電源(接地電位)Vss側に流す。
ここで、ミラー倍とは、Nch MOSトランジスタNMT11に対するNch MOSトランジスタNMT21のトランジスタ比をいい、例えば、Nch MOSトランジスタNMT11に対してNch MOSトランジスタNMT21のトランジスタのゲート形状が同一のときミラー比が1となり、Nch MOSトランジスタNMT11に対してNch MOSトランジスタNMT21のトランジスタのゲート幅寸法(ゲート長寸法同一)が2倍のときミラー比が2となる。
Nch MOSトランジスタNMT32は、高電位側電源側に設けられ、ドレインが出力電流Iout2側に接続され、ゲートがノードN1に接続され、ソースがノードN4に接続される。Nch MOSトランジスタNMT31は、ドレインがノードN4に接続され、ゲートがノードN1に接続され、ソースが低電位側電源(接地電位)Vss側に接続される。
Nch MOSトランジスタNMT11及びNch MOSトランジスタNMT12と、Nch MOSトランジスタNMT31及びNch MOSトランジスタNMT32は、カレントミラー回路を構成する。Nch MOSトランジスタNMT31及びNch MOSトランジスタNMT32は、基準電流Irefに対してミラー倍された出力電流Iout2をNch MOSトランジスタNMT32のドレイン側から低電位側電源(接地電位)Vss側に流す。
Nch MOSトランジスタNMT42は、高電位側電源側に設けられ、ドレインが出力電流Iout3側に接続され、ゲートがノードN1に接続され、ソースがノードN5に接続される。Nch MOSトランジスタNMT41は、ドレインがノードN5に接続され、ゲートがノードN1に接続され、ソースが低電位側電源(接地電位)Vss側に接続される。
Nch MOSトランジスタNMT11及びNch MOSトランジスタNMT12と、Nch MOSトランジスタNMT41及びNch MOSトランジスタNMT42は、カレントミラー回路を構成する。Nch MOSトランジスタNMT41及びNch MOSトランジスタNMT42は、基準電流Irefに対してミラー倍された出力電流Iout3をNch MOSトランジスタNMT42のドレイン側から低電位側電源(接地電位)Vss側に流す。
Nch MOSトランジスタNMT52は、高電位側電源側に設けられ、ドレインが出力電流Iout4側に接続され、ゲートがノードN1に接続され、ソースがノードN6に接続される。Nch MOSトランジスタNMT51は、ドレインがノードN6に接続され、ゲートがノードN1に接続され、ソースが低電位側電源(接地電位)Vss側に接続される。
Nch MOSトランジスタNMT11及びNch MOSトランジスタNMT12と、Nch MOSトランジスタNMT51及びNch MOSトランジスタNMT52は、カレントミラー回路を構成する。Nch MOSトランジスタNMT51及びNch MOSトランジスタNMT52は、基準電流Irefに対してミラー倍された出力電流Iout4をNch MOSトランジスタNMT52のドレイン側から低電位側電源(接地電位)Vss側に流す。
カスコード型カレントミラー回路50は、カレントミラー回路を2段構成にして飽和領域で動作するカスコード型カレントミラー回路とは異なり、低電位側電源(接地電位)Vss側のNch MOSトランジスタNMT11のゲートをドレインに接続していない。このため、低電位側電源(接地電位)Vss側のNch MOSトランジスタNMT11、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT41、及びNch MOSトランジスタNMT51のゲート−ソース間電圧とドレイン−ソース間電圧を等しくすることが可能となり、Nch MOSトランジスタNMT11、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT41、及びNch MOSトランジスタNMT51を線形領域で動作させることが可能となる。
Nch MOSトランジスタNMT11、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT41、及びNch MOSトランジスタNMT51は、例えば同一閾値電圧Vth1に設定される。Nch MOSトランジスタNMT12、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT42、及びNch MOSトランジスタNMT52は、例えば同一閾値電圧Vth2に設定される。
閾値電圧Vth1と閾値電圧Vth2は、
Vth1>Vth2・・・・・・・・・・・・・・・・式(1)
に設定される。例えば、閾値電圧Vth1は550mVに設定され、閾値電圧Vth2は250mVに設定される。
式(1)のように設定された場合、Nch MOSトランジスタNMT12、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT42、及びNch MOSトランジスタNMT52に印加される電圧(ドレイン−ソース間電圧)を、Nch MOSトランジスタNMT11、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT41、及びNch MOSトランジスタNMT51に印加される電圧(ドレイン−ソース間電圧)よりも小さくすることが可能となる。
線形領域動作と2種類の閾値電圧設定により、カスコード型カレントミラー回路50は、カレントミラー回路を2段構成にして飽和領域で動作するカスコード型カレントミラー回路よりも電源電圧マージンを大きくでき、低電圧動作することができる。なお、ノードN3、ノードN4、ノードN5、及びノードN6の電圧をノードN2の電圧に一致させる目的で、ノードN2とノードN3、ノードN2とノードN4、ノードN2とノードN5、及びノードN2とノードN6の間に電圧補正手段(例えば、コンパレータなど)をそれぞれ設けてもよい。電圧補正手段を設けた場合、更に低電圧領域まで出力電流Iout1乃至4を一定にすることができる。
次に、半導体集積回路としてのカスコード型カレントミラー回路のパターン配置方法について図2を参照して説明する。図2は、図1の領域Aのパターンレイアウトを示す模式平面図である。ここでは、Nch MOSトランジスタNMT31のフィンガー部以降の図示及び説明を省略する。
図2に示すように、Nch MOSトランジスタNMT11、Nch MOSトランジスタNMT12、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT41、Nch MOSトランジスタNMT42、Nch MOSトランジスタNMT51、及びNch MOSトランジスタNMT52は、同一素子形成領域1に配置形成され、ゲートが互いに平行に配列され、ゲート(ゲート電極)が2フィンガーであり、ゲート電極が同一ゲート電極・ゲート配線2に束ねられ、フィンガー部のゲート長及びゲート幅が同一寸法に形成される。なお、2フィンガーとは、ゲート(ゲート電極)が2本形成されたものをいう。素子形成領域とは、STIやLOCOSなどの素子分離領域で分離され、トランジスタが形成される領域をいう。
Nch MOSトランジスタNMT11は、Nch MOSトランジスタフィンガー部NMT11a及びNMT11bを有し、Nch MOSトランジスタNMT12は、Nch MOSトランジスタフィンガー部NMT12a及びNMT12bを有し、Nch MOSトランジスタNMT21は、Nch MOSトランジスタフィンガー部NMT21a及びNMT21bを有し、Nch MOSトランジスタNMT22は、Nch MOSトランジスタフィンガー部NMT22a及びNMT22bを有している。Nch MOSトランジスタフィンガー部は素子形成領域1のX方向に並列に配置される。
Nch MOSトランジスタフィンガー部NMT11aは、高閾値トランジスタVth(H)であり、素子形成領域1の端部に配置形成され、ソースが素子形成領域1の端部側に設けられ、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT12aは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT11aのドレインと同じ拡散層を共有し、ドレインに基準電流Iref側に接続される金属配線3が設けられる。高閾値トランジスタVth(H)及び低閾値トランジスタVth(L)は、例えば閾値電圧調整用のチャネルイオン注入条件(チャネルドーズ量など)を変化させることで形成できる。
Nch MOSトランジスタフィンガー部NMT12bは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT12aのドレインと同じ拡散層を共有し、ドレインに基準電流Iref側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT11bは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT12bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT21aは、高閾値トランジスタVth(H)であり、ソースがNch MOSトランジスタフィンガー部NMT11bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT22aは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT21aのドレインと同じ拡散層を共有し、ドレインに出力電流Iout1側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT22bは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT22aのドレインと同じ拡散層を共有し、ドレインに出力電流Iout1側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT21bは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT22bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT11a、NMT11b、NMT12a、NMT12b、NMT21a、NMT21b、NMT22a、及びNMT22bは、互いに平行に配列され、素子形成領域1外で束ねられ、接続部11を介して基準電流Iref側に接続される金属配線3に接続される。
ここでは、カスコード型カレントミラー回路50のミラー比を1に設定しているが、ミラー比を変更する場合には素子形成領域1の横方向の寸法を変更し、適宜トランジスタフィンガー部を挿入することにより対応することができる。
この場合、ソース或いはドレインの配置を考慮する必要がない。一方、同一閾値電圧Vth1を有するNch MOSトランジスタNMT11、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT41、及びNch MOSトランジスタNMT51と、同一閾値電圧Vth2を有するNch MOSトランジスタNMT12、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT42、及びNch MOSトランジスタNMT52とを別の素子形成領域に配置形成した場合、ソース或いはドレインの順番を合わせる必要が生じる。特に、フィンガー本数が奇数の場合、調整用のフィンガーを挿入する必要がある。この結果、本実施例では、別々の素子形成領域に配置形成した場合と比較してパターンレイアウトの面積を縮小することができる。
また、カスコード型カレントミラー回路を構成するトランジスタを別の素子形成領域に配置形成した場合、素子分離領域を形成するSTIなどの応力の影響を受けてトランジスタの閾値電圧などの特性が変化する。特にトランジスタのゲート幅方向の素子形成領域の寸法が異なる場合にはより顕著となる。それに対して本実施例では応力の影響を抑制でき、トランジスタの特性バラツキを低減できる。
上述したように、本実施例の半導体集積回路では、Nch MOSトランジスタNMT11、NMT12、NMT21、NMT22、NMT31、NMT32、NMT41、NMT42、NMT51、及びNMT52が設けられる。Nch MOSトランジスタNMT12とNch MOSトランジスタNMT11、Nch MOSトランジスタNMT22とNch MOSトランジスタNMT21、Nch MOSトランジスタNMT32とNch MOSトランジスタNMT31、Nch MOSトランジスタNMT42とNch MOSトランジスタNMT41、及びNch MOSトランジスタNMT52とNch MOSトランジスタNMT51は、それぞれ縦続接続されている。Nch MOSトランジスタNMT12のドレインは、Nch MOSトランジスタNMT11、NMT12、NMT21、NMT22、NMT31、NMT32、NMT41、NMT42、NMT51、及びNMT52のゲートに接続される。カスコード型カレントミラー回路50は、線形領域で動作する。低電位側電源(接地電位)Vss側に設けられるNch MOSトランジスタNMT11、NMT21、NMT31、NMT41、及びNMT51の閾値電圧はNch MOSトランジスタNMT12、NMT22、NMT32、NMT42、及びNMT52の閾値電圧よりも大きく設定される。Nch MOSトランジスタNMT11、NMT12、NMT21、NMT22、NMT31、NMT32、NMT41、NMT42、NMT51、及びNMT52のゲートは、素子形成領域1に並列配置される。
このため、Nch MOSトランジスタの閾値電圧を同一にした場合と比較し、カスコード型カレントミラー回路50の電源電圧マージンを大きくでき、低電圧で動作させることができる。また、カレントミラー回路を2段構成にして飽和領域で動作するカスコード型カレントミラー回路よりも、電源電圧マージンを大きくでき、低電圧動作することができる。また、カスコード型カレントミラー回路を構成するNch MOSトランジスタをそれぞれ別の素子形成領域に配置形成した場合と比較し、パターンレイアウトの面積を縮小することができ、トランジスタの特性バラツキを低減することができる。
なお、本実施例では、カスコード型カレントミラー回路50を構成する閾値電圧の異なるNch MOSトランジスタを縦続接続し、ゲートを互いに接続して線形領域で動作をさせているが、カレントミラー回路を2段構成にして飽和領域動作するカスコード型カレントミラー回路にも適用することができる。この場合でも別の素子形成領域に配置形成した場合と比較してパターンレイアウトの面積を縮小することができる。
次に、本発明の実施例2に係る半導体集積回路について、図面を参照して説明する。図3は半導体集積回路としてのカスコード型カレントミラー回路のパターンレイアウトを示す模式平面図である。本実施例では線形領域で動作するカスコード型カレントミラー回路を構成するNch MOSトランジスタを同一素子形成領域に形成し、ゲート長寸法を変化させている。
図3に示すように、線形領域で動作するカスコード型カレントミラー回路50を構成するNch MOSトランジスタNMT11、Nch MOSトランジスタNMT12、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT41、Nch MOSトランジスタNMT42、Nch MOSトランジスタNMT51、及びNch MOSトランジスタNMT52は、同一素子形成領域1に配置形成され、ゲートが互いに平行に配列され、ゲート(ゲート電極)が2フィンガーであり、ゲート電極が同一ゲート電極・ゲート配線2に束ねられ、フィンガー部のゲート幅が同一寸法に形成される。ここでは、Nch MOSトランジスタNMT31のフィンガー部以降の図示及び説明を省略する。
Nch MOSトランジスタNMT11は、Nch MOSトランジスタフィンガー部NMT11aa及びNMT11bbを有し、Nch MOSトランジスタNMT12は、Nch MOSトランジスタフィンガー部NMT12aa及びNMT12bbを有し、Nch MOSトランジスタNMT21は、Nch MOSトランジスタフィンガー部NMT21aa及びNMT21bbを有し、Nch MOSトランジスタNMT22は、Nch MOSトランジスタフィンガー部NMT22aa及びNMT22bbを有している。Nch MOSトランジスタフィンガー部は素子形成領域1のX方向に並列に配置される。
Nch MOSトランジスタフィンガー部NMT11aa、Nch MOSトランジスタフィンガー部NMT11bb、Nch MOSトランジスタフィンガー部NMT21aa、及びNch MOSトランジスタフィンガー部NMT21bbは同一閾値電圧Vth1を有し、同じゲート長寸法を有している。Nch MOSトランジスタフィンガー部NMT12aa、Nch MOSトランジスタフィンガー部NMT12bb、Nch MOSトランジスタフィンガー部NMT22aa、及びNch MOSトランジスタフィンガー部NMT22bbは、同一閾値電圧Vth2を有し、同じゲート長寸法を有し、閾値電圧Vth1のトランジタよりもゲート長寸法が小さい。
Nch MOSトランジスタフィンガー部NMT11aaは、高閾値トランジスタVth(H)であり、素子形成領域1の端部に配置形成され、ソースが素子形成領域1の端部側に設けられ、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT12aaは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT11aaのドレインと同じ拡散層を共有し、ドレインに基準電流Iref側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT12bbは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT12aaのドレインと同じ拡散層を共有し、ドレインに基準電流Iref側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT11bbは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT12bbのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT21aaは、高閾値トランジスタVth(H)であり、ソースがNch MOSトランジスタフィンガー部NMT11bbのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT22aaは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT21aaのドレインと同じ拡散層を共有し、ドレインに出力電流Iout1側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT22bbは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT22aaのドレインと同じ拡散層を共有し、ドレインに出力電流Iout1側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT21bbは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT22bbのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT11aa、NMT11bb、NMT12aa、NMT12bb、NMT21aa、NMT21bb、NMT22aa、及びNMT22bbは、素子形成領域1外で束ねられ、接続部11を介して基準電流Iref側に接続される金属配線3に接続される。
ここでは、カスコード型カレントミラー回路50のミラー比を1に設定しているが、ミラー比を変更する場合には素子形成領域1の横方向の寸法を変更し、適宜トランジスタフィンガー部を挿入することにより対応することができる。
この場合、ソース或いはドレインの配置を考慮する必要がない。一方、同一閾値電圧Vth1を有するNch MOSトランジスタNMT11、Nch MOSトランジスタNMT21、Nch MOSトランジスタNMT31、Nch MOSトランジスタNMT41、及びNch MOSトランジスタNMT51と、同一閾値電圧Vth2を有するNch MOSトランジスタNMT12、Nch MOSトランジスタNMT22、Nch MOSトランジスタNMT32、Nch MOSトランジスタNMT42、及びNch MOSトランジスタNMT52とを別の素子形成領域に配置形成した場合、ソース或いはドレインの順番を合わせる必要が生じる。特に、フィンガー本数が奇数の場合、調整用のフィンガーを挿入する必要がある。この結果、本実施例では、別の素子形成領域に配置形成した場合と比較してパターンレイアウトの面積を縮小することができる。
また、カスコード型カレントミラー回路を構成するトランジスタを別の素子形成領域に配置形成した場合、素子分離領域を形成するSTIなどの応力の影響を受けてトランジスタの閾値電圧などの特性が変化する。特にトランジスタのゲート幅方向の素子形成領域の寸法が異なる場合にはより顕著となる。それに対して本実施例ではゲート長寸法の異なるトランジスタが設けられても応力の影響を抑制でき、トランジスタの特性バラツキを低減できる。
上述したように、本実施例の半導体集積回路では、Nch MOSトランジスタNMT11、NMT12、NMT21、NMT22、NMT31、NMT32、NMT41、NMT42、NMT51、及びNMT52が設けられる。Nch MOSトランジスタNMT12とNch MOSトランジスタNMT11、Nch MOSトランジスタNMT22とNch MOSトランジスタNMT21、Nch MOSトランジスタNMT32とNch MOSトランジスタNMT31、Nch MOSトランジスタNMT42とNch MOSトランジスタNMT41、及びNch MOSトランジスタNMT52とNch MOSトランジスタNMT51は、それぞれ縦続接続されている。Nch MOSトランジスタNMT12のドレインは、Nch MOSトランジスタNMT11、NMT12、NMT21、NMT22、NMT31、NMT32、NMT41、NMT42、NMT51、及びNMT52のゲートに接続される。カスコード型カレントミラー回路50は、線形領域で動作する。低電位側電源(接地電位)Vss側に設けられるNch MOSトランジスタNMT11、NMT21、NMT31、NMT41、及びNMT51の閾値電圧はNch MOSトランジスタNMT12、NMT22、NMT32、NMT42、及びNMT52の閾値電圧よりも大きく設定される。Nch MOSトランジスタNMT11、NMT12、NMT21、NMT22、NMT31、NMT32、NMT41、NMT42、NMT51、及びNMT52のゲートは、素子形成領域1に並列配置される。Nch MOSトランジスタNMT11、NMT21、NMT31、NMT41、及びNMT51のゲート長寸法をNch MOSトランジスタNMT12、NMT22、NMT32、NMT42、及びNMT52のゲート長寸法よりも大きくしている。
このため、Nch MOSトランジスタの閾値電圧を同一にした場合と比較し、カスコード型カレントミラー回路50の電源電圧マージンを大きくでき、低電圧で動作させることがでる。また、カレントミラー回路を2段構成にして飽和領域で動作するカスコード型カレントミラー回路よりも電源電圧マージンを大きくでき、低電圧動作することができる。また、カスコード型カレントミラー回路を構成するNch MOSトランジスタをそれぞれ別の素子形成領域に配置形成した場合と比較し、パターンレイアウトの面積を縮小することができ、トランジスタの特性バラツキを低減できる。
なお、本実施例では、低電位側電源(接地電位)Vss側のトランジスタのゲート長寸法を縦続接続される上段のトランジスタのゲート長寸法よりも大きくして閾値電圧の絶対値を大きくしているが、ゲート長寸法を一定にし、縦続接続される上段のトランジスタのゲート幅寸法(素子形成領域1の幅)を低電位側電源(接地電位)Vss側のトランジスタのゲート幅寸法(素子形成領域1の幅)よりも大きくしてもよい。その場合、低電位側電源(接地電位)Vss側のトランジスタの閾値電圧の絶対値を縦続接続される上段のトランジスタの閾値電圧の絶対値よりも大きくすることができる。
次に、本発明の実施例3に係る半導体集積回路について、図面を参照して説明する。図4は半導体集積回路としてのカスコード型カレントミラー回路を示す回路図である。本実施例では線形領域で動作するカスコード型カレントミラー回路を構成するPch MOSトランジスタを同一素子形成領域に形成している。
図4に示すように、カスコード型カレントミラー回路51には、Pch MOSトランジスタPMT11、Pch MOSトランジスタPMT12、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT22、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT32、Pch MOSトランジスタPMT41、Pch MOSトランジスタPMT42、Pch MOSトランジスタPMT51、及びPch MOSトランジスタPMT52が設けられる。
ここで、Pch MOSトランジスタPMT11、Pch MOSトランジスタPMT12、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT22、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT32、Pch MOSトランジスタPMT41、Pch MOSトランジスタPMT42、Pch MOSトランジスタPMT51、及びPch MOSトランジスタPMT52は、図中の領域B内に設けられ、E型(エンハンスメント型 ノーマリーオフ型とも呼称される)トランジスタであり、ゲートに電圧が供給されないときはオフし、ゲートに電圧が供給されたときにオンする。
カスコード型カレントミラー回路51は、高電位側電源Vdd側とノードN11側(低電位側電源(接地電位)Vss側)の間にPch MOSトランジスタが縦続接続(カスコード接続)され、Pch MOSトランジスタのゲートがすべて基準電流Iref側のノードN11に接続される。カスコード型カレントミラー回路51は、1段構成のカレントミラー回路に対して出力インピーダンスを高くできるので、電源電圧変動に対する特性変動を低減できる。
Pch MOSトランジスタPMT11は、ソースが高電位側電源Vddに接続され、ゲートがノードN11に接続され、ドレインがノードN12に接続される。Pch MOSトランジスタPMT12は、低電位側電源側に設けられ、ソースがノードN12に接続され、ゲートがノードN11に接続され、ドレインがノードN11に接続される。Pch MOSトランジスタPMT11及びPch MOSトランジスタPMT12は、高電位側電源Vdd側からノードN11側に基準電流Irefを流す。
Pch MOSトランジスタPMT21は、ソースが高電位側電源Vddに接続され、ゲートがノードN11に接続され、ドレインがノードN13に接続される。Pch MOSトランジスタPMT22は、低電位側電源側に設けられ、ソースがノードN13に接続され、ゲートがノードN11に接続され、ドレインが出力電流Iout1側に接続される。
Pch MOSトランジスタPMT11及びPch MOSトランジスタPMT12と、Pch MOSトランジスタPMT21及びPch MOSトランジスタPMT22は、カレントミラー回路を構成する。Pch MOSトランジスタPMT21及びPch MOSトランジスタMT22は、基準電流Irefに対してミラー倍された出力電流Iout1を高電位側電源Vdd側からPch MOSトランジスタPMT22のドレイン側に流す。
Pch MOSトランジスタPMT31は、ソースが高電位側電源Vddに接続され、ゲートがノードN11に接続され、ドレインがノードN14に接続される。Pch MOSトランジスタPMT32は、低電位側電源側に設けられ、ソースがノードN14に接続され、ゲートがノードN11に接続され、ドレインが出力電流Iout2側に接続される。
Pch MOSトランジスタPMT11及びPch MOSトランジスタPMT12と、Pch MOSトランジスタPMT31及びPch MOSトランジスタPMT32は、カレントミラー回路を構成する。Pch MOSトランジスタPMT31及びPch MOSトランジスタPMT32は、基準電流Irefに対してミラー倍された出力電流Iout2を高電位側電源Vdd側からPch MOSトランジスタPMT32のドレイン側に流す。
Pch MOSトランジスタPMT41は、ソースが高電位側電源Vddに接続され、ゲートがノードN11に接続され、ドレインがノードN15に接続される。Pch MOSトランジスタPMT42は、低電位側電源側に設けられ、ソースがノードN15に接続され、ゲートがノードN11に接続され、ドレインが出力電流Iout3側に接続される。
Pch MOSトランジスタPMT11及びPch MOSトランジスタPMT12と、Pch MOSトランジスタPMT41及びPch MOSトランジスタPMT42は、カレントミラー回路を構成する。Pch MOSトランジスタPMT41及びPch MOSトランジスタPMT42は、基準電流Irefに対してミラー倍された出力電流Iout3を高電位側電源Vdd側からPch MOSトランジスタPMT42のドレイン側に流す。
Pch MOSトランジスタPMT51は、ソースが高電位側電源Vddに接続され、ゲートがノードN11に接続され、ドレインがノードN16に接続される。Pch MOSトランジスタPMT52は、低電位側電源側に設けられ、ソースがノードN16に接続され、ゲートがノードN11に接続され、ドレインが出力電流Iout4側に接続される。
Pch MOSトランジスタPMT11及びPch MOSトランジスタPMT12と、Pch MOSトランジスタPMT51及びPch MOSトランジスタPMT52は、カレントミラー回路を構成する。Pch MOSトランジスタPMT51及びPch MOSトランジスタPMT52は、基準電流Irefに対してミラー倍された出力電流Iout4を高電位側電源Vdd側からPch MOSトランジスタPMT52のドレイン側に流す。
カスコード型カレントミラー回路51は、カレントミラー回路を2段構成にして飽和領域で動作するカスコード型カレントミラー回路とは異なり、高電位側電源Vdd側のPch MOSトランジスタPMT11のゲートをドレインに接続していない。このため、高電位側電源Vdd側のPch MOSトランジスタPMT11、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT41、及びPch MOSトランジスタPMT51のゲート−ソース間電圧とソース−ドレイン間電圧を等しくすることが可能となり、Pch MOSトランジスタPMT11、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT41、及びPch MOSトランジスタPMT51を線形領域で動作させることが可能となる。
Pch MOSトランジスタPMT11、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT41、及びPch MOSトランジスタPMT51は、例えば同一閾値電圧Vth3に設定される。Pch MOSトランジスタPMT12、Pch MOSトランジスタPMT22、Pch MOSトランジスタPMT32、Pch MOSトランジスタPMT42、及びPch MOSトランジスタPMT52は、例えば同一閾値電圧Vth4に設定される。
閾値電圧Vth3と閾値電圧Vth4は、
|Vth3|>|Vth4|・・・・・・・・・・・・式(2)
に設定される。|Vth3|、|Vth4|は閾値電圧の絶対値である。例えば、閾値電圧Vth3は−500mVに設定され、閾値電圧Vth4は−200mVに設定される。
式(2)のように設定された場合、Pch MOSトランジスタPMT12、Pch MOSトランジスタPMT22、Pch MOSトランジスタPMT32、Pch MOSトランジスタPMT42、及びPch MOSトランジスタPMT52に印加される電圧(ソース−ドレイン間電圧)を、Pch MOSトランジスタPMT11、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT41、及びPch MOSトランジスタPMT51に印加される電圧(ソース−ドレイン間電圧)よりも小さくすることが可能となる。
線形領域動作と2種類の閾値電圧設定により、カスコード型カレントミラー回路51は、カレントミラー回路を2段構成にして飽和領域で動作するカスコード型カレントミラー回路よりも、電源電圧マージンを大きくでき、低電圧動作することができる。なお、ノードN13、ノードN14、ノードN15、及びノードN16の電圧をノードN12の電圧に一致させる目的で、ノードN12とノードN13、ノードN12とノードN14、ノードN12とノードN15、及びノードN12とノードN16の間に電圧補正手段(例えば、コンパレータなど)をそれぞれ設けてもよい。電圧補正手段を設けた場合、更に低電圧領域まで出力電流Iout1乃至4を一定にすることができる。
次に、半導体集積回路としてのカスコード型カレントミラー回路のパターン配置方法について図5を参照して説明する。図5は、図4の領域Bのパターンレイアウトを示す模式平面図である。
図5に示すように、Pch MOSトランジスタPMT11、Pch MOSトランジスタPMT12、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT22、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT32、Pch MOSトランジスタPMT41、Pch MOSトランジスタPMT42、Pch MOSトランジスタPMT51、及びPch MOSトランジスタPMT52は、同一素子形成領域1に配置形成され、ゲートが互いに平行に配列され、ゲート(ゲート電極)が2フィンガーであり、ゲート電極が同一ゲート電極・ゲート配線2に束ねられ、フィンガー部のゲート長及びゲート幅が同一寸法に形成される。ここでは、Pch MOSトランジスタPMT31のフィンガー部以降の図示及び説明を省略する。
Pch MOSトランジスタPMT11は、Pch MOSトランジスタフィンガー部PMT11a及びPMT11bを有し、Pch MOSトランジスタPMT12は、Pch MOSトランジスタフィンガー部PMT12a及びPMT12bを有し、Pch MOSトランジスタPMT21は、Pch MOSトランジスタフィンガー部PMT21a及びPMT21bを有し、Pch MOSトランジスタPMT22は、Pch MOSトランジスタフィンガー部PMT22a及びPMT22bを有している。Pch MOSトランジスタフィンガー部は素子形成領域1のX方向に互いに平行に配列される。
Pch MOSトランジスタフィンガー部PMT11aは、高閾値トランジスタVth(H)であり、素子形成領域1の端部に配置形成され、ソースが素子形成領域1の端部側に設けられ、ソースに高電位側電源Vddに接続される金属配線3が設けられる。
Pch MOSトランジスタフィンガー部PMT12aは、低閾値トランジスタVth(L)であり、ソースがPch MOSトランジスタフィンガー部PMT11aのドレインと同じ拡散層を共有し、ドレインに基準電流Iref側に接続される金属配線3が設けられる。高閾値トランジスタVth(H)及び低閾値トランジスタVth(L)は、例えば閾値電圧調整用のチャネルイオン注入条件(チャネルドーズ量など)を変化させることで形成できる。
Pch MOSトランジスタフィンガー部PMT12bは、低閾値トランジスタVth(L)であり、ドレインがPch MOSトランジスタフィンガー部PMT12aのドレインと同じ拡散層を共有し、ドレインに基準電流Iref側に接続される金属配線3が設けられる。
Pch MOSトランジスタフィンガー部PMT11bは、高閾値トランジスタVth(H)であり、ドレインがPch MOSトランジスタフィンガー部PMT12bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Pch MOSトランジスタフィンガー部PMT21aは、高閾値トランジスタVth(H)であり、ソースがPch MOSトランジスタフィンガー部PMT11bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Pch MOSトランジスタフィンガー部PMT22aは、低閾値トランジスタVth(L)であり、ソースがPch MOSトランジスタフィンガー部PMT21aのドレインと同じ拡散層を共有し、ドレインに出力電流Iout1側に接続される金属配線3が設けられる。
Pch MOSトランジスタフィンガー部PMT22bは、低閾値トランジスタVth(L)であり、ドレインがPch MOSトランジスタフィンガー部PMT22aのドレインと同じ拡散層を共有し、ドレインに出力電流Iout1側に接続される金属配線3が設けられる。
Pch MOSトランジスタフィンガー部PMT21bは、高閾値トランジスタVth(H)であり、ドレインがPch MOSトランジスタフィンガー部PMT22bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Pch MOSトランジスタフィンガー部PMT11a、PMT11b、PMT12a、PMT12b、PMT21a、PMT21b、PMT22a、及びPMT22bは、素子形成領域1外で束ねられ、接続部11を介して基準電流Iref側に接続される金属配線3に接続される。
ここでは、カスコード型カレントミラー回路51のミラー比を1に設定しているが、ミラー比を変更する場合には素子形成領域1の横方向の寸法を変更し、適宜トランジスタフィンガー部を挿入することにより対応することができる。
この場合、ソース或いはドレインの配置を考慮する必要がない。一方、同一閾値電圧Vth3を有するPch MOSトランジスタPMT11、Pch MOSトランジスタPMT21、Pch MOSトランジスタPMT31、Pch MOSトランジスタPMT41、及びPch MOSトランジスタPMT51と、同一閾値電圧Vth4を有するPch MOSトランジスタPMT12、Pch MOSトランジスタPMT22、Pch MOSトランジスタPMT32、Pch MOSトランジスタPMT42、及びPch MOSトランジスタPMT52とを別の素子形成領域に配置形成した場合、ソース或いはドレインの順番を合わせる必要が生じる。特に、フィンガー本数が奇数の場合、調整用のフィンガーを挿入する必要がある。この結果、本実施例では、別の素子形成領域に配置形成した場合と比較してパターンレイアウトの面積を縮小することができる。
また、カスコード型カレントミラー回路を構成するトランジスタを別の素子形成領域に配置形成した場合、素子分離領域を形成するSTIなどの応力の影響を受けてトランジスタの閾値電圧などの特性が変化する。特にトランジスタのゲート幅方向の素子形成領域の寸法が異なる場合にはより顕著となる。それに対して本実施例では応力の影響を抑制でき、トランジスタの特性バラツキを低減できる。
上述したように、本実施例の半導体集積回路では、Pch MOSトランジスタPMT11、PMT12、PMT21、PMT22、PMT31、PMT32、PMT41、PMT42、PMT51、及びPMT52が設けられる。Pch MOSトランジスタPMT11とPch MOSトランジスタPMT12、Pch MOSトランジスタPMT21とPch MOSトランジスタPMT22、Pch MOSトランジスタPMT31とPch MOSトランジスタPMT32、Pch MOSトランジスタPMT41とPch MOSトランジスタPMT42、及びPch MOSトランジスタPMT51とPch MOSトランジスタPMT52は、それぞれ縦続接続されている。Pch MOSトランジスタPMT12のドレインは、Pch MOSトランジスタPMT11、PMT12、PMT21、PMT22、PMT31、PMT32、PMT41、PMT42、PMT51、及びPMT52のゲートに接続される。カスコード型カレントミラー回路51は、線形領域で動作する。高電位側電源Vdd側に設けられるPch MOSトランジスタPMT11、PMT21、PMT31、PMT41、及びPMT51の閾値電圧の絶対値はPch MOSトランジスタPMT12、PMT22、PMT32、PMT42、及びPMT52の閾値電圧の絶対値よりも大きく設定される。Pch MOSトランジスタPMT11、PMT12、PMT21、PMT22、PMT31、PMT32、PMT41、PMT42、PMT51、及びPMT52のゲートは、素子形成領域1に並列配置される。
このため、Pch MOSトランジスタから構成されるカスコード型カレントミラー回路51において、実施例1と同様な効果を有する。
なお、本実施例では、閾値電圧調整用のチャネルイオン注入条件(チャネルドーズ量など)を変化させること異なる閾値電圧を有するトランジスタを形成しているが、ゲート長寸法或いはゲート幅寸法を変化させて異なる閾値電圧を有するトランジスタを形成してもよい。
次に、本発明の実施例4に係る半導体集積回路について、図面を参照して説明する。図6は半導体集積回路としてのカスコード型増幅器を示す回路図である。本実施例ではカスコード型増幅器のNch MOSトランジスタを同一素子形成領域に形成している。
図6に示すように、カスコード型増幅器60には、Nch MOSトランジスタNMT1、Nch MOSトランジスタNMT2、抵抗R1、抵抗R2、及び抵抗R3が設けられる。ここで、Nch MOSトランジスタNMT1とNch MOSトランジスタNMT2は、図中の領域C内に設けられ、E型(エンハンスメント型 ノーマリーオフ型とも呼称される)トランジスタであり、ゲートに電圧が供給されないときはオフし、ゲートに電圧が供給されたときにオンする。カスコード型増幅器60は、1段構成の増幅器に対して出力インピーダンスを高くできるので、電源電圧変動に対する特性変動を低減でき、出力側から入力側への帰還を低減することができる。このため、高周波特性が優れる。
抵抗R3は、一端が高電位側電源Vddに接続され、他端がノードN21に接続される。抵抗R2は、一端がノードN21に接続され、他端が低電位側電源(接地電位)Vssに接続される。ノードN21から高電位側電源Vddを抵抗分割した電圧が生成される。
抵抗R1は、一端が高電位側電源Vddに接続され、他端がノードN22に接続される。Nch MOSトランジスタNMT2は、ドレインがノードN22に接続され、ソースがノードN23に接続され、ゲートがノードN21に接続され、ゲートに高電位側電源Vddを抵抗分割した電圧が入力されてオンする。Nch MOSトランジスタNMT1は、ドレインがノードN23に接続され、ソースが低電位側電源(接地電位)Vssに接続され、ゲートに入力信号Sinが入力される。ノードN22から出力信号Soutが出力される。
Nch MOSトランジスタNMT1は、例えば閾値電圧Vth5に設定される。Nch MOSトランジスタNMT2は、例えば閾値電圧Vth6に設定される。
閾値電圧Vth5と閾値電圧Vth6は、
Vth5>Vth6・・・・・・・・・・・・・・式(3)
に設定される。
式(3)のように設定された場合、Nch MOSトランジスタNMT2に印加される電圧(ドレイン−ソース間電圧)を、Nch MOSトランジスタNMT1に印加される電圧(ドレイン−ソース間電圧)よりも小さくすることが可能となる。2種類の閾値電圧設定により、カスコード型増幅回路60は、閾値電圧が一種類のカスコード型増幅回路よりも、電源電圧マージンを大きくでき、低電圧動作することができる。
次に、半導体集積回路としてのカスコード型増幅器のパターン配置方法について図7を参照して説明する。図7は、図6の領域Cのパターンレイアウトを示す模式平面図である。
図7に示すように、Nch MOSトランジスタNMT1とNch MOSトランジスタNMT2は、同一素子形成領域1に配置形成され、ゲート電極が4フィンガーであり、Nch MOSトランジスタNMT1のゲート電極が同一ゲート電極・ゲート配線2(入力信号Sin側)に束ねられ、Nch MOSトランジスタNMT2のゲート電極が同一ゲート電極・ゲート配線2(抵抗R2及び抵抗R3側)に束ねられ、フィンガー部のゲート長及びゲート幅が同一寸法に形成される。Nch MOSトランジスタNMT1及びNMT2のゲートは、互いに平行に配列される。
Nch MOSトランジスタNMT1は、Nch MOSトランジスタフィンガー部NMT1a乃至1dを有し、Nch MOSトランジスタNMT2は、Nch MOSトランジスタフィンガー部NMT2a乃至2dを有している。Nch MOSトランジスタフィンガー部は素子形成領域1のX方向に並列に配置される。
Nch MOSトランジスタフィンガー部NMT1aは、高閾値トランジスタVth(H)であり、素子形成領域1の端部に配置形成され、ソースが素子形成領域1の端部側に設けられ、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT2aは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT1aのドレインと同じ拡散層を共有し、ドレインにノードN22側に接続される金属配線3が設けられる。高閾値トランジスタVth(H)及び低閾値トランジスタVth(L)は、例えば閾値電圧調整用のチャネルイオン注入条件(チャネルドーズ量など)を変化させることで形成できる。
Nch MOSトランジスタフィンガー部NMT2bは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT2aのドレインと同じ拡散層を共有し、ドレインにノードN22側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT1bは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT2bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT1cは、高閾値トランジスタVth(H)であり、ソースがNch MOSトランジスタフィンガー部NMT1bのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT2cは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT1cのドレインと同じ拡散層を共有し、ドレインにノードN22側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT2dは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT2cのドレインと同じ拡散層を共有し、ドレインにノードN22側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT1dは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT2dのソースと同じ拡散層を共有し、ソースに低電位側電源(接地電位)Vssに接続される金属配線3が設けられる。Nch MOSトランジスタフィンガー部NMT1a乃至dとNch MOSトランジスタフィンガー部NMT2a乃至2dは、互いに平行に配列される。
ここでは、フィンガー本数が奇数或いは偶数の場合でもソース或いはドレインの配置を考慮する必要がない。一方、閾値電圧Vth5を有するNch MOSトランジスタNMT1と、閾値電圧Vth6を有するNch MOSトランジスタNMT2とを別の素子形成領域に配置形成した場合、ソース或いはドレインの順番を合わせる必要が生じる。この結果、本実施例では、別の素子形成領域に配置形成した場合と比較してパターンレイアウトの面積を縮小することができる。
また、カスコード型増幅回路を構成するトランジスタを別の素子形成領域に配置形成した場合、素子分離領域を形成するSTIなどの応力の影響を受けてトランジスタの閾値電圧などの特性が変化する。特にトランジスタのゲート幅方向の素子形成領域の寸法が異なる場合にはより顕著となる。それに対して本実施例では応力の影響を抑制でき、トランジスタの特性バラツキを低減できる。
上述したように、本実施例の半導体集積回路では、Nch MOSトランジスタNMT1、Nch MOSトランジスタNMT12、抵抗R1、抵抗R2、及び抵抗R3が設けられる。ゲートに電圧が印加されるNch MOSトランジスタNMT2とゲートに入力信号Sinが入力されるNch MOSトランジスタNMT1は、縦続接続されている。低電位側電源(接地電位)Vss側に設けられるNch MOSトランジスタNMT1の閾値電圧は、Nch MOSトランジスタNMT2の閾値電圧よりも大きく設定される。Nch MOSトランジスタNMT1とNch MOSトランジスタNMT2のゲートは、素子形成領域1に並列配置される。
このため、Nch MOSトランジスタの閾値電圧を同一にした場合と比較し、カスコード型増幅器60の電源電圧マージンを大きくでき、低電圧で動作させることができる。また、カスコード型増幅器を構成するNch MOSトランジスタをそれぞれ別の素子形成領域に配置形成した場合と比較し、パターンレイアウトの面積を縮小することができ、トランジスタの特性バラツキを低減することができる。
なお、本実施例では、縦続接続されたNch MOSトランジスタのカスコード型増幅器に適用したが、縦続接続されたPch MOSトランジスタのカスコード型増幅器にも適用することができる。
次に、本発明の実施例5に係る半導体集積回路について、図面を参照して説明する。図8は半導体集積回路としてのカスコード接続差動増幅回路を示す回路図である。本実施例ではカスコード接続差動増幅回路を構成するNch MOSトランジスタを同一素子形成領域に形成している。
図8に示すように、カスコード接続差動増幅回路70には、Nch MOSトランジスタNMT3乃至6、抵抗R11、抵抗R12、及び電流源4が設けられる。ここで、Nch MOSトランジスタNMT3乃至6は、図中の領域D内に設けられ、E型(エンハンスメント型 ノーマリーオフ型とも呼称される)トランジスタであり、ゲートに電圧が供給されないときはオフし、ゲートに電圧が供給されたときにオンする。カスコード接続差動増幅回路70は、1段構成の差動増幅回路に対して出力インピーダンスを高くできるので、電源電圧変動に対する特性変動を低減でき、出力側から入力側への帰還を低減することができる。
抵抗R11は、一端が高電位側電源Vddに接続され、他端がノードN31に接続される。抵抗R12は、一端が高電位側電源Vddに接続され、他端がノードN33に接続される。
Nch MOSトランジスタNMT4は、ドレインがノードN31に接続され、ソースがノードN32に接続され、ゲートにバイアス電圧Vbが入力されてオンする。Nch MOSトランジスタNMT6は、ドレインがノードN33に接続され、ソースがノードN34に接続され、ゲートにバイアス電圧Vbが入力されてオンする。
Nch MOSトランジスタNMT3は、ドレインがノードN32に接続され、ソースがノードN35に接続され、ゲートに入力信号Sin1が入力される。Nch MOSトランジスタNMT5は、ドレインがノードN34に接続され、ソースがノードN35に接続され、ゲートに入力信号Sin2が入力される。Nch MOSトランジスタNMT3とNch MOSトランジスタNMT5は、差動対をなす。
電流源4は、一端がノードN35に接続され、他端が低電位側電源(接地電位)Vssに接続され、ノードN35側から低電位側電源(接地電位)Vss側にバイアス電流を流す。このバイアス電流によりカスコード接続差動増幅回路70が動作する。ノードN31から出力信号Sout1が出力され、ノードN33から出力信号Sout2が出力される。
Nch MOSトランジスタNMT3及びNMT5は、例えば閾値電圧Vth7に設定される。Nch MOSトランジスタNMT4及びNMT6は、例えば閾値電圧Vth8に設定される。
閾値電圧Vth7と閾値電圧Vth8は、
Vth7>Vth8・・・・・・・・・・・・・・式(4)
に設定される。
式(4)のように設定された場合、Nch MOSトランジスタNMT4及びNMT6に印加される電圧(ドレイン−ソース間電圧)を、Nch MOSトランジスタNMT3及びNMT5に印加される電圧(ドレイン−ソース間電圧)よりも小さくすることが可能となる。2種類の閾値電圧設定により、カスコード接続差動増幅回路70は、閾値電圧が一種類のカスコード接続差動増幅回路よりも電源電圧マージンを大きくすることができ、低電圧動作することができる。
次に、半導体集積回路としてのカスコード接続差動増幅回路のパターン配置方法について図9を参照して説明する。図9は、図8の領域Dのパターンレイアウトを示す模式平面図である。
図9に示すように、Nch MOSトランジスタNMT3乃至6は、同一素子形成領域1に配置形成され、ゲートが互いに平行に配列され、ゲート(ゲート電極)が2フィンガーであり、Nch MOSトランジスタNMT3のゲート電極が同一ゲート電極・ゲート配線2(入力信号Sin1側)に束ねられ、Nch MOSトランジスタNMT5のゲート電極が同一ゲート電極・ゲート配線2(入力信号Sin2側)に束ねられ、Nch MOSトランジスタNMT4及びNMT6のゲート電極が同一ゲート電極・ゲート配線2(バイアス電圧Vb側)に束ねられ、フィンガー部のゲート長及びゲート幅が同一寸法に形成される。
Nch MOSトランジスタNMT3は、Nch MOSトランジスタフィンガー部NMT3a及びNMT3bを有し、Nch MOSトランジスタNMT4は、Nch MOSトランジスタフィンガー部NMT4a及びNMT4bを有している。Nch MOSトランジスタNMT5は、Nch MOSトランジスタフィンガー部NMT5a及びNMT5bを有し、Nch MOSトランジスタNMT6は、Nch MOSトランジスタフィンガー部NMT6a及びNMT6bを有している。Nch MOSトランジスタフィンガー部は素子形成領域1のX方向に並列に配置される。
Nch MOSトランジスタフィンガー部NMT3aは、高閾値トランジスタVth(H)であり、素子形成領域1の端部に配置形成され、ソースが素子形成領域1の端部側に設けられ、ソースに電流源4に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT4aは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT3aのドレインと同じ拡散層を共有し、ドレインにノードN31側に接続される金属配線3が設けられる。高閾値トランジスタVth(H)及び低閾値トランジスタVth(L)は、例えば閾値電圧調整用のチャネルイオン注入条件(チャネルドーズ量など)を変化させることで形成できる。
Nch MOSトランジスタフィンガー部NMT4bは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT4aのドレインと同じ拡散層を共有し、ドレインにノードN31側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT3bは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT4bのソースと同じ拡散層を共有し、ソースに電流源4に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT5aは、高閾値トランジスタVth(H)であり、ソースがNch MOSトランジスタフィンガー部NMT3bのソースと同じ拡散層を共有し、ソースに電流源4に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT6aは、低閾値トランジスタVth(L)であり、ソースがNch MOSトランジスタフィンガー部NMT5aのドレインと同じ拡散層を共有し、ドレインにノードN33側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT6bは、低閾値トランジスタVth(L)であり、ドレインがNch MOSトランジスタフィンガー部NMT6aのドレインと同じ拡散層を共有し、ドレインにノードN33側に接続される金属配線3が設けられる。
Nch MOSトランジスタフィンガー部NMT5bは、高閾値トランジスタVth(H)であり、ドレインがNch MOSトランジスタフィンガー部NMT6bのソースと同じ拡散層を共有し、ソースに電流源4に接続される金属配線3が設けられる。Nch MOSトランジスタフィンガー部NMT3a、NMT3b、NMT4a、NMT4b、NMT5a、NMT5b、NMT6a、及びNMT6bは、互いに平行に配列される。
ここでは、フィンガー本数が奇数或いは偶数の場合でもソース或いはドレインの配置を考慮する必要がない。一方、閾値電圧Vth7を有するNch MOSトランジスタNMT3及びNMT5と、閾値電圧Vth8を有するNch MOSトランジスタNMT4及びNMT6とを別の素子形成領域に配置形成した場合、ソース或いはドレインの順番を合わせる必要が生じる。この結果、本実施例では、別の素子形成領域に配置形成した場合と比較してパターンレイアウトの面積を縮小することができる。
また、カスコード接続差動増幅回路を構成するトランジスタを別の素子形成領域に配置形成した場合、素子分離領域を形成するSTIなどの応力の影響を受けてトランジスタの閾値電圧などの特性が変化する。特にトランジスタのゲート幅方向の素子形成領域の寸法が異なる場合にはより顕著となる。それに対して本実施例では応力の影響を抑制でき、トランジスタの特性バラツキを低減できる。
上述したように、本実施例の半導体集積回路では、Nch MOSトランジスタNMT3乃至6、抵抗R11、抵抗R12、及び電流源4が設けられる。ゲートにバイアス電圧Vbが印加されるNch MOSトランジスタNMT4とゲートに入力信号Sin1が入力されるNch MOSトランジスタNMT3は、ノードN31とノードN35の間に縦続接続される。ゲートにバイアス電圧Vbが印加されるNch MOSトランジスタNMT6とゲートに入力信号Sin2が入力されるNch MOSトランジスタNMT5は、ノードN33とノードN35の間に縦続接続される。Nch MOSトランジスタNMT3とNch MOSトランジスタNMT5は差動対をなす。低電位側電源(接地電位)Vss側に設けられるNch MOSトランジスタNMT3及びNMT5の閾値電圧は、Nch MOSトランジスタNMT4及びNMT6の閾値電圧よりも大きく設定される。Nch MOSトランジスタNMT3乃至6のゲートは、素子形成領域1に並列配置される。
このため、Nch MOSトランジスタの閾値電圧を同一にした場合と比較し、カスコード接続差動増幅回路70の電源電圧マージンを大きくでき、低電圧で動作させることができる。また、カスコード接続差動増幅回路を構成するNch MOSトランジスタをそれぞれ別の素子形成領域に配置形成した場合と比較し、パターンレイアウトの面積を縮小することができ、トランジスタの特性バラツキを低減できる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
例えば、実施例では、MOSトランジスタを用いて回路を構成しているが、MIS(Metal Insulator Semiconductor)トランジスタを用いて回路を構成してもよい。
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) ドレインが高電位側電源側に接続され、ゲートに電圧が印加され、ドレイン側から出力信号を出力する第1のNch絶縁ゲート型電界効果トランジスタと、閾値電圧が前記第1のNch絶縁ゲート型電界効果トランジスタの閾値電圧よりも大きく、ドレインが前記第1のNch絶縁ゲート型電界効果トランジスタのソースに接続され、ソースが低電位側電源側に接続され、ゲートに入力信号が入力される第2のNch絶縁ゲート型電界効果トランジスタとを具備し、前記第1及び第2のNch絶縁ゲート型電界効果トランジスタは同一素子形成領域に形成され、前記第1及び第2のNch絶縁ゲート型電界効果トランジスタのゲートは互いに平行に配列される半導体集積回路。
(付記2) ドレインが高電位側電源側に接続され、ゲートにバイアス電圧が印加され、ドレイン側から第1の出力信号を出力する第1のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記第1のNch絶縁ゲート型電界効果トランジスタのソースに接続され、ソースが低電位側電源側に接続され、ゲートに第1の入力信号が入力される第2のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記高電位側電源側に接続され、ゲートに前記バイアス電圧が印加され、ドレイン側から第2の出力信号を出力する第3のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記第3のNch絶縁ゲート型電界効果トランジスタのソースに接続され、ソースが前記低電位側電源側に接続され、ゲートに第2の入力信号が入力される第4のNch絶縁ゲート型電界効果トランジスタとを具備し、前記第2及び第4のNch絶縁ゲート型電界効果トランジスタの閾値電圧が前記第1及び第3のNch絶縁ゲート型電界効果トランジスタの閾値電圧よりも大きく、前記第1乃至4のNch絶縁ゲート型電界効果トランジスタは同一素子形成領域に形成され、前記第1乃至4のNch絶縁ゲート型電界効果トランジスタのゲートは互いに平行に配列される半導体集積回路。
(付記3) ドレインが高電位側電源側に接続され、ゲートがドレインに接続される第1のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記第1のNch絶縁ゲート型電界効果トランジスタのソースに接続され、ゲートがドレインに接続され、ソースが低電位側電源側に接続される第2のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記高電位側電源側に接続され、ゲートが前記第1のNch絶縁ゲート型電界効果トランジスタのゲートに接続される第3のNch絶縁ゲート型電界効果トランジスタと、ドレインが前記第3のNch絶縁ゲート型電界効果トランジスタのソースに接続され、ゲートが第2のNch絶縁ゲート型電界効果トランジスタのゲートに接続され、ソースが前記低電位側電源側に接続される第4のNch絶縁ゲート型電界効果トランジスタとを具備し、前記第2及び第4のNch絶縁ゲート型電界効果トランジスタの閾値電圧が前記第1及び第3のNch絶縁ゲート型電界効果トランジスタの閾値電圧よりも大きく、前記第1乃至4のNch絶縁ゲート型電界効果トランジスタは同一素子形成領域に形成され、前記第1乃至4のNch絶縁ゲート型電界効果トランジスタのゲートは互いに平行に配列される半導体集積回路。
(付記4) ソースが高電位側電源側に接続され、ゲートがドレインに接続される第1のPch絶縁ゲート型電界効果トランジスタと、ソースが前記第1のPch絶縁ゲート型電界効果トランジスタのドレインに接続され、ゲートがドレインに接続され、ドレインが低電位側電源側に接続される第2のPch絶縁ゲート型電界効果トランジスタと、ソースが前記高電位側電源側に接続され、ゲートが前記第1のPch絶縁ゲート型電界効果トランジスタのゲートに接続される第3のPch絶縁ゲート型電界効果トランジスタと、ソースが前記第3のPch絶縁ゲート型電界効果トランジスタのドレインに接続され、ゲートが前記第2のPch絶縁ゲート型電界効果トランジスタのゲートに接続され、ドレインが前記低電位側電源側に接続される第4のPch絶縁ゲート型電界効果トランジスタとを具備し、前記第1及び第3のPch絶縁ゲート型電界効果トランジスタの閾値電圧の絶対値が前記第2及び第4のPch絶縁ゲート型電界効果トランジスタの閾値電圧の絶対値よりも大きく、前記第1乃至4のPch絶縁ゲート型電界効果トランジスタは同一素子形成領域に形成され、前記第1乃至4のPch絶縁ゲート型電界効果トランジスタのゲートは互いに平行に配列される半導体集積回路。
本発明の実施例1に係るカスコード型カレントミラー回路を示す回路図。
図1の領域Aのパターンレイアウトを示す模式平面図。
本発明の実施例2に係るパターンレイアウトを示す模式平面図。
本発明の実施例3に係るカスコード型カレントミラー回路を示す回路図。
図4の領域Bのパターンレイアウトを示す模式平面図。
本発明の実施例4に係るカスコード型増幅器を示す回路図。
図6の領域Cのパターンレイアウトを示す模式平面図。
本発明の実施例5に係るカスコード接続差動増幅回路を示す回路図。
図8の領域Dのパターンレイアウトを示す模式平面図。
符号の説明
1 素子形成領域
2 ゲート電極・ゲート配線
3 金属配線
4 電流源
11 接続部
50、51 カスコード型カレントミラー回路
60 カスコード型増幅器
70 カスコード接続差動増幅回路
Iout1〜4 出力電流
Iref 基準電流
N1〜6、N11〜16、N21〜23、N31〜35 ノード
NMT1〜6、NMT11、12、21、22、31、32、41、42、51、52 Nch MOSトランジスタ
NMT1a〜d、NMT2a〜d、NMT3a、3b、NMT4a、4b、NMT5a、5b、NMT6a、6b、NMT11a、11b、12a、12b、21a、21b、22a、22b、NMT11aa、11bb、12aa、12bb、21aa、21bb、22aa、22bb Nch MOSトランジスタフィンガー部
PMT11、12、21、22、31、32、41、42、51、52 Pch MOSトランジスタ
PMT11a、11b、12a、12b、21a、21b、22a、22b Pch MOSトランジスタフィンガー部
R1〜3、R11、R12 抵抗
Sin、Sin1、Sin2 入力信号
Sout、Sout1、Sout2 出力信号
Vb バイアス電圧
Vth(H) 高閾値トランジスタ
Vth(L)低閾値トランジスタ
Vdd 高電位側電源
Vss 低電位側電源(接地電位)