JP2001156558A - カスコード・カレントミラー回路 - Google Patents
カスコード・カレントミラー回路Info
- Publication number
- JP2001156558A JP2001156558A JP33343999A JP33343999A JP2001156558A JP 2001156558 A JP2001156558 A JP 2001156558A JP 33343999 A JP33343999 A JP 33343999A JP 33343999 A JP33343999 A JP 33343999A JP 2001156558 A JP2001156558 A JP 2001156558A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- current
- cascode
- size
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 電圧マージンに有利でかつ低消費電力で動作
することが可能なカスコード・カレントミラー回路を得
ること。 【解決手段】 ＭＯＳトランジスタＰ３０〜Ｐ３３によ
り構成される第１のカスコード・カレントミラー対に流
れる電流の１／ｍ倍（ｍは整数）の電流を流す電流路
（ＰＡＳＳ３２）を形成する複数のＭＯＳトランジスタ
Ｐ３４、Ｎ３２およびＮ３３と、上記第１のカスコード
・カレントミラー対に流れる電流の１／（ｍ＊３）倍の
電流を流す電流路（ＰＡＳＳ３３）を形成する複数のＭ
ＯＳトランジスタＰ３５、Ｎ３４、Ｎ３５およびＮ３６
と、上記第１のカスコード・カレントミラー対に流れる
電流の２／（ｍ＊３）倍の電流を流す電流路（ＰＡＳＳ
３４）を形成する複数のＭＯＳトランジスタＰ３６およ
びＮ３７と、を具備する。
することが可能なカスコード・カレントミラー回路を得
ること。 【解決手段】 ＭＯＳトランジスタＰ３０〜Ｐ３３によ
り構成される第１のカスコード・カレントミラー対に流
れる電流の１／ｍ倍（ｍは整数）の電流を流す電流路
（ＰＡＳＳ３２）を形成する複数のＭＯＳトランジスタ
Ｐ３４、Ｎ３２およびＮ３３と、上記第１のカスコード
・カレントミラー対に流れる電流の１／（ｍ＊３）倍の
電流を流す電流路（ＰＡＳＳ３３）を形成する複数のＭ
ＯＳトランジスタＰ３５、Ｎ３４、Ｎ３５およびＮ３６
と、上記第１のカスコード・カレントミラー対に流れる
電流の２／（ｍ＊３）倍の電流を流す電流路（ＰＡＳＳ
３４）を形成する複数のＭＯＳトランジスタＰ３６およ
びＮ３７と、を具備する。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧マージンに
有利なカスコード・カレントミラー回路に関するもので
ある。
有利なカスコード・カレントミラー回路に関するもので
ある。
【０００２】
【従来の技術】図２は、従来の通常のカスコード・カレ
ントミラー回路を示す図である。図２に示すカスコード
・カレントミラー回路は、カレントミラー対をなすｐチ
ャネルＭＯＳトランジスタＰ１０およびＰ１２と、カレ
ントミラー対をなすｐチャネルＭＯＳトランジスタＰ１
１およびＰ１３と、がカスコード接続された構成を備え
ており、このカスコード接続された構成（カスコード・
カレントミラー対）のうち上段のカレントミラー対（第
１のカレントミラー対）のソースはともに電源電圧に接
続され、下段のカレントミラー対（第２のカレントミラ
ー対）のドレインの一方、すなわちｐチャネルＭＯＳト
ランジスタＰ１１のドレインは定電流ｉを供給する定電
流源９に接続されている。
ントミラー回路を示す図である。図２に示すカスコード
・カレントミラー回路は、カレントミラー対をなすｐチ
ャネルＭＯＳトランジスタＰ１０およびＰ１２と、カレ
ントミラー対をなすｐチャネルＭＯＳトランジスタＰ１
１およびＰ１３と、がカスコード接続された構成を備え
ており、このカスコード接続された構成（カスコード・
カレントミラー対）のうち上段のカレントミラー対（第
１のカレントミラー対）のソースはともに電源電圧に接
続され、下段のカレントミラー対（第２のカレントミラ
ー対）のドレインの一方、すなわちｐチャネルＭＯＳト
ランジスタＰ１１のドレインは定電流ｉを供給する定電
流源９に接続されている。
【０００３】また、このカスコード・カレントミラー回
路は、カレントミラー対をなすｎチャネルＭＯＳトラン
ジスタＮ１０およびＮ１２と、カレントミラー対をなす
ｎチャネルＭＯＳトランジスタＮ１１およびＮ１３と、
がカスコード接続された構成（カスコード・カレントミ
ラー対）を備え、このカスコード接続された構成のうち
上段のカレントミラー対（第３のカレントミラー対）の
ドレインの一方、すなわちｎチャネルＭＯＳトランジス
タＮ１０のドレインは上記した第２のカレントミラー対
の他方のドレインであるｐチャネルＭＯＳトランジスタ
Ｐ１３のドレインに接続され、下段のカレントミラー対
（第４のカレントミラー対）のソースはともに接地され
ている。さらに、上記した第３のカレントミラー対のド
レインの他方、すなわちｎチャネルＭＯＳトランジスタ
Ｎ１２のドレインは、ソースを電源電圧に接続しかつカ
スコード接続されたｐチャネルＭＯＳトランジスタＰ１
４およびＰ１５に接続されている。
路は、カレントミラー対をなすｎチャネルＭＯＳトラン
ジスタＮ１０およびＮ１２と、カレントミラー対をなす
ｎチャネルＭＯＳトランジスタＮ１１およびＮ１３と、
がカスコード接続された構成（カスコード・カレントミ
ラー対）を備え、このカスコード接続された構成のうち
上段のカレントミラー対（第３のカレントミラー対）の
ドレインの一方、すなわちｎチャネルＭＯＳトランジス
タＮ１０のドレインは上記した第２のカレントミラー対
の他方のドレインであるｐチャネルＭＯＳトランジスタ
Ｐ１３のドレインに接続され、下段のカレントミラー対
（第４のカレントミラー対）のソースはともに接地され
ている。さらに、上記した第３のカレントミラー対のド
レインの他方、すなわちｎチャネルＭＯＳトランジスタ
Ｎ１２のドレインは、ソースを電源電圧に接続しかつカ
スコード接続されたｐチャネルＭＯＳトランジスタＰ１
４およびＰ１５に接続されている。
【０００４】そして、上記構成において、ｐチャネルＭ
ＯＳトランジスタＰ１４およびＰ１５とｎチャネルＭＯ
ＳトランジスタＮ１２およびＮ１３とにより電流路（Ｐ
ＡＳＳ１２）が形成され、ｐチャネルＭＯＳトランジス
タＰ１０およびＰ１１により電流路（ＰＡＳＳ１０）が
形成され、ｐチャネルＭＯＳトランジスタＰ１２および
Ｐ１３とｎチャネルＭＯＳトランジスタＮ１０およびＮ
１１とにより電流路（ＰＡＳＳ１１）が形成されてい
る。なお、図中の下段において示す記号は、各ＭＯＳト
ランジスタのチャネル長（以下、Ｌサイズと称する）と
チャネル幅（以下、Ｗサイズと称する）を示したもので
あり、かっこ内は順に（Ｌサイズ，Ｗサイズ）を示して
いる。ここで、ＰＬ１２＞ＰＬ１３およびＮＬ１１＞Ｎ
Ｌ１０の関係が成り立っているものとする。
ＯＳトランジスタＰ１４およびＰ１５とｎチャネルＭＯ
ＳトランジスタＮ１２およびＮ１３とにより電流路（Ｐ
ＡＳＳ１２）が形成され、ｐチャネルＭＯＳトランジス
タＰ１０およびＰ１１により電流路（ＰＡＳＳ１０）が
形成され、ｐチャネルＭＯＳトランジスタＰ１２および
Ｐ１３とｎチャネルＭＯＳトランジスタＮ１０およびＮ
１１とにより電流路（ＰＡＳＳ１１）が形成されてい
る。なお、図中の下段において示す記号は、各ＭＯＳト
ランジスタのチャネル長（以下、Ｌサイズと称する）と
チャネル幅（以下、Ｗサイズと称する）を示したもので
あり、かっこ内は順に（Ｌサイズ，Ｗサイズ）を示して
いる。ここで、ＰＬ１２＞ＰＬ１３およびＮＬ１１＞Ｎ
Ｌ１０の関係が成り立っているものとする。
【０００５】以下に、上記した構成を有するカスコード
・カレントミラー回路の動作について説明する。まず、
図２において、上記した第３および第４のカレントミラ
ー対により、ｎチャネルＭＯＳトランジスタＮ１０に対
してｎチャネルＭＯＳトランジスタＮ１２のＷサイズが
ｎ倍であり、かつｎチャネルＭＯＳトランジスタＮ１１
に対してｎチャネルＭＯＳトランジスタＮ１３のＷサイ
ズがｎ倍であることから、電流路（ＰＡＳＳ１２）に流
れる電流は、電流路（ＰＡＳＳ１１）からの電流ｉのカ
レントミラー転写により、ｉ＊ｎと表される。
・カレントミラー回路の動作について説明する。まず、
図２において、上記した第３および第４のカレントミラ
ー対により、ｎチャネルＭＯＳトランジスタＮ１０に対
してｎチャネルＭＯＳトランジスタＮ１２のＷサイズが
ｎ倍であり、かつｎチャネルＭＯＳトランジスタＮ１１
に対してｎチャネルＭＯＳトランジスタＮ１３のＷサイ
ズがｎ倍であることから、電流路（ＰＡＳＳ１２）に流
れる電流は、電流路（ＰＡＳＳ１１）からの電流ｉのカ
レントミラー転写により、ｉ＊ｎと表される。
【０００６】図示するように、カレントミラー転写元の
ｎチャネルＭＯＳトランジスタＮ１０では、ゲート−ソ
ース間電位（ＶGS10）とドレイン−ソース間電位（Ｖ
DS10）とは等しく、同様にｎチャネルＭＯＳトランジス
タＮ１１においても、ゲート−ソース間電位（ＶGS11）
とドレイン−ソース間電位（ＶDS11）とは等しい。
ｎチャネルＭＯＳトランジスタＮ１０では、ゲート−ソ
ース間電位（ＶGS10）とドレイン−ソース間電位（Ｖ
DS10）とは等しく、同様にｎチャネルＭＯＳトランジス
タＮ１１においても、ゲート−ソース間電位（ＶGS11）
とドレイン−ソース間電位（ＶDS11）とは等しい。
【０００７】したがって、カレントミラー転写先のｎチ
ャネルＭＯＳトランジスタＮ１３では、ゲート−ソース
間電位（ＶGS13）において、ＶGS13＝ＶGS11＝ＶDS11が
成り立ち、ｎチャネルＭＯＳトランジスタＮ１２では、
ゲート−ソース間電位（ＶGS 12）において、ＶGS12＝Ｖ
G12−ＶS12＝ＶGS11+ＶGS10−ＶDS13が成立する。な
お、ＶG12、ＶS12は、それぞれｎチャネルＭＯＳトラン
ジスタＮ１２のゲート電位、ｎチャネルＭＯＳトランジ
スタＮ１２のソース電位を表す。
ャネルＭＯＳトランジスタＮ１３では、ゲート−ソース
間電位（ＶGS13）において、ＶGS13＝ＶGS11＝ＶDS11が
成り立ち、ｎチャネルＭＯＳトランジスタＮ１２では、
ゲート−ソース間電位（ＶGS 12）において、ＶGS12＝Ｖ
G12−ＶS12＝ＶGS11+ＶGS10−ＶDS13が成立する。な
お、ＶG12、ＶS12は、それぞれｎチャネルＭＯＳトラン
ジスタＮ１２のゲート電位、ｎチャネルＭＯＳトランジ
スタＮ１２のソース電位を表す。
【０００８】ここで、ＭＯＳトランジスタの飽和領域で
は、一般に ＶGS＝ＳＱＲＴ（αＩＬ／Ｗ）＋ＶTH が成立する。なお、ＶGS、Ｉ、Ｌ、Ｗおよびαは、順に
ゲート−ソース間電圧、ドレイン電流（ＩDS）、Ｌサイ
ズ、Ｗサイズおよび定数を表している。
は、一般に ＶGS＝ＳＱＲＴ（αＩＬ／Ｗ）＋ＶTH が成立する。なお、ＶGS、Ｉ、Ｌ、Ｗおよびαは、順に
ゲート−ソース間電圧、ドレイン電流（ＩDS）、Ｌサイ
ズ、Ｗサイズおよび定数を表している。
【０００９】ここで、ＳＱＲＴ（αＩＬ／Ｗ）＝Δと置
換すると、 ＶGS12＝Δ11＋ＶTH11＋Δ10＋ＶTH10−ＶDS13 ＝Δ13＋ＶTH13＋Δ12＋ＶTH12−ＶDS13 と表すことができる。なお、Δ10、Δ11、Δ12およびΔ
13は、順にｎチャネルＭＯＳトランジスタＮ１０、Ｎ１
１、Ｎ１２およびＮ１３における上記Δを示し、
ＶTH10、ＶTH11、ＶTH12およびＶTH13は、順にｎチャネ
ルＭＯＳトランジスタＮ１０、Ｎ１１、Ｎ１２およびＮ
１３における上記ＶTHを示している。
換すると、 ＶGS12＝Δ11＋ＶTH11＋Δ10＋ＶTH10−ＶDS13 ＝Δ13＋ＶTH13＋Δ12＋ＶTH12−ＶDS13 と表すことができる。なお、Δ10、Δ11、Δ12およびΔ
13は、順にｎチャネルＭＯＳトランジスタＮ１０、Ｎ１
１、Ｎ１２およびＮ１３における上記Δを示し、
ＶTH10、ＶTH11、ＶTH12およびＶTH13は、順にｎチャネ
ルＭＯＳトランジスタＮ１０、Ｎ１１、Ｎ１２およびＮ
１３における上記ＶTHを示している。
【００１０】上記した第３および第４のカレントミラー
対が正常に動作するには、各ＭＯＳトランジスタが常に
飽和領域で動作している必要があり、ＭＯＳトランジス
タが飽和領域で動作するには、ＶDS≧ＶGS−ＶTHの関係
式が成り立つ必要がある。また、上記したように、飽和
領域では、ＶGS＝ＶTH＋Δの関係式が成り立つため、Ｖ
DS≧Δという関係が成立する必要がある。
対が正常に動作するには、各ＭＯＳトランジスタが常に
飽和領域で動作している必要があり、ＭＯＳトランジス
タが飽和領域で動作するには、ＶDS≧ＶGS−ＶTHの関係
式が成り立つ必要がある。また、上記したように、飽和
領域では、ＶGS＝ＶTH＋Δの関係式が成り立つため、Ｖ
DS≧Δという関係が成立する必要がある。
【００１１】一方、ｎチャネルＭＯＳトランジスタＮ１
２において、ＶDS12≧ＶGS12−ＶTH 12が成立する必要が
ある。この式を変形すると、 ＶD12−ＶDS13≧ＶG12−ＶDS13−ＶTH12 ＝ＶG10−ＶDS13−ＶTH12 ＶD12≧ＶGS11＋ＶGS10−ＶTH12 ＝ＶTH11＋Δ11＋ＶTH10＋Δ10−ＶTH12 ＝ＶTH13＋Δ13＋ＶTH12＋Δ12−ＶTH12 ＝ＶTH13＋Δ12＋Δ13 となる。なお、上式において、ＶDS12、ＶD12、ＶG12、
ＶDS13、およびＶG10は、順にｎチャネルＭＯＳトラン
ジスタＮ１２のドレイン−ソース間電圧、同ＭＯＳトラ
ンジスタのドレイン電位、同ＭＯＳトランジスタのゲー
ト電位、ｎチャネルＭＯＳトランジスタＮ１３のドレイ
ン−ソース間電圧およびｎチャネルＭＯＳトランジスタ
Ｎ１０のゲート電位を示す。
２において、ＶDS12≧ＶGS12−ＶTH 12が成立する必要が
ある。この式を変形すると、 ＶD12−ＶDS13≧ＶG12−ＶDS13−ＶTH12 ＝ＶG10−ＶDS13−ＶTH12 ＶD12≧ＶGS11＋ＶGS10−ＶTH12 ＝ＶTH11＋Δ11＋ＶTH10＋Δ10−ＶTH12 ＝ＶTH13＋Δ13＋ＶTH12＋Δ12−ＶTH12 ＝ＶTH13＋Δ12＋Δ13 となる。なお、上式において、ＶDS12、ＶD12、ＶG12、
ＶDS13、およびＶG10は、順にｎチャネルＭＯＳトラン
ジスタＮ１２のドレイン−ソース間電圧、同ＭＯＳトラ
ンジスタのドレイン電位、同ＭＯＳトランジスタのゲー
ト電位、ｎチャネルＭＯＳトランジスタＮ１３のドレイ
ン−ソース間電圧およびｎチャネルＭＯＳトランジスタ
Ｎ１０のゲート電位を示す。
【００１２】ここで、本来、ｎチャネルＭＯＳトランジ
スタＮ１２およびＮ１３が常に飽和領域であるために
は、ＶDS12≧Δ12、ＶDS13≧Δ13、すなわちＶD12（＝
ＶDS12＋ＶDS13）≧Δ12＋Δ13であればよい。ところ
が、上記したように、ＶD12≧ＶT H13＋Δ12＋Δ13とな
る必要があるので、このカスコード・カレントミラー回
路は、ＶTH13分余計に電圧を必要とすることになる。そ
こで、このＶTH13分余計に使用している電圧を削減した
「電圧マージンに有利なカスコード・カレントミラー回
路」が知られている。
スタＮ１２およびＮ１３が常に飽和領域であるために
は、ＶDS12≧Δ12、ＶDS13≧Δ13、すなわちＶD12（＝
ＶDS12＋ＶDS13）≧Δ12＋Δ13であればよい。ところ
が、上記したように、ＶD12≧ＶT H13＋Δ12＋Δ13とな
る必要があるので、このカスコード・カレントミラー回
路は、ＶTH13分余計に電圧を必要とすることになる。そ
こで、このＶTH13分余計に使用している電圧を削減した
「電圧マージンに有利なカスコード・カレントミラー回
路」が知られている。
【００１３】図３は、従来の電圧マージンに有利なカス
コード・カレントミラー回路を示す図である。なお、図
３において、電流路（ＰＡＳＳ２５）、（ＰＡＳＳ２
０）および（ＰＡＳＳ２１）と、ＭＯＳトランジスタＰ
２０〜Ｐ２３、Ｐ２７、Ｐ２８、Ｎ２０、Ｎ２１、Ｎ２
８およびＮ２９とは、順に、図２に示した（ＰＡＳＳ１
２）、（ＰＡＳＳ１０）および（ＰＡＳＳ１１）と、Ｍ
ＯＳトランジスタＰ１０〜Ｐ１３、Ｐ１４、Ｐ１５、Ｎ
１０、Ｎ１１、Ｎ１２およびＮ１３に相当する。
コード・カレントミラー回路を示す図である。なお、図
３において、電流路（ＰＡＳＳ２５）、（ＰＡＳＳ２
０）および（ＰＡＳＳ２１）と、ＭＯＳトランジスタＰ
２０〜Ｐ２３、Ｐ２７、Ｐ２８、Ｎ２０、Ｎ２１、Ｎ２
８およびＮ２９とは、順に、図２に示した（ＰＡＳＳ１
２）、（ＰＡＳＳ１０）および（ＰＡＳＳ１１）と、Ｍ
ＯＳトランジスタＰ１０〜Ｐ１３、Ｐ１４、Ｐ１５、Ｎ
１０、Ｎ１１、Ｎ１２およびＮ１３に相当する。
【００１４】図３に示すカスコード・カレントミラー回
路では、図２に示した回路構成に加えて、ｐチャネルＭ
ＯＳトランジスタＰ２０とカレントミラー対をなすｐチ
ャネルＭＯＳトランジスタＰ２４と、カレントミラー対
をなすｐチャネルＭＯＳトランジスタＰ２５およびＰ２
６と、カレントミラー対をなすｎチャネルＭＯＳトラン
ジスタＮ２２およびＮ２４と、カレントミラー対をなす
ｎチャネルＭＯＳトランジスタＮ２３およびＮ２６と、
負荷素子として機能するｎチャネルＭＯＳトランジスタ
Ｎ２５およびＮ２７と、を備えている。
路では、図２に示した回路構成に加えて、ｐチャネルＭ
ＯＳトランジスタＰ２０とカレントミラー対をなすｐチ
ャネルＭＯＳトランジスタＰ２４と、カレントミラー対
をなすｐチャネルＭＯＳトランジスタＰ２５およびＰ２
６と、カレントミラー対をなすｎチャネルＭＯＳトラン
ジスタＮ２２およびＮ２４と、カレントミラー対をなす
ｎチャネルＭＯＳトランジスタＮ２３およびＮ２６と、
負荷素子として機能するｎチャネルＭＯＳトランジスタ
Ｎ２５およびＮ２７と、を備えている。
【００１５】そして、上記構成において、ｐチャネルＭ
ＯＳトランジスタＰ２４とｎチャネルＭＯＳトランジス
タＮ２２およびＮ２３とにより電流路（ＰＡＳＳ２２）
が形成され、ｐチャネルＭＯＳトランジスタＰ２５とｎ
チャネルＭＯＳトランジスタＮ２４、Ｎ２５およびＮ２
６とにより電流路（ＰＡＳＳ２３）が形成され、ｐチャ
ネルＭＯＳトランジスタＰ２６とｎチャネルＭＯＳトラ
ンジスタＮ２７とにより電流路（ＰＡＳＳ２４）が形成
されている。
ＯＳトランジスタＰ２４とｎチャネルＭＯＳトランジス
タＮ２２およびＮ２３とにより電流路（ＰＡＳＳ２２）
が形成され、ｐチャネルＭＯＳトランジスタＰ２５とｎ
チャネルＭＯＳトランジスタＮ２４、Ｎ２５およびＮ２
６とにより電流路（ＰＡＳＳ２３）が形成され、ｐチャ
ネルＭＯＳトランジスタＰ２６とｎチャネルＭＯＳトラ
ンジスタＮ２７とにより電流路（ＰＡＳＳ２４）が形成
されている。
【００１６】以下に、上記した構成を有する電圧マージ
ンに有利なカスコード・カレントミラー回路の動作につ
いて説明する。図３において、ｎチャネルＭＯＳトラン
ジスタＮ２０に対してｎチャネルＭＯＳトランジスタＮ
２８のＷサイズがｎ倍であり、かつｎチャネルＭＯＳト
ランジスタＮ２１に対してｎチャネルＭＯＳトランジス
タＮ２９のＷサイズがｎ倍であることから、電流路（Ｐ
ＡＳＳ２５）に流れる電流は、電流路（ＰＡＳＳ２１）
からの電流ｉのカレントミラー転写により、ｉ＊ｎと表
される。また、ｐチャネルＭＯＳトランジスタＰ２０お
よびＰ２１は同サイズなので、電流路（ＰＡＳＳ２１）
に流れる電流は、電流路（ＰＡＳＳ２０）と同じｉとな
る。
ンに有利なカスコード・カレントミラー回路の動作につ
いて説明する。図３において、ｎチャネルＭＯＳトラン
ジスタＮ２０に対してｎチャネルＭＯＳトランジスタＮ
２８のＷサイズがｎ倍であり、かつｎチャネルＭＯＳト
ランジスタＮ２１に対してｎチャネルＭＯＳトランジス
タＮ２９のＷサイズがｎ倍であることから、電流路（Ｐ
ＡＳＳ２５）に流れる電流は、電流路（ＰＡＳＳ２１）
からの電流ｉのカレントミラー転写により、ｉ＊ｎと表
される。また、ｐチャネルＭＯＳトランジスタＰ２０お
よびＰ２１は同サイズなので、電流路（ＰＡＳＳ２１）
に流れる電流は、電流路（ＰＡＳＳ２０）と同じｉとな
る。
【００１７】つぎに、ｐチャネルＭＯＳトランジスタＰ
２４およびＰ２２も同サイズなので、電流路（ＰＡＳＳ
２２）に流れる電流もまたｉとなる。また、ｎチャネル
ＭＯＳトランジスタＮ２３およびＮ２６も同サイズなの
で、ｎチャネルＭＯＳトランジスタＮ２６に流れる電流
もまたｉとなる。そして、ｐチャネルＭＯＳトランジス
タＰ２５およびＰ２６のサイズ比は、１：２であるた
め、電流路（ＰＡＳＳ２３）はｉ／３、電流路（ＰＡＳ
Ｓ２４）はｉ＊２／３の電流が流れることになる。
２４およびＰ２２も同サイズなので、電流路（ＰＡＳＳ
２２）に流れる電流もまたｉとなる。また、ｎチャネル
ＭＯＳトランジスタＮ２３およびＮ２６も同サイズなの
で、ｎチャネルＭＯＳトランジスタＮ２６に流れる電流
もまたｉとなる。そして、ｐチャネルＭＯＳトランジス
タＰ２５およびＰ２６のサイズ比は、１：２であるた
め、電流路（ＰＡＳＳ２３）はｉ／３、電流路（ＰＡＳ
Ｓ２４）はｉ＊２／３の電流が流れることになる。
【００１８】つぎに、図中のノード「Ｙ」の電位を求め
る。まず、ｎチャネルＭＯＳトランジスタＮ２２のドレ
イン電位ＶD22が、 ＶD22＝ＶDS22＋ＶDS23＝ＶGS22＋ＶGS23 ＝ＶTH22＋Δ22＋ＶTH23＋Δ23＝ＶTH20＋Δ20＋ＶTH21
＋Δ21 と表すことができる。ここで、ＶTH20およびΔ20は、順
にｎチャネルＭＯＳトランジスタＮ２０におけるスレッ
ショルド・レベルおよび上記Δを示し、ＶTH21およびΔ
21は、順にｎチャネルＭＯＳトランジスタＮ２１におけ
るスレッショルド・レベルおよび上記Δを示す。
る。まず、ｎチャネルＭＯＳトランジスタＮ２２のドレ
イン電位ＶD22が、 ＶD22＝ＶDS22＋ＶDS23＝ＶGS22＋ＶGS23 ＝ＶTH22＋Δ22＋ＶTH23＋Δ23＝ＶTH20＋Δ20＋ＶTH21
＋Δ21 と表すことができる。ここで、ＶTH20およびΔ20は、順
にｎチャネルＭＯＳトランジスタＮ２０におけるスレッ
ショルド・レベルおよび上記Δを示し、ＶTH21およびΔ
21は、順にｎチャネルＭＯＳトランジスタＮ２１におけ
るスレッショルド・レベルおよび上記Δを示す。
【００１９】また、このドレイン電位ＶD22は、ｎチャ
ネルＭＯＳトランジスタＮ２４のゲート電位ＶG24と一
致し、ｎチャネルＭＯＳトランジスタＮ２６のドレイン
電位ＶD26は、ＶG24−ＶGS24−ＶDS25と表すことができ
るので、 ＶD26＝（ＶTH20＋Δ20＋ＶTH21＋Δ21）−（ＶTH24＋
Δ24）−（ＶTH25＋Δ25） ＝（ＶTH20＋Δ20＋ＶTH21＋Δ21）−（ＶTH21＋Δ21／
√３）−（ＶTH21＋Δ21／√３） が成り立つ。ここで、ＶGS24、ＶDS25はそれぞれｎチャ
ネルＭＯＳトランジスタＮ２４のゲート−ソース間電
圧、ｎチャネルＭＯＳトランジスタＮ２５のドレイン−
ソース間電圧を示す。
ネルＭＯＳトランジスタＮ２４のゲート電位ＶG24と一
致し、ｎチャネルＭＯＳトランジスタＮ２６のドレイン
電位ＶD26は、ＶG24−ＶGS24−ＶDS25と表すことができ
るので、 ＶD26＝（ＶTH20＋Δ20＋ＶTH21＋Δ21）−（ＶTH24＋
Δ24）−（ＶTH25＋Δ25） ＝（ＶTH20＋Δ20＋ＶTH21＋Δ21）−（ＶTH21＋Δ21／
√３）−（ＶTH21＋Δ21／√３） が成り立つ。ここで、ＶGS24、ＶDS25はそれぞれｎチャ
ネルＭＯＳトランジスタＮ２４のゲート−ソース間電
圧、ｎチャネルＭＯＳトランジスタＮ２５のドレイン−
ソース間電圧を示す。
【００２０】ノード「Ｙ」の電位はＶD26+ＶGS27と表す
ことができるので、結局は、 ＶY＝（ＶTH20＋Δ20＋ＶTH21＋Δ21）−２（ＶTH21＋
Δ21／√３）＋（ＶTH21＋２Δ21／√３）＝ＶTH20＋Δ
20＋Δ21 が成り立つ。ここで、ＶDS22、ＶGS22、ＶTH22およびΔ
22は、順にｎチャネルＭＯＳトランジスタＮ２２におけ
るドレイン−ソース間電圧、ゲート−ソース間電圧、ス
レッショルド・レベルおよび上記Δを示し、ＶDS23、Ｖ
GS23、ＶTH23およびΔ23は、順にｎチャネルＭＯＳトラ
ンジスタＮ２３におけるドレイン−ソース間電圧、ゲー
ト−ソース間電圧、スレッショルド・レベルおよび上記
Δを示す。
ことができるので、結局は、 ＶY＝（ＶTH20＋Δ20＋ＶTH21＋Δ21）−２（ＶTH21＋
Δ21／√３）＋（ＶTH21＋２Δ21／√３）＝ＶTH20＋Δ
20＋Δ21 が成り立つ。ここで、ＶDS22、ＶGS22、ＶTH22およびΔ
22は、順にｎチャネルＭＯＳトランジスタＮ２２におけ
るドレイン−ソース間電圧、ゲート−ソース間電圧、ス
レッショルド・レベルおよび上記Δを示し、ＶDS23、Ｖ
GS23、ＶTH23およびΔ23は、順にｎチャネルＭＯＳトラ
ンジスタＮ２３におけるドレイン−ソース間電圧、ゲー
ト−ソース間電圧、スレッショルド・レベルおよび上記
Δを示す。
【００２１】一方、ｎチャネルＭＯＳトランジスタＮ２
８が飽和領域で動作するには、ＶDS 28≧ＶGS28−ＶTH28
を満たす必要があるので、 ＶD28−ＶDS29≧ＶG28−ＶDS29−ＶTH28 ＝ＶY−ＶDS29−ＶTH28 ＝ＶTH20＋Δ20＋Δ21−ＶDS29−ＶTH20 すなわち、ＶD28≧Δ20＋Δ21となり、これは、通常の
カスコード・カレントミラー回路の動作説明において求
めた理論上の式ＶD12≧Δ12＋Δ13に相当する。
８が飽和領域で動作するには、ＶDS 28≧ＶGS28−ＶTH28
を満たす必要があるので、 ＶD28−ＶDS29≧ＶG28−ＶDS29−ＶTH28 ＝ＶY−ＶDS29−ＶTH28 ＝ＶTH20＋Δ20＋Δ21−ＶDS29−ＶTH20 すなわち、ＶD28≧Δ20＋Δ21となり、これは、通常の
カスコード・カレントミラー回路の動作説明において求
めた理論上の式ＶD12≧Δ12＋Δ13に相当する。
【００２２】よって、このカスコード・カレントミラー
回路は、上述した通常のカスコード・カレントミラー回
路に対して、上記した電圧Ｙを得るために３つの電流路
（ＰＡＳＳ２２）、（ＰＡＳＳ２３）および（ＰＡＳＳ
２４）を加えることにより、図２に示したＶTH13に相当
する電圧分だけ大きな信号の入力に対しての動作が可能
となる。
回路は、上述した通常のカスコード・カレントミラー回
路に対して、上記した電圧Ｙを得るために３つの電流路
（ＰＡＳＳ２２）、（ＰＡＳＳ２３）および（ＰＡＳＳ
２４）を加えることにより、図２に示したＶTH13に相当
する電圧分だけ大きな信号の入力に対しての動作が可能
となる。
【００２３】なお、上式において、ＶDS28、ＶGS28、Ｖ
TH28、ＶG28、ＶD28は、順にｎチャネルＭＯＳトランジ
スタＮ２８におけるドレイン−ソース間電圧、ゲート−
ソース間電圧、スレッショルド・レベル、ゲート電位お
よびドレイン電位を示し、Ｖ DS29はｎチャネルＭＯＳト
ランジスタＮ２９のドレイン−ソース間電圧を示す。
TH28、ＶG28、ＶD28は、順にｎチャネルＭＯＳトランジ
スタＮ２８におけるドレイン−ソース間電圧、ゲート−
ソース間電圧、スレッショルド・レベル、ゲート電位お
よびドレイン電位を示し、Ｖ DS29はｎチャネルＭＯＳト
ランジスタＮ２９のドレイン−ソース間電圧を示す。
【００２４】また、ｎチャネルＭＯＳトランジスタＮ２
９は、 ＶDS29＝ＶY−ＶGS28＝ＶY−ＶTH28−Δ28＝ＶY−ＶTH20−Δ20 ＝ＶTH20＋Δ20＋Δ21−ＶTH20−Δ20＝Δ21＝Δ29 となり、ＶDS29≧Δ29であればよいので、飽和領域であ
ることがわかる。
９は、 ＶDS29＝ＶY−ＶGS28＝ＶY−ＶTH28−Δ28＝ＶY−ＶTH20−Δ20 ＝ＶTH20＋Δ20＋Δ21−ＶTH20−Δ20＝Δ21＝Δ29 となり、ＶDS29≧Δ29であればよいので、飽和領域であ
ることがわかる。
【００２５】
【発明が解決しようとする課題】しかしながら、図３に
示す電圧マージンに有利なカスコード・カレントミラー
回路は、３つの電流路（ＰＡＳＳ２２）、（ＰＡＳＳ２
３）および（ＰＡＳＳ２４）に順に流れる電流を、ｉ、
ｉ／３およびｉ＊２／３としているが、回路の目的は、
上記した電圧Ｙを得ることであり、各電流路において必
ずしもこれら電流値ｉ、ｉ／３およびｉ＊２／３を要す
るものではなかった。特に、他の回路が、このカスコー
ド・カレントミラー回路を用いて大電流を得る必要がな
い場合には、上記した３つの電流路（ＰＡＳＳ２２）、
（ＰＡＳＳ２３）および（ＰＡＳＳ２４）に順に流れる
電流値は、最適なものではなく、回路の省電力化を妨げ
る要因となっていた。
示す電圧マージンに有利なカスコード・カレントミラー
回路は、３つの電流路（ＰＡＳＳ２２）、（ＰＡＳＳ２
３）および（ＰＡＳＳ２４）に順に流れる電流を、ｉ、
ｉ／３およびｉ＊２／３としているが、回路の目的は、
上記した電圧Ｙを得ることであり、各電流路において必
ずしもこれら電流値ｉ、ｉ／３およびｉ＊２／３を要す
るものではなかった。特に、他の回路が、このカスコー
ド・カレントミラー回路を用いて大電流を得る必要がな
い場合には、上記した３つの電流路（ＰＡＳＳ２２）、
（ＰＡＳＳ２３）および（ＰＡＳＳ２４）に順に流れる
電流値は、最適なものではなく、回路の省電力化を妨げ
る要因となっていた。
【００２６】この発明は上記のような問題点を解消する
ためになされたもので、電圧マージンに有利でかつ低消
費電力で動作することが可能なカスコード・カレントミ
ラー回路を得ることを目的とする。
ためになされたもので、電圧マージンに有利でかつ低消
費電力で動作することが可能なカスコード・カレントミ
ラー回路を得ることを目的とする。
【００２７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明にかかるカスコード・カ
レントミラー回路にあっては、双方のソースを電源電圧
に接続し、一方のドレインを定電流源に接続した第１の
カスコード・カレントミラー対と、一方のドレインを前
記第１のカスコード・カレントミラー対の他方のドレイ
ンに接続し、双方のソースを接地した第２のカスコード
・カレントミラー対と、を備えたカスコード・カレント
ミラー回路において、前記第１のカスコード・カレント
ミラー対に流れる電流の１／ｍ倍（ｍは整数）の電流を
流す第１の電流路を形成する複数の第１のＭＯＳトラン
ジスタと、前記第１のカスコード・カレントミラー対に
流れる電流の１／（ｍ＊３）倍の電流を流す第２の電流
路を形成する複数の第２のＭＯＳトランジスタと、前記
第１のカスコード・カレントミラー対に流れる電流の２
／（ｍ＊３）倍の電流を流す第３の電流路を形成する複
数の第３のＭＯＳトランジスタと、を具備することで、
前記第２のカスコード・カレントミラー対を構成する所
定のＭＯＳトランジスタのスレッショルド・レベル分だ
け出力電圧の変動範囲を高めたことを特徴とする。
目的を達成するため、この発明にかかるカスコード・カ
レントミラー回路にあっては、双方のソースを電源電圧
に接続し、一方のドレインを定電流源に接続した第１の
カスコード・カレントミラー対と、一方のドレインを前
記第１のカスコード・カレントミラー対の他方のドレイ
ンに接続し、双方のソースを接地した第２のカスコード
・カレントミラー対と、を備えたカスコード・カレント
ミラー回路において、前記第１のカスコード・カレント
ミラー対に流れる電流の１／ｍ倍（ｍは整数）の電流を
流す第１の電流路を形成する複数の第１のＭＯＳトラン
ジスタと、前記第１のカスコード・カレントミラー対に
流れる電流の１／（ｍ＊３）倍の電流を流す第２の電流
路を形成する複数の第２のＭＯＳトランジスタと、前記
第１のカスコード・カレントミラー対に流れる電流の２
／（ｍ＊３）倍の電流を流す第３の電流路を形成する複
数の第３のＭＯＳトランジスタと、を具備することで、
前記第２のカスコード・カレントミラー対を構成する所
定のＭＯＳトランジスタのスレッショルド・レベル分だ
け出力電圧の変動範囲を高めたことを特徴とする。
【００２８】この発明によれば、出力電圧の変動範囲を
高めるために追加された３つの電流路に流れる電流を、
第１のカスコード・カレントミラー対に流れる電流より
も小さくしているので、所望の出力電圧を得るために必
要な電流が小さくなる。
高めるために追加された３つの電流路に流れる電流を、
第１のカスコード・カレントミラー対に流れる電流より
も小さくしているので、所望の出力電圧を得るために必
要な電流が小さくなる。
【００２９】つぎの発明にかかるカスコード・カレント
ミラー回路にあっては、上記発明において、前記第１の
ＭＯＳトランジスタの少なくとも一つは、前記第１のカ
スコード・カレントミラー対を構成するＭＯＳトランジ
スタのサイズの１／ｍ倍のサイズであり、前記第２のＭ
ＯＳトランジスタの少なくとも一つは、前記第１のカス
コード・カレントミラー対を構成するＭＯＳトランジス
タのサイズの２／ｍ倍のサイズであり、前記第３のＭＯ
Ｓトランジスタの少なくとも一つは、前記第１のカスコ
ード・カレントミラー対を構成するＭＯＳトランジスタ
のサイズの４／ｍ倍のサイズであることを特徴とする。
ミラー回路にあっては、上記発明において、前記第１の
ＭＯＳトランジスタの少なくとも一つは、前記第１のカ
スコード・カレントミラー対を構成するＭＯＳトランジ
スタのサイズの１／ｍ倍のサイズであり、前記第２のＭ
ＯＳトランジスタの少なくとも一つは、前記第１のカス
コード・カレントミラー対を構成するＭＯＳトランジス
タのサイズの２／ｍ倍のサイズであり、前記第３のＭＯ
Ｓトランジスタの少なくとも一つは、前記第１のカスコ
ード・カレントミラー対を構成するＭＯＳトランジスタ
のサイズの４／ｍ倍のサイズであることを特徴とする。
【００３０】この発明によれば、出力電圧の変動範囲を
高めるために追加された３つの電流路に流れる電流を、
第１のカスコード・カレントミラー対に流れる電流より
も小さくするために、第１〜３のＭＯＳトランジスタの
サイズを第１のカスコード・カレントミラー対を構成す
るＭＯＳトランジスタよりも小さくしているので、所望
の出力電圧を得るために必要な電流とともに、回路のレ
イアウト面積が小さくなる。
高めるために追加された３つの電流路に流れる電流を、
第１のカスコード・カレントミラー対に流れる電流より
も小さくするために、第１〜３のＭＯＳトランジスタの
サイズを第１のカスコード・カレントミラー対を構成す
るＭＯＳトランジスタよりも小さくしているので、所望
の出力電圧を得るために必要な電流とともに、回路のレ
イアウト面積が小さくなる。
【００３１】つぎの発明にかかるカスコード・カレント
ミラー回路にあっては、上記発明において、前記第１の
ＭＯＳトランジスタの少なくとも一つは、前記第２のカ
スコード・カレントミラー対を構成するＭＯＳトランジ
スタのサイズの１／ｍ倍のサイズであり、前記第２のＭ
ＯＳトランジスタの少なくとも一つは、前記第２のカス
コード・カレントミラー対を構成するＭＯＳトランジス
タのサイズの１／ｍ倍のサイズであり、前記第３のＭＯ
Ｓトランジスタの少なくとも一つは、前記第１のカスコ
ード・カレントミラー対を構成するＭＯＳトランジスタ
のサイズの１／（ｍ＊２）倍のサイズであることを特徴
とする。
ミラー回路にあっては、上記発明において、前記第１の
ＭＯＳトランジスタの少なくとも一つは、前記第２のカ
スコード・カレントミラー対を構成するＭＯＳトランジ
スタのサイズの１／ｍ倍のサイズであり、前記第２のＭ
ＯＳトランジスタの少なくとも一つは、前記第２のカス
コード・カレントミラー対を構成するＭＯＳトランジス
タのサイズの１／ｍ倍のサイズであり、前記第３のＭＯ
Ｓトランジスタの少なくとも一つは、前記第１のカスコ
ード・カレントミラー対を構成するＭＯＳトランジスタ
のサイズの１／（ｍ＊２）倍のサイズであることを特徴
とする。
【００３２】この発明によれば、出力電圧の変動範囲を
高めるために追加された３つの電流路に流れる電流を、
第１のカスコード・カレントミラー対に流れる電流より
も小さくするために、第１〜３のＭＯＳトランジスタの
サイズを第２のカスコード・カレントミラー対を構成す
るＭＯＳトランジスタよりも小さくしているので、所望
の出力電圧を得るために必要な電流とともに、回路のレ
イアウト面積が小さくなる。
高めるために追加された３つの電流路に流れる電流を、
第１のカスコード・カレントミラー対に流れる電流より
も小さくするために、第１〜３のＭＯＳトランジスタの
サイズを第２のカスコード・カレントミラー対を構成す
るＭＯＳトランジスタよりも小さくしているので、所望
の出力電圧を得るために必要な電流とともに、回路のレ
イアウト面積が小さくなる。
【００３３】
【発明の実施の形態】以下に、この発明にかかるカスコ
ード・カレントミラー回路の実施の形態を図面に基づい
て詳細に説明する。
ード・カレントミラー回路の実施の形態を図面に基づい
て詳細に説明する。
【００３４】この実施の形態にかかるカスコード・カレ
ントミラー回路は、図３に示した従来の電圧マージンに
有利なカスコード・カレントミラー回路において、３つ
の電流路（ＰＡＳＳ２２）、（ＰＡＳＳ２３）および
（ＰＡＳＳ２４）に流れる電流を削減することで、回路
全体の消費電力を低減させることを特徴としている。
ントミラー回路は、図３に示した従来の電圧マージンに
有利なカスコード・カレントミラー回路において、３つ
の電流路（ＰＡＳＳ２２）、（ＰＡＳＳ２３）および
（ＰＡＳＳ２４）に流れる電流を削減することで、回路
全体の消費電力を低減させることを特徴としている。
【００３５】図１は、この実施の形態にかかるカスコー
ド・カレントミラー回路を示す図である。なお、図１に
示すカスコード・カレントミラー回路は、図３に示した
カスコード・カレントミラー回路と同一構成であり、符
号のみが異なる。このカスコード・カレントミラー回路
においては、電流路（ＰＡＳＳ３２）、（ＰＡＳＳ３
３）および（ＰＡＳＳ３４）上の各ＭＯＳトランジスタ
のＷサイズをすべて１／ｍにすることで、電流を１／ｍ
に削減し、レイアウト面積をも縮小した点が、従来のカ
スコード・カレントミラー回路と異なる。
ド・カレントミラー回路を示す図である。なお、図１に
示すカスコード・カレントミラー回路は、図３に示した
カスコード・カレントミラー回路と同一構成であり、符
号のみが異なる。このカスコード・カレントミラー回路
においては、電流路（ＰＡＳＳ３２）、（ＰＡＳＳ３
３）および（ＰＡＳＳ３４）上の各ＭＯＳトランジスタ
のＷサイズをすべて１／ｍにすることで、電流を１／ｍ
に削減し、レイアウト面積をも縮小した点が、従来のカ
スコード・カレントミラー回路と異なる。
【００３６】特に、上記したＭＯＳトランジスタのＷサ
イズの変更にもかかわらず、図中の電位Ｙ’が、図３に
示した電位Ｙと同じになる点を特徴としている。以下
に、この電位Ｙ’について説明する。まず、ｎチャネル
ＭＯＳトランジスタＮ３２のドレイン電位ＶD32が、 ＶD32＝ＶDS32＋ＶDS33＝ＶGS32＋ＶGS33 ＝ＶTH32＋Δ32＋ＶTH33＋Δ33＝ＶG34 と表すことができるため、ｎチャネルＭＯＳトランジス
タＮ３６のドレイン電位ＶD36は、 ＶD36＝ＶG34−ＶGS34−ＶGS35 ＝ＶTH32＋Δ32＋ＶTH33＋Δ33−ＶTH34−Δ34−ＶTH35
−Δ35＝ＶTH32＋Δ32＋ＶTH33＋Δ33−ＶTH33−Δ33／
√３−ＶTH33−Δ33／√３ と表すことができる。
イズの変更にもかかわらず、図中の電位Ｙ’が、図３に
示した電位Ｙと同じになる点を特徴としている。以下
に、この電位Ｙ’について説明する。まず、ｎチャネル
ＭＯＳトランジスタＮ３２のドレイン電位ＶD32が、 ＶD32＝ＶDS32＋ＶDS33＝ＶGS32＋ＶGS33 ＝ＶTH32＋Δ32＋ＶTH33＋Δ33＝ＶG34 と表すことができるため、ｎチャネルＭＯＳトランジス
タＮ３６のドレイン電位ＶD36は、 ＶD36＝ＶG34−ＶGS34−ＶGS35 ＝ＶTH32＋Δ32＋ＶTH33＋Δ33−ＶTH34−Δ34−ＶTH35
−Δ35＝ＶTH32＋Δ32＋ＶTH33＋Δ33−ＶTH33−Δ33／
√３−ＶTH33−Δ33／√３ と表すことができる。
【００３７】これにより、電位Ｙ’は、 ＶY' ＝ＶD36＋ＶGS37＝ＶD36＋ＶTH33＋２Δ33／√３ ＝ＶTH32＋Δ32＋ＶTH33＋Δ33−ＶTH33− Δ33／√３−ＶTH33−Δ33／√３＋ＶTH33＋２Δ33／√
３ ＝ＶTH30＋Δ30＋Δ31 となる。この結果は、上記した電位ＹであるＶY＝Ｖ
TH20＋Δ20＋Δ21に相当し、双方においてその値に変わ
りない。
３ ＝ＶTH30＋Δ30＋Δ31 となる。この結果は、上記した電位ＹであるＶY＝Ｖ
TH20＋Δ20＋Δ21に相当し、双方においてその値に変わ
りない。
【００３８】また、電位Ｚ’については、図１おいて、
ＶZ' ＝ＶGS31＝ＶTH31＋Δ31と表され、図３に示した
電位Ｚが、ＶZ＝ＶGS21＝ＶTH21＋Δ21と表されるた
め、ｎチャネルＭＯＳトランジスタＮ２１とＮ３１が同
サイズであれば、これら電位も一致する。
ＶZ' ＝ＶGS31＝ＶTH31＋Δ31と表され、図３に示した
電位Ｚが、ＶZ＝ＶGS21＝ＶTH21＋Δ21と表されるた
め、ｎチャネルＭＯＳトランジスタＮ２１とＮ３１が同
サイズであれば、これら電位も一致する。
【００３９】このように、３つの電流路（ＰＡＳＳ３
２）、（ＰＡＳＳ３３）および（ＰＡＳＳ３４）上のＭ
ＯＳトランジスタを、図３に示した従来の３つの電流路
（ＰＡＳＳ２２）、（ＰＡＳＳ２３）および（ＰＡＳＳ
２４）上のＭＯＳトランジスタに対して、そのサイズを
１／ｍにすることで、回路全体の消費電流もまた１／ｍ
となり、出力される電位Ｙ’およびＺ’の変化もなく、
レイアウト面積を縮小することもできる。
２）、（ＰＡＳＳ３３）および（ＰＡＳＳ３４）上のＭ
ＯＳトランジスタを、図３に示した従来の３つの電流路
（ＰＡＳＳ２２）、（ＰＡＳＳ２３）および（ＰＡＳＳ
２４）上のＭＯＳトランジスタに対して、そのサイズを
１／ｍにすることで、回路全体の消費電流もまた１／ｍ
となり、出力される電位Ｙ’およびＺ’の変化もなく、
レイアウト面積を縮小することもできる。
【００４０】図３に示した従来のカスコード・カレント
ミラー回路では、電流路（ＰＡＳＳ２２）および（ＰＡ
ＳＳ２１）の電流を同じにするために、ｐチャネルＭＯ
ＳトランジスタＰ２２とＰ２４とを同サイズとし、ｎチ
ャネルＭＯＳトランジスタＮ２１のスレッショルド・レ
ベルＶTHとｎチャネルＭＯＳトランジスタＮ２４、Ｎ２
５およびＮ２７のスレッショルド・レベルＶTHとを等し
くするために、これらｎチャネルＭＯＳトランジスタの
ＬサイズＮＬ２１、ＮＬ２４、ＮＬ２６およびＮＬ２７
を互いに等しくしていた。
ミラー回路では、電流路（ＰＡＳＳ２２）および（ＰＡ
ＳＳ２１）の電流を同じにするために、ｐチャネルＭＯ
ＳトランジスタＰ２２とＰ２４とを同サイズとし、ｎチ
ャネルＭＯＳトランジスタＮ２１のスレッショルド・レ
ベルＶTHとｎチャネルＭＯＳトランジスタＮ２４、Ｎ２
５およびＮ２７のスレッショルド・レベルＶTHとを等し
くするために、これらｎチャネルＭＯＳトランジスタの
ＬサイズＮＬ２１、ＮＬ２４、ＮＬ２６およびＮＬ２７
を互いに等しくしていた。
【００４１】また、上記したΔ（＝ＳＱＲＴ（αＩＬ／
Ｗ））を打ち消すために、ｐチャネルＭＯＳトランジス
タＰ２５とＰ２６のＷサイズの比を、ＰＷ２５：ＰＷ２
６＝１：２とし、かつｎチャネルＭＯＳトランジスタＮ
２１とＮ２７のＷサイズが、ＮＷ２７＝ＮＷ２１／２の
関係を示すように設計されていた。
Ｗ））を打ち消すために、ｐチャネルＭＯＳトランジス
タＰ２５とＰ２６のＷサイズの比を、ＰＷ２５：ＰＷ２
６＝１：２とし、かつｎチャネルＭＯＳトランジスタＮ
２１とＮ２７のＷサイズが、ＮＷ２７＝ＮＷ２１／２の
関係を示すように設計されていた。
【００４２】一方、図１に示すカスコード・カレントミ
ラー回路では、電流路（ＰＡＳＳ３２）に流れる電流を
減らすために、ｐチャネルＭＯＳトランジスタＰ３２と
Ｐ３４のＷサイズが、ＰＷ３４＝ＰＷ３２／ｍの関係を
示すように設計され、ｎチャネルＭＯＳトランジスタＮ
３６に流れる電流をｎチャネルＭＯＳトランジスタＮ３
３と等しくするために、これらＭＯＳトランジスタを同
サイズとしている。
ラー回路では、電流路（ＰＡＳＳ３２）に流れる電流を
減らすために、ｐチャネルＭＯＳトランジスタＰ３２と
Ｐ３４のＷサイズが、ＰＷ３４＝ＰＷ３２／ｍの関係を
示すように設計され、ｎチャネルＭＯＳトランジスタＮ
３６に流れる電流をｎチャネルＭＯＳトランジスタＮ３
３と等しくするために、これらＭＯＳトランジスタを同
サイズとしている。
【００４３】また、ｎチャネルＭＯＳトランジスタＮ３
１のスレッショルド・レベルＶTHとｎチャネルＭＯＳト
ランジスタＮ３４、Ｎ３５およびＮ３７のスレッショル
ド・レベルＶTHとを等しくするために、これらｎチャネ
ルＭＯＳトランジスタのＬサイズＮＬ３１、ＮＬ３４、
ＮＬ３５およびＮＬ３７を互いに等しくしている。さら
に、上記したΔ（＝ＳＱＲＴ（αＩＬ／Ｗ））を打ち消
すために、ｐチャネルＭＯＳトランジスタＰ３５とＰ３
６のＷサイズの比を、ＰＷ３５：ＰＷ３６＝１：２と
し、かつｐチャネルＭＯＳトランジスタＮ３１とＮ３７
のＷサイズが、ＮＷ３７＝ＮＷ３１／２の関係を示すよ
うに設計する。
１のスレッショルド・レベルＶTHとｎチャネルＭＯＳト
ランジスタＮ３４、Ｎ３５およびＮ３７のスレッショル
ド・レベルＶTHとを等しくするために、これらｎチャネ
ルＭＯＳトランジスタのＬサイズＮＬ３１、ＮＬ３４、
ＮＬ３５およびＮＬ３７を互いに等しくしている。さら
に、上記したΔ（＝ＳＱＲＴ（αＩＬ／Ｗ））を打ち消
すために、ｐチャネルＭＯＳトランジスタＰ３５とＰ３
６のＷサイズの比を、ＰＷ３５：ＰＷ３６＝１：２と
し、かつｐチャネルＭＯＳトランジスタＮ３１とＮ３７
のＷサイズが、ＮＷ３７＝ＮＷ３１／２の関係を示すよ
うに設計する。
【００４４】図３に示した従来のカスコード・カレント
ミラー回路においては、電流ｉが数μＡ程度の小さい電
流値であれば、追加された３つの電流路（ＰＡＳＳ２
２）、（ＰＡＳＳ２３）および（ＰＡＳＳ２４）に流れ
る電流も合計で２ｉとなるだけであるので、大きな問題
とならないが、この電流ｉが数１０〜数１００μＡと大
きい場合は、上記した２ｉの電流は無視できなくなる。
ミラー回路においては、電流ｉが数μＡ程度の小さい電
流値であれば、追加された３つの電流路（ＰＡＳＳ２
２）、（ＰＡＳＳ２３）および（ＰＡＳＳ２４）に流れ
る電流も合計で２ｉとなるだけであるので、大きな問題
とならないが、この電流ｉが数１０〜数１００μＡと大
きい場合は、上記した２ｉの電流は無視できなくなる。
【００４５】一方、以上に説明したとおり、この実施の
形態にかかるカスコード・カレントミラー回路によれ
ば、回路上重要な電位Ｙ’およびＺ’を変化させること
なく、上記した電流ｉを１／ｍにすることは、省電力化
を図る上で有効なものとなり、特にトランジスタサイズ
が小さくなるので、レイアウト面積も小さくてすみ、ウ
ェハ上の理論収率を向上させることが可能となる。
形態にかかるカスコード・カレントミラー回路によれ
ば、回路上重要な電位Ｙ’およびＺ’を変化させること
なく、上記した電流ｉを１／ｍにすることは、省電力化
を図る上で有効なものとなり、特にトランジスタサイズ
が小さくなるので、レイアウト面積も小さくてすみ、ウ
ェハ上の理論収率を向上させることが可能となる。
【００４６】
【発明の効果】以上、説明したとおり、この発明によれ
ば、出力電圧の変動範囲を高めるために追加された３つ
の電流路に流れる電流を、第１のカスコード・カレント
ミラー対に流れる電流よりも小さくしているので、所望
の出力電圧を得るために必要な電流が小さくなり、回路
全体の消費電力を低減することができるという効果を奏
する。
ば、出力電圧の変動範囲を高めるために追加された３つ
の電流路に流れる電流を、第１のカスコード・カレント
ミラー対に流れる電流よりも小さくしているので、所望
の出力電圧を得るために必要な電流が小さくなり、回路
全体の消費電力を低減することができるという効果を奏
する。
【００４７】つぎの発明によれば、出力電圧の変動範囲
を高めるために追加された３つの電流路に流れる電流
を、第１のカスコード・カレントミラー対に流れる電流
よりも小さくするために、第１〜３のＭＯＳトランジス
タのサイズを第１のカスコード・カレントミラー対を構
成するＭＯＳトランジスタよりも小さくしているので、
所望の出力電圧を得るために必要な電流が小さくなり、
回路全体の消費電力を低減することができるとともに、
回路のレイアウト面積を小さくすることができるという
効果を奏する。
を高めるために追加された３つの電流路に流れる電流
を、第１のカスコード・カレントミラー対に流れる電流
よりも小さくするために、第１〜３のＭＯＳトランジス
タのサイズを第１のカスコード・カレントミラー対を構
成するＭＯＳトランジスタよりも小さくしているので、
所望の出力電圧を得るために必要な電流が小さくなり、
回路全体の消費電力を低減することができるとともに、
回路のレイアウト面積を小さくすることができるという
効果を奏する。
【００４８】つぎの発明によれば、出力電圧の変動範囲
を高めるために追加された３つの電流路に流れる電流
を、第１のカスコード・カレントミラー対に流れる電流
よりも小さくするために、第１〜３のＭＯＳトランジス
タのサイズを第２のカスコード・カレントミラー対を構
成するＭＯＳトランジスタよりも小さくしているので、
所望の出力電圧を得るために必要な電流が小さくなり、
回路全体の消費電力を低減することができるとともに、
回路のレイアウト面積を小さくすることができるという
効果を奏する。
を高めるために追加された３つの電流路に流れる電流
を、第１のカスコード・カレントミラー対に流れる電流
よりも小さくするために、第１〜３のＭＯＳトランジス
タのサイズを第２のカスコード・カレントミラー対を構
成するＭＯＳトランジスタよりも小さくしているので、
所望の出力電圧を得るために必要な電流が小さくなり、
回路全体の消費電力を低減することができるとともに、
回路のレイアウト面積を小さくすることができるという
効果を奏する。
【図１】 本発明の実施の形態にかかるカスコード・カ
レントミラー回路を示す図である。
レントミラー回路を示す図である。
【図２】 従来における通常のカスコード・カレントミ
ラー回路を示す図である。
ラー回路を示す図である。
【図３】 従来の電圧マージンに有利なカスコード・カ
レントミラー回路を示す図である。
レントミラー回路を示す図である。
９ 定電流源、Ｎ１０〜Ｎ１３，Ｎ２０〜Ｎ２９，Ｎ３
１〜Ｎ３６ ｎチャネルＭＯＳトランジスタ、Ｐ１０〜
Ｐ１４，Ｐ２０，Ｐ２２，Ｐ２４〜Ｐ２６，Ｐ２０，Ｐ
３２，Ｐ３４〜Ｐ３６ ｐチャネルＭＯＳトランジス
タ。
１〜Ｎ３６ ｎチャネルＭＯＳトランジスタ、Ｐ１０〜
Ｐ１４，Ｐ２０，Ｐ２２，Ｐ２４〜Ｐ２６，Ｐ２０，Ｐ
３２，Ｐ３４〜Ｐ３６ ｐチャネルＭＯＳトランジス
タ。
フロントページの続き Ｆターム(参考） 5H420 NA17 NB02 NB25 NC02 NE26 5J091 AA03 AA13 AA44 AA59 CA33 CA84 CA92 FA04 HA10 HA17 KA10 KA12 MA04 MA17 TA01 5J092 AA03 AA13 AA44 AA59 CA33 CA84 CA92 FA04 HA10 HA17 KA10 KA12 MA04 MA17 TA01
Claims (3)
- 【請求項１】 双方のソースを電源電圧に接続し、一方
のドレインを定電流源に接続した第１のカスコード・カ
レントミラー対と、一方のドレインを前記第１のカスコ
ード・カレントミラー対の他方のドレインに接続し、双
方のソースを接地した第２のカスコード・カレントミラ
ー対と、を備えたカスコード・カレントミラー回路にお
いて、 前記第１のカスコード・カレントミラー対に流れる電流
の１／ｍ倍（ｍは整数）の電流を流す第１の電流路を形
成する複数の第１のＭＯＳトランジスタと、 前記第１のカスコード・カレントミラー対に流れる電流
の１／（ｍ＊３）倍の電流を流す第２の電流路を形成す
る複数の第２のＭＯＳトランジスタと、 前記第１のカスコード・カレントミラー対に流れる電流
の２／（ｍ＊３）倍の電流を流す第３の電流路を形成す
る複数の第３のＭＯＳトランジスタと、 を具備することで、 前記第２のカスコード・カレントミラー対を構成する所
定のＭＯＳトランジスタのスレッショルド・レベル分だ
け出力電圧の変動範囲を高めたことを特徴とするカスコ
ード・カレントミラー回路。 - 【請求項２】 前記第１のＭＯＳトランジスタの少なく
とも一つは、前記第１のカスコード・カレントミラー対
を構成するＭＯＳトランジスタのサイズの１／ｍ倍のサ
イズであり、前記第２のＭＯＳトランジスタの少なくと
も一つは、前記第１のカスコード・カレントミラー対を
構成するＭＯＳトランジスタのサイズの２／ｍ倍のサイ
ズであり、前記第３のＭＯＳトランジスタの少なくとも
一つは、前記第１のカスコード・カレントミラー対を構
成するＭＯＳトランジスタのサイズの４／ｍ倍のサイズ
であることを特徴とする請求項１に記載のカスコード・
カレントミラー回路。 - 【請求項３】 前記第１のＭＯＳトランジスタの少なく
とも一つは、前記第２のカスコード・カレントミラー対
を構成するＭＯＳトランジスタのサイズの１／ｍ倍のサ
イズであり、前記第２のＭＯＳトランジスタの少なくと
も一つは、前記第２のカスコード・カレントミラー対を
構成するＭＯＳトランジスタのサイズの１／ｍ倍のサイ
ズであり、前記第３のＭＯＳトランジスタの少なくとも
一つは、前記第１のカスコード・カレントミラー対を構
成するＭＯＳトランジスタのサイズの１／（ｍ＊２）倍
のサイズであることを特徴とする請求項１または２に記
載のカスコード・カレントミラー回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33343999A JP2001156558A (ja) | 1999-11-24 | 1999-11-24 | カスコード・カレントミラー回路 |
| US09/543,419 US6316989B1 (en) | 1999-11-24 | 2000-04-05 | Cascade current miller circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33343999A JP2001156558A (ja) | 1999-11-24 | 1999-11-24 | カスコード・カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156558A true JP2001156558A (ja) | 2001-06-08 |
Family
ID=18266128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33343999A Pending JP2001156558A (ja) | 1999-11-24 | 1999-11-24 | カスコード・カレントミラー回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6316989B1 (ja) |
| JP (1) | JP2001156558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040045983A (ko) * | 2002-11-26 | 2004-06-05 | 주식회사 엘리아테크 | 출력범위를 개선한 캐스코드 전류 미러 회로 |
| JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
| US7847638B2 (en) | 2007-10-03 | 2010-12-07 | Kabushiki Kaisha Toshiba | Cascoded circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004042354B4 (de) * | 2004-09-01 | 2008-06-19 | Austriamicrosystems Ag | Stromspiegelanordnung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045773A (en) * | 1990-10-01 | 1991-09-03 | Motorola, Inc. | Current source circuit with constant output |
| US5457426A (en) | 1993-06-30 | 1995-10-10 | Advanced Micro Devices, Inc. | Operational amplifier for low supply voltage applications |
-
1999
- 1999-11-24 JP JP33343999A patent/JP2001156558A/ja active Pending
-
2000
- 2000-04-05 US US09/543,419 patent/US6316989B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040045983A (ko) * | 2002-11-26 | 2004-06-05 | 주식회사 엘리아테크 | 출력범위를 개선한 캐스코드 전류 미러 회로 |
| US7847638B2 (en) | 2007-10-03 | 2010-12-07 | Kabushiki Kaisha Toshiba | Cascoded circuit |
| JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6316989B1 (en) | 2001-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7417415B2 (en) | Voltage-controlled current source | |
| US7463013B2 (en) | Regulated current mirror | |
| US5808513A (en) | Rail-to-rail input common mode range differential amplifier that operates with very low rail-to-rail voltages | |
| US7622993B2 (en) | Current mirror circuit | |
| US20080048771A1 (en) | Constant current circuit | |
| KR100542685B1 (ko) | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 | |
| JP2009094571A (ja) | 半導体集積回路 | |
| US6275075B1 (en) | Current comparator | |
| JP2001156558A (ja) | カスコード・カレントミラー回路 | |
| KR100370233B1 (ko) | 입력버퍼 회로 | |
| US6762646B1 (en) | Modified folded cascode amplifier | |
| US6483384B1 (en) | High speed amplifier | |
| JP2000114891A (ja) | 電流源回路 | |
| US20020057083A1 (en) | Power supply circuit | |
| US20020011881A1 (en) | Output buffer circuit | |
| JP3673479B2 (ja) | ボルテージレギュレータ | |
| US6798245B2 (en) | Current mirror circuit | |
| US8065535B2 (en) | Semiconductor integrated circuit for minimizing a deviation of an internal power supply from a desired value | |
| KR100273076B1 (ko) | 증폭기 장치 및 그것들을 구비하는 집적회로 | |
| US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
| KR950702354A (ko) | 논리회로의 매개변수 제어를 위한 제어회로 시스템(a control circuit system for control of parameters in logic circuits or similar) | |
| JP3383136B2 (ja) | 定振幅クロック発生回路 | |
| KR100742628B1 (ko) | 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기 | |
| US20190363678A1 (en) | Amplifier circuitry, voltage regulator circuit, and signal compensation method | |
| JPH05291914A (ja) | Ｍｏｓドライバー段の作動特性最適化装置 |