JP2013162585A

JP2013162585A - Ｄｃ／ｄｃコンバータ

Info

Publication number: JP2013162585A
Application number: JP2012021268A
Authority: JP
Inventors: Kazuki Sasao; 和樹笹尾; Kazuaki Mitsui; 一明三井
Original assignee: Sony Computer Entertainment Inc
Current assignee: Sony Interactive Entertainment Inc
Priority date: 2012-02-02
Filing date: 2012-02-02
Publication date: 2013-08-19
Also published as: CN103248228B; US20130200869A1; US8836305B2; CN103248228A

Abstract

【課題】回路面積およびコストを低減可能なＤＣ／ＤＣコンバータを提供する。
【解決手段】電流検出回路１０８は、ＩＳＥＮ＋端子とＩＳＥＮ−端子の間に生ずる検出電圧Ｖ_Ｌにもとづいて、インダクタＬ１に流れるコイル電流Ｉ_Ｌを検出する。測定回路１２０は、インダクタＬ１と接続され、ＤＣ／ＤＣコンバータ１０の通常動作に先立つキャリブレーション動作時に、インダクタＬ１のインダクタンス値Ｌおよび直流抵抗値Ｒ_ＤＣを測定する。電流検出回路１０８は、測定されたインダクタンス値Ｌ１と直流抵抗値Ｒ_ＤＣにもとづいて、検出電圧Ｖ_Ｌからコイル電流Ｉ_Ｌを検出する。
【選択図】図２

Description

本発明は、ＤＣ／ＤＣコンバータに関する。

パーソナルコンピュータやゲーム専用機などの電子機器において、あるレベルの直流電圧を、負荷に最適なレベルに降圧するＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が利用される。図１は、本発明者らが検討したＤＣ／ＤＣコンバータの構成を示す回路図である。

ＤＣ／ＤＣコンバータ１０ｒは、その入力ラインＬ_ＩＮに直流入力電圧Ｖ_ＩＮを受け、それを降圧し、所定の目標レベルに安定化して、出力ラインＬ_ＯＵＴに接続される負荷（不図示）に供給する。ＤＣ／ＤＣコンバータ１０は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１、電流センス抵抗Ｒ_ＣＳおよびコントロールＩＣ（Integrated Circuit）１００ｒを備える。

スイッチングトランジスタＭ１および同期整流トランジスタＭ２は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、入力ラインＬ_ＩＮと接地ラインＬ_ＧＮＤの間に順に直列に設けられる。スイッチングトランジスタＭ１と同期整流トランジスタＭ２の接続点をスイッチングノードＮ１という。インダクタＬ１およびセンス抵抗Ｒｃｓは、スイッチングノードＮ１と出力ラインＬ_ＯＵＴの間に直列に設けられる。出力キャパシタＣ１は、出力ラインＬ_ＯＵＴと接地ラインＬ_ＧＮＤの間に設けられる。入力キャパシタＣ２は、入力ラインＬ_ＩＮと接地ラインＬ_ＧＮＤの間に設けられる。

上側ゲート（ＵＧＡＴＥ）端子および下側ゲート（ＬＧＡＴＥ）端子は、それぞれスイッチングトランジスタＭ１および同期整流トランジスタＭ２のゲートと接続される。フェーズ（ＰＨＡＳＥ）端子はスイッチングノードＮ１と接続される。出力電圧Ｖ_ＯＵＴは、抵抗Ｒ１、Ｒ２によって分圧され、出力電圧Ｖ_ＯＵＴに比例したフィードバック電圧Ｖ_ＦＢは、コントロールＩＣ１００のフィードバック（ＦＢ）端子に入力される。電流検出端子（ＩＳＥＮ＋、ＩＳＥＮ−）は、それぞれセンス抵抗Ｒｃｓの両端と接続される。ブートストラップキャパシタＣ３は、スイッチングノードＮ１とブート（ＢＯＯＴ）端子の間に設けられる。

コントロールＩＣ１００ｒは、パルス変調器１０２、ハイサイドドライバ１０４、ローサイドドライバ１０６、電流検出回路１０８、ブートストラップスイッチＳＷ１を備える。

パルス変調器１０２は、フィードバック電圧Ｖ_ＦＢが所定の基準電圧と一致するようにデューティ比が調節されるパルス信号Ｓ_ＰＷＭを生成する。パルス変調器１０２は、たとえば電圧モード、ピーク電流モード、平均電流モード、オン時間固定モード、オフ時間固定モード、ヒステリシス制御など、公知の変調器で構成される。ハイサイドドライバ１０４およびローサイドドライバ１０６は、パルス信号Ｓ_ＰＷＭに応じて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２を相補的にスイッチングする。ハイサイドドライバ１０４の上側の電源端子はＢＯＯＴ端子と接続され、その下側の電源端子はＰＨＡＳＥ端子と接続される。

スイッチングトランジスタＭ１をＮチャンネルＭＯＳＦＥＴで構成する場合、それをオンするためには、スイッチングトランジスタＭ１のゲートに、入力電圧Ｖ_ＩＮより高いハイレベル電圧Ｖ_Ｈを入力しなければならない。ブートストラップスイッチＳＷ１およびブートストラップキャパシタＣ３は、ハイレベル電圧Ｖ_Ｈを生成するブートストラップ回路を形成する。

ブートストラップスイッチＳＷ１は、コントロールＩＣ１００ｒの電源ラインＬ_ＶＤＤとＢＯＯＴ端子の間に設けられる。ブートストラップスイッチＳＷ１は、トランジスタまたはダイオードで構成され、スイッチングトランジスタＭ１がオン、同期整流トランジスタＭ２がオフの期間、オン状態となり、スイッチングトランジスタＭ１がオフ、同期整流トランジスタＭ２がオンの期間、オフ状態となる。

スイッチングトランジスタＭ１がオフ、同期整流トランジスタＭ２がオン、ブートストラップスイッチＳＷ１がオンのとき、ＰＨＡＳＥ端子が接地電圧Ｖ_ＧＮＤ、ＢＯＯＴ端子が電源電圧Ｖ_ＤＤとなり、ブートストラップキャパシタＣ３が電源電圧Ｖ_ＤＤで充電される。

スイッチングトランジスタＭ１がオン、同期整流トランジスタＭ２がオフ、ブートストラップスイッチＳＷ１がオフのとき、ＰＨＡＳＥ端子が入力電圧Ｖ_ＩＮとなるため、ＢＯＯＴ端子に生ずるハイレベル電圧Ｖ_ＨはＶ_ＩＮ＋Ｖ_ＤＤとなる。電源電圧Ｖ_ＤＤは、スイッチングトランジスタＭ１のゲートソース間しきい値電圧Ｖ_ＴＨより高く、したがってハイレベル電圧Ｖ_Ｈ＝Ｖ_ＩＮ＋Ｖ_ＤＤがハイサイドドライバ１０４によりスイッチングトランジスタＭ１のゲートに供給されると、スイッチングトランジスタＭ１がオンする。

電流検出回路１０８には、センス抵抗Ｒｃｓに生ずる電圧降下（検出電圧）Ｖｓが入力される。検出電圧Ｖｓは、インダクタＬ１に流れるコイル電流Ｉ_Ｌに比例する。コイル電流Ｉ_Ｌは、ＤＣ／ＤＣコンバータ１０のスイッチングに応じて脈流しており、その時間平均値が負荷電流Ｉ_ＯＵＴとなる。電流検出回路１０８は、検出電圧Ｖｓにもとづいてコイル電流Ｉ_Ｌを検出する。検出されたコイル電流Ｉ_Ｌは、パルス変調器１０２によるパルス信号Ｓ_ＰＷＭの生成、あるいは過電流保護に利用され、および／または、デジタル値に変換されてレジスタに格納される。レジスタに格納された電流値は、その他のＩＣから参照される。

特開２００５−５１５３６７号公報

図１のＤＣ／ＤＣコンバータ１０ｒは、コイル電流Ｉ_Ｌを高精度に検出するために、外付け部品のセンス抵抗Ｒｃｓが必要となるため、実装面積およびコストが高くなるという問題がある。

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、回路面積およびコストを低減可能なＤＣ／ＤＣコンバータの提供にある。

本発明のある態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、直流入力電圧が供給される入力ラインと、負荷が接続される出力ラインと、入力ラインと接地ラインの間に順に直列に設けられるスイッチングトランジスタおよび同期整流トランジスタと、一端がスイッチングトランジスタと同期整流トランジスタの接続点であるスイッチングノードと接続され、他端が出力ラインと接続されたインダクタと、出力ラインに接続される出力キャパシタと、スイッチングトランジスタおよび同期整流トランジスタをスイッチングする制御回路と、を備える。制御回路は、出力ラインに生ずる直流出力電圧が所定の目標電圧と一致するようにデューティ比が調節されるパルス信号を生成するパルス変調器と、パルス信号に応じて、スイッチングトランジスタおよび同期整流トランジスタをスイッチングするドライバ回路と、スイッチングノードと接続される第１検出端子と、出力ラインと接続される第２検出端子と、通常動作時に、測定されたインダクタンス値と直流抵抗値を利用し、第１検出端子と第２検出端子の間に生ずる検出電圧にもとづいてインダクタに流れる電流を検出する電流検出回路と、を備える。

インダクタの直流抵抗値Ｒ_ＤＣおよびインダクタンス値Ｌは部品毎にばらつく。そこで制御回路に、測定回路を設け、通常動作に先立って、インダクタの直流抵抗値およびインダクタンス値を測定し、測定結果に応じて電流検出回路のパラメータを制御回路ごとに個別に設定することにより、電流検出用のセンス抵抗を設けなくても、コイル電流を検出でき、回路面積およびコストを低減できる。

電流検出回路は、通常動作時に、インダクタの両端間に生ずる検出電圧Ｖ_ＬをフィルタリングするＲＣローパスフィルタと、ＲＣローパスフィルタの出力電圧Ｖ_Ｃと直流抵抗値Ｒ_ＤＣにもとづいて、インダクタに流れる電流を検出する電流検出部と、を含んでもよい。通常動作時におけるＲＣローパスフィルタの時定数Ｃ_Ｆ・Ｒ_Ｆは、インダクタンス値Ｌと直流抵抗値Ｒ_ＤＣの比Ｌ／Ｒ_ＤＣと等しくなるように設定されてもよい。
インダクタの両端間に生ずる検出電圧は、インダクタンス成分に生ずる電圧降下と、直流抵抗によって生ずる電圧降下の和で与えられる。この態様によれば、インダクタンス成分に生ずる電圧降下を除去でき、直流抵抗に生ずる電圧降下によって、インダクタに流れる電流を検出できる。

測定回路により得られたインダクタンス値をＬ_０、直流抵抗値をＲ_ＤＣ０とするとき、ＲＣローパスフィルタの時定数は、
Ｃ_Ｆ・Ｒ_Ｆ＝Ｌ_０／Ｒ_ＤＣ０
に設定されてもよい。補正関数をＦ_ＣＭＰ（ｘ）、ＲＣローパスフィルタの出力をＶ_Ｃとするとき、電流検出部は、以下の式にしたがってコイル電流Ｉ_Ｌを計算してもよい。
Ｉ_Ｌ＝Ｖ_Ｃ／｛Ｒ_ＤＣ０×（１＋Ｆ_ＣＭＰ（ｘ））｝
補正関数Ｆ_ＣＭＰ（ｘ）は、温度、インダクタに流れる電流、スイッチング周波数の少なくともひとつを引数とする関数であってもよい。

もしくはＲＣローパスフィルタを介さずに、インダクタの両端間に生ずる検出電圧Ｖ_Ｌから直接、以下の式にしたがってコイル電流Ｉ_Ｌを計算してもよい。
Ｉ_Ｌ＝Ｖ_Ｌ／｛Ｒ_ＤＣ０＋ｓ・Ｌ_０＋Ｆ_ＣＭＰ（ｘ）｝
ここでｓ＝ｊωであり、ωはＤＣ／ＤＣコンバータのスイッチング周波数（ω＝２πＦ_ＳＷ）である。

インダクタのインダクタンス値Ｌ、あるいは直流抵抗の抵抗値Ｒ_ＤＣは、温度やそれに流れる電流、スイッチング周波数に応じて変動する。インダクタンス値あるいは直流抵抗値の変動にかかわらず、ＲＣローパスフィルタの時定数を一定とすれば、検出電流の精度が悪化する。そこでインダクタンス値、直流抵抗値の変動をキャンセルするように補正関数Ｆ_ＣＭＰ（ｘ）を定めることにより、正確な電流検出が可能となる。

ＲＣローパスフィルタは可変抵抗を含み、インダクタンス値Ｌと直流抵抗値Ｒ_ＤＣに応じて、可変抵抗の抵抗値が調節されてもよい。

制御回路は、直流抵抗値が所定のしきい値より大きいとき、断線不良と判定してもよい。
インダクタに実装不良、たとえばオープン故障が発生している場合、測定される直流抵抗値は非常に大きな値となる。したがってこの態様によれば、直流抵抗値にもとづいてインダクタの実装不良を検出できる。

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、ＤＣ／ＤＣコンバータの回路面積およびコストを低減できる。

本発明者らが検討したＤＣ／ＤＣコンバータの構成を示す回路図である。実施の形態に係るＤＣ／ＤＣコンバータの構成を示す回路図である。コントロールＩＣの、電流検出回路およびその周辺を示す回路図である。ＤＣ／ＤＣコンバータを搭載する電子機器の構成を示すブロック図である。図５（ａ）、（ｂ）は、変形例に係るコントロールＩＣの構成を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係るＤＣ／ＤＣコンバータ１０の構成を示す回路図である。スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１、抵抗Ｒ１、Ｒ２のトポロジーについては図１のそれと同様であり、図２のＤＣ／ＤＣコンバータ１０では、図１のセンス抵抗Ｒｃｓが省略されている点が図１と異なっている。

コントロールＩＣ１００は、ひとつの半導体基板上に一体集積化された機能ＩＣである。パルス変調器１０２は、出力ラインＬ_ＯＵＴに生ずる直流出力電圧Ｖ_ＯＵＴが所定の目標電圧と一致するようにデューティ比が調節されるパルス信号Ｓ_ＰＷＭを生成する。パルス変調器１０２の構成は特に限定されず、電圧モード、ピーク電流モード、平均電流モード、オン時間固定モード、オフ時間固定モード、ヒステリシス制御など、公知の変調器が利用される。

ハイサイドドライバ１０４、ローサイドドライバ１０６はそれぞれ、パルス信号Ｓ_ＰＷＭにもとづいて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２を相補的にスイッチングする。スイッチングトランジスタＭ１と同期整流トランジスタＭ２が同時にオンし、貫通電流が流れるのを防止するために、ハイサイドドライバ１０４およびローサイドドライバ１０６は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２のオン時間の間に、デッドタイムを挿入してもよい。ブートストラップキャパシタＣ３およびブートストラップスイッチＳＷ１は、ハイサイドドライバ１０４のハイレベル電圧Ｖ_Ｈを生成する。

コントロールＩＣ１００の第１電流検出端子（ＩＳＥＮ＋）はスイッチングノードＮ１と接続され、第２電流検出端子（ＩＳＥＮ−）は出力ラインＬ_ＯＵＴと接続される。つまりＩＳＥＮ＋端子およびＩＳＥＮ−端子は、インダクタＬ１の両端と接続される。

インダクタＬ１は、インダクタンス成分Ｌと直流電流成分Ｒ_ＤＣを含む。インダクタＬ１に流れるコイル電流をＩ_Ｌとするとき、その両端間には式（１）で与えられる電圧降下（検出電圧ともいう）Ｖ_Ｌが発生する。
Ｖ_Ｌ＝（ｓ・Ｌ＋Ｒ_ＤＣ）×Ｉ_Ｌ …（１）
ｓ＝ｊωであり、ωはＤＣ／ＤＣコンバータ１０のスイッチング周波数（ω＝２πＦ_ＳＷ）である。ＩＳＥＮ＋端子とＩＳＥＮ−端子の間には、検出電圧Ｖ_Ｌが入力される。

コントロールＩＣ１００は、検出電圧Ｖ_ＬにもとづいてインダクタＬ１に流れる電流Ｉ_Ｌを検出する。このためにコントロールＩＣ１００は、図１のコントロールＩＣ１００ｒに加えて、測定回路１２０およびメモリ１３０を備える。

インダクタンスＬおよび直流抵抗Ｒ_ＤＣおよびスイッチング周波数ωが既知であるとき、式（１）から、コイル電流Ｉ_Ｌを計算することができる。電流検出回路１０８は、ＤＣ／ＤＣコンバータ１０の通常動作時に、ＩＳＥＮ＋端子とＩＳＥＮ−端子の間に生ずる検出電圧Ｖ_Ｌにもとづいてコイル電流Ｉ_Ｌを検出する。電流検出回路１０８の好ましい構成については後述するが、電流検出回路１０８の回路形式、アルゴリズムは特に限定されない。

ＤＣ／ＤＣコンバータ１０は、通常動作に先だってキャリブレーションされる。測定回路１２０は、ＩＳＥＮ＋端子およびＩＳＥＮ−端子を介してインダクタＬ１の両端と接続され、キャリブレーション動作時に、インダクタＬ１のインダクタンス値Ｌおよび直流抵抗値Ｒ_ＤＣを測定する。

たとえば直流抵抗値Ｒ_ＤＣは、ＩＳＥＮ＋、ＩＳＥＮ−端子間に所定の直流の試験電圧Ｖ_ＴＥＳＴを印加し、そのときに流れる電流Ｉを測定することにより、Ｖ_ＴＥＳＴ／Ｉにより測定できる。この場合、測定回路１２０は、定電圧源と電流計で構成すればよい。

あるいは直流抵抗値Ｒ_ＤＣは、ＩＳＥＮ＋、ＩＳＥＮ−端子を介してインダクタＬ１に所定の直流試験電流Ｉ_ＴＥＳＴを供給し、そのときにＩＳＥＮ＋、ＩＳＥＮ−に生ずる電圧Ｖを測定することにより、Ｖ／Ｉ_ＴＥＳＴにより測定できる。この場合、測定回路１２０は、定電流源と電圧計で構成すればよい。

インダクタＬ１のインダクタンス値Ｌは、ＩＳＥＮ＋、ＩＳＥＮ−端子間に交流の試験電圧Ｖ_ＴＥＳＴを印加し、そのときに流れる電流Ｉを測定し、直流成分を除去することにより、Ｖ_ＴＥＳＴ／Ｉにより測定できる。この場合、測定回路１２０は、交流電圧源と電流計で構成すればよい。

あるいはインダクタンス値Ｌは、ＩＳＥＮ＋、ＩＳＥＮ−端子を介してインダクタＬ１に交流の試験電流Ｉ_ＴＥＳＴを供給し、そのときにＩＳＥＮ＋、ＩＳＥＮ−に生ずる電圧Ｖを測定することにより、Ｖ／Ｉ_ＴＥＳＴにより測定できる。この場合、測定回路１２０は、交流電流源と電圧計で構成すればよい。

当業者によれば、測定回路１２０の構成は特に限定されず、公知の回路を用いればよいことが理解される。

測定回路１２０によって測定された直流抵抗値Ｒ_ＤＣおよびインダクタンス値Ｌは、デジタル値に変換され、メモリ１３０に格納される。メモリ１３０はレジスタや、不揮発性のメモリであってもよい。メモリ１３０には、後述する補正関数Ｆ_ＣＭＰも格納される。

式（１）を変形すると、式（２）を得る。
Ｉ_Ｌ＝Ｖ_Ｌ／（ｓ・Ｌ＋Ｒ_ＤＣ） …（２）
電流検出回路１０８は、通常動作時にメモリ１３０にアクセスし、それに格納されたインダクタンス値Ｌおよび直流抵抗値Ｒ_ＤＣを利用して、式（２）にしたがい、検出電圧Ｖ_Ｌからコイル電流Ｉ_Ｌを計算する。

以上が実施の形態に係るＤＣ／ＤＣコンバータ１０の基本的な構成である。
インダクタＬ１のインダクタンスＬおよび直流抵抗値Ｒ_ＤＣは、部品毎にばらつく。そこでコントロールＩＣ１００に、測定回路１２０を設け、通常動作に先立って、インダクタの直流抵抗値Ｒ_ＤＣおよびインダクタンス値Ｌを測定し、測定結果に応じて電流検出回路１０８のパラメータを制御回路ごとに個別に設定することにより、電流検出用のセンス抵抗Ｒｃｓを設けなくても、コイル電流Ｉ_Ｌを検出でき、回路面積およびコストを低減できる。

検出されたコイル電流Ｌは、コントロールＩＣ１００、あるいはその外部回路のさまざまな信号処理に利用できる。
たとえばパルス変調器１０２が、電流モードの変調器である場合、検出されたコイル電流Ｉ_Ｌはパルス変調器１０２に入力され、フィードバック電圧Ｖ_ＦＢに加えて、コイル電流Ｉ_Ｌにもとづいて、パルス信号Ｓ_ＰＷＭのデューティ比が調節される。

また、過電流保護回路１３４は、コイル電流Ｉ_Ｌを所定のしきい値と比較し、コイル電流ＩＬの方が大きいときに、所定の過電流保護を実行する。

続いて、電流検出回路１０８の構成および電流検出の方法を説明する。図３は、コントロールＩＣ１００の、電流検出回路１０８およびその周辺を示す回路図である。
電流検出回路１０８は、ＲＣローパスフィルタ１１０および電流検出部１１２を含む。ＲＣローパスフィルタ１１０は検出電圧Ｖ_Ｌを受け、通常動作時に、検出電圧Ｖ_Ｌをフィルタリングする。ＲＣローパスフィルタ１１０は、抵抗Ｒ_ＦおよびキャパシタＣ_Ｆを含む。ＲＣローパスフィルタ１１０の出力電圧Ｖｃは、式（３）で与えられる。
Ｖ_Ｃ＝１／（１＋ｓ・Ｃ_Ｆ・Ｒ_Ｆ）×Ｖ_Ｌ …（３）

式（３）を式（１）に代入すると、式（４）を得る。
Ｖ_Ｃ＝（１＋ｓ・Ｌ／Ｒ_ＤＣ）／（１＋ｓ・Ｃ_Ｆ・Ｒ_Ｆ）×Ｒ_ＤＣ×Ｉ_Ｌ …（４）

条件式（５）が成り立つとき、式（４）のＶ_Ｃは、式（６）に変形できる。
（１＋ｓ・Ｌ／Ｒ_ＤＣ）／（１＋ｓ・Ｃ_Ｆ・Ｒ_Ｆ）＝１ …（５）
Ｖ_Ｃ＝Ｒ_ＤＣ×Ｉ_Ｌ …（６）
つまりＲＣローパスフィルタ１１０の出力電圧Ｖ_Ｃは、検出電圧Ｖ_Ｌから、インダクタンスＬの電圧降下を除去した電圧となり、図１のＤＣ／ＤＣコンバータ１０ｒにおいて得られる検出電圧Ｖｓと等しくなる。

条件式（５）が成り立つためには、式（７）が成り立てばよい。
Ｃ_Ｆ・Ｒ_Ｆ＝Ｌ／Ｒ_ＤＣ …（７）

つまりＲＣローパスフィルタ１１０の時定数Ｃ_Ｆ・Ｒ_Ｆは、測定回路１２０によって測定されたインダクタンス値Ｌと直流抵抗値Ｒ_ＤＣの比Ｌ／Ｒ_ＤＣと等しくなるように設定される。

たとえば抵抗Ｒ_Ｆは可変抵抗で構成され、式（７）が成り立つように、測定されたインダクタンス値Ｌおよび直流抵抗値Ｒ_ＤＣに応じて、その抵抗値が調節される。抵抗Ｒ_Ｆの構成は特に限定されず、公知の可変抵抗を用いればよい。
当業者であれば、抵抗Ｒ_Ｆに加えて、あるいはそれに代えて、キャパシタＣ_Ｆを可変素子で構成してもよいことが理解される。

ＲＣローパスフィルタ１１０の時定数が調節される結果、式（６）が成り立つため、電流検出部１１２は、式（８）にしたがって、ＲＣローパスフィルタ１１０の出力電圧Ｖ_Ｃと測定された直流抵抗値Ｒ_ＤＣにもとづいて、コイル電流Ｉ_Ｌを検出する。
Ｉ_Ｌ＝Ｖ_Ｃ／Ｒ_ＤＣ …（８）

電流検出部１１２はたとえば、Ａ／Ｄコンバータ１４０、演算部１４２を含む。
Ａ／Ｄコンバータ１４０は、ＲＣローパスフィルタ１１０の出力電圧Ｖ_Ｃをデジタル値Ｄ_Ｃに変換する。演算部１４２は、式（８）にもとづき、デジタル値Ｄ_Ｃ（Ｖ_Ｃ）を、メモリ１３０に格納された直流抵抗値Ｒ_ＤＣで除することにより、コイル電流Ｉ_Ｌを示すデジタルデータを生成する。

このデジタルデータは、メモリ１３０に格納されてもよい。インタフェース回路１３２は、コントロールＩＣ１００の外部の回路がメモリ１３０にアクセスするために設けられる。たとえばコントロールＩＣ１００と外部のプロセッサは、Ｉ^２Ｃ（Inter IC）バスを介して接続されており、メモリ１３０に格納されたコイル電流Ｉ_Ｌが読み出し可能となっている。

インダクタＬ１の両端間に生ずる検出電圧Ｖ_Ｌは、インダクタンス成分Ｌに生ずる電圧降下と、直流抵抗Ｒ_ＤＣによって生ずる電圧降下の和で与えられる。図３の構成によれば、インダクタンス成分Ｌに生ずる電圧降下を除去でき、直流抵抗Ｒ_ＤＣに生ずる電圧降下によって、コイル電流を検出できる。

不良判定部１２２は、測定された直流抵抗値Ｒ_ＤＣが所定のしきい値より大きいとき、インダクタＬ１の実装不良（断線不良）と判定する。インダクタＬ１に実装不良、たとえばオープン故障が発生している場合、測定される直流抵抗値Ｒ_ＤＣは非常に大きな値となる。図１のＤＣ／ＤＣコンバータ１０ｒでは、インダクタＬ１の実装不良を検出するためには、別途試験を行う必要があるところ、実施の形態に係るコントロールＩＣ１００によれば、直流抵抗値Ｒ_ＤＣにもとづいてインダクタＬ１の実装不良を検出できる。

続いて補正関数Ｆ_ＣＭＰについて説明する。
インダクタＬ１のインダクタンス値Ｌは、温度Ｔやそれに流れる電流Ｉ_Ｌに応じて変動する。実動作時のインダクタンス値Ｌを、キャリブレーション時に測定されたインダクタンス値Ｌ_０と、そこからの変動量ΔＬを用いて、
Ｌ＝Ｌ_０＋ΔＬ …（９）
と書く。

式（４）の（１＋ｓ・Ｌ／Ｒ_ＤＣ）／（１＋ｓ・Ｃ_Ｆ・Ｒ_Ｆ）を係数Ａと書く。ＲＣローパスフィルタ１１０の時定数ＣＲがＬ_０／Ｒ_ＤＣに設定されるとき、式（１０）を得る。
Ａ＝｛１＋ｓ・（Ｌ_０＋ΔＬ）／Ｒ_ＤＣ｝／（１＋ｓ・Ｌ_０／Ｒ_ＤＣ）
＝１＋ｓ・ΔＬ／Ｒ_ＤＣ／｛１＋ｓ・Ｌ_０／Ｒ_ＤＣ｝ …（１０）
ここで、ｓ・Ｌ_０＞＞Ｒ_ＤＣが成り立つとき、式（１１）を得る。
Ａ≒１＋ΔＬ／Ｌ_０
つまり、インダクタンス値Ｌが１０％変動すると、係数Ａが１０％変動し、電流検出回路１０８により測定されるコイル電流Ｉ_Ｌも１０％変動することになり、電流検出の精度が悪化する。同様に直流抵抗値Ｒ_ＤＣが変動すると係数Ａが変動し、電流検出の精度が悪化する。

この問題を解決するために、インダクタンス値Ｌおよび直流抵抗値Ｒ_ＤＣそれぞれについて、補正関数Ｆ_Ｌ、Ｆ_Ｒ導入する。
Ｌ（ｘ）＝Ｌ_０×（１＋Ｆ_Ｌ（ｘ）） …（１１）
Ｒ_ＤＣ（ｘ）＝Ｒ_ＤＣ０×（１＋Ｆ_Ｒ（ｘ）） …（１２）
Ｒ_ＤＣ０は、キャリブレーション時に測定された直流抵抗値である。補正関数Ｆ_Ｌ、Ｆ_Ｒの引数ｘは、温度Ｔ、コイル電流Ｉ_Ｌ、周波数ｓの少なくともひとつに応じている。たとえばインダクタの温度依存性が顕著である場合、補正関数Ｆ_Ｌは温度Ｔを引数として定義される。直流抵抗値のコイル電流Ｉ_Ｌの依存性が大きい場合、補正関数Ｆ_Ｒはコイル電流Ｉ_Ｌを引数として定義される。

式（１１）、（１２）および式（４）から、式（１３）を得る。
Ｖ_Ｃ／Ｉ_Ｌ＝｛ｓ・Ｌ_０（１＋Ｆ_Ｌ（ｘ））＋Ｒ_ＤＣ０（１＋Ｆ_Ｒ（ｘ））｝／（１＋ｓ・Ｃ_Ｆ・Ｒ_Ｆ） …（１３）

Ｌ_０／Ｒ_ＤＣ０＝Ｒ_Ｆ・Ｃ_ＦとなるようにＲ_Ｆ、Ｃ_Ｆを決定すると、Ｌ_０＝Ｒ_ＤＣ０・Ｒ_Ｆ・Ｃ_Ｆが成り立つ。これを式（１３）に代入すると式（１４）を得る。
Ｖ_Ｃ／Ｉ_Ｌ＝｛ｓ・Ｒ_ＤＣ０・Ｒ_Ｆ・Ｃ_Ｆ（１＋Ｆ_Ｌ（ｘ））＋Ｒ_ＤＣ０（１＋Ｆ_Ｒ（ｘ））｝／（１＋ｓ・Ｃ_Ｆ・Ｒ_Ｆ） …（１４）

式（１４）の両辺をＲ_ＤＣ０で割ると、式（１５）を得る。
Ｖ_Ｃ／（Ｉ_Ｌ・Ｒ_ＤＣ０）
＝１＋［｛Ｆ_Ｒ（ｘ）＋ｓ・Ｒ_Ｆ・Ｃ_Ｆ・Ｆ_Ｌ（ｘ）｝／（１＋ｓ・Ｃ_Ｆ・Ｒ_Ｆ）］
＝１＋［｛Ｆ_Ｒ（ｘ）＋ｓ・Ｌ_０／Ｒ_ＤＣ０・Ｆ_Ｌ（ｘ）｝／（１＋ｓ・Ｌ_０／Ｒ_ＤＣ０）］ …（１５）

したがって、補正関数Ｆ_ＣＭＰ（ｘ）を式（１６）で定義し、式（８）で得られる電流値
Ｉ_Ｌ＝Ｖ_Ｃ／Ｒ_ＤＣ０を、式（１７）にしたがって補正することにより、インダクタンス値Ｌや直流抵抗値Ｒ_ＤＣの変動をキャンセルし、高精度な電流検出が可能となる。
Ｆ_ＣＭＰ（ｘ）≡｛Ｆ_Ｒ（ｘ）＋ｓ・Ｌ_０／Ｒ_ＤＣ０・Ｆ_Ｌ（ｘ）｝／（１＋ｓ・Ｌ_０／Ｒ_ＤＣ０） …（１６）
Ｉ_Ｌ＝Ｖ_Ｃ／｛Ｒ_ＤＣ０×（１＋Ｆ_ＣＭＰ（ｘ））｝ …（１７）
具体的には、演算部１４２に対して、直流抵抗値Ｒ_ＤＣに加えて補正関数Ｆ_ＣＭＰ（ｘ）を与え、式（１７）の演算処理を行うことにより、電流Ｉ_Ｌを求めることができる。

ここで、ｓ・Ｌ_０＞＞Ｒ_ＤＣが成り立つとき、Ｆ_Ｒ（ｘ）は無視しうる。この場合、
Ｆ_ＣＭＰ（ｘ）≒Ｆ_Ｌ（ｘ）
となり、電流値Ｉ_Ｌを式（１８）にしたがって計算すればよい。
Ｉ_Ｌ＝Ｖ_Ｃ／｛Ｒ_ＤＣ０×（１＋Ｆ_Ｌ（ｘ））｝ …（１８）

あるいは別のアプローチとして、ＲＣローパスフィルタ１１０を介さず、インダクタの両端間に生ずる検出電圧Ｖ_Ｌから直接コイル電流Ｉ_Ｌを計算することも可能である。式（１）に式（１１）および式（１２）を代入すると式（１９）を得る。
Ｖ_Ｌ＝Ｉ_Ｌ×（Ｒ_ＤＣ０＋ｓ・Ｌ_０＋Ｒ_ＤＣ０・Ｆ_Ｒ（ｘ）＋ｓ・Ｌ_０・Ｆ_Ｌ（ｘ）） …（１９）
補正関数Ｆ_ＣＭＰ（ｘ）を、式（２０）で定義すると、電流値Ｉ_Ｌは式（２１）にしたがって計算すればよいことがわかる。
Ｆ_ＣＭＰ（ｘ）≡Ｒ_ＤＣ０・Ｆ_Ｒ（ｘ）＋ｓ・Ｌ_０・Ｆ_Ｌ（ｘ） …（２０）
Ｉ_Ｌ＝Ｖ_Ｌ／｛Ｒ_ＤＣ０＋ｓ・Ｌ_０＋Ｆ_ＣＭＰ（ｘ）｝ …（２１）

あるいは、式（１１）、（１２）にもとづいて、測定されたインダクタンスＬ_０および抵抗値Ｒ_ＤＣ０から、実際のインダクタンス値Ｌおよび抵抗値Ｒ_ＤＣを計算し、それらにもとづいてＲＣローパスフィルタ１１０の時定数を設定し、電流検出部１１２において式（８）にしたがって電流Ｉ_Ｌを計算してもよい。

続いて、ＤＣ／ＤＣコンバータ１０の用途の一例を説明する。図４は、ＤＣ／ＤＣコンバータ１０を搭載する電子機器１の構成を示すブロック図である。電子機器１はたとえばゲーム専用機、あるいはコンピュータである。整流回路１２は、商用交流電圧Ｖ_ＡＣを整流、平滑化し、直流電圧Ｖ_ＤＣを生成する。絶縁型のＤＣ／ＤＣコンバータ１４は、直流電圧Ｖ_ＤＣを降圧し、入力電圧Ｖ_ＩＮを生成する。ＤＣ／ＤＣコンバータ１０は、入力電圧Ｖ_ＩＮを降圧し、負荷、たとえばプロセッサ１６の電源端子に、出力電圧Ｖ_ＯＵＴを供給する。

ＤＣ／ＤＣコンバータ１０とプロセッサ１６は、Ｉ^２Ｃバス１８を介して接続される。上述のように、ＤＣ／ＤＣコンバータ１０によって測定されたコイル電流Ｉ_Ｌを示すデータは、メモリ１３０に格納される。プロセッサ１６は、ＤＣ／ＤＣコンバータ１０のメモリ１３０にアクセスし、コイル電流Ｉ_Ｌにもとづいて、自らの負荷状態を取得する。たとえばプロセッサ１６は、コイル電流Ｉ_Ｌに応じて、出力電圧の設定値を変更したり、パワーセーブモードに移行してもよい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

図５（ａ）、（ｂ）は、変形例に係るコントロールＩＣ１００の構成を示す回路図である。図５（ａ）のコントロールＩＣ１００ａでは、ＰＨＡＳＥ端子がＩＳＥＮ＋端子と共有される。この構成によれば、図２の構成に比べて、コントロールＩＣ１００のピン数を１つ削減でき、回路面積をさらに削減できる。

図５（ｂ）のコントロールＩＣ１００ｂには、ＦＢ端子に加えて、電圧検出（ＶＳＥＮ）端子が設けられる。ＶＳＥＮ端子の電圧は、たとえば過電圧保護などに利用される。ＶＳＥＮ端子を備えるコントロールＩＣ１００ｂにおいては、ＩＳＥＮ−端子は、ＶＳＥＮ端子と共有することができる。この構成によれば、コントロールＩＣ１００のピン数を１つ削減でき、回路面積をさらに削減できる。

図５（ａ）と図５（ｂ）を組み合わせてもよい。つまりＰＨＡＳＥ端子をＩＳＥＮ＋端子と共有し、ＶＳＥＮ端子をＩＳＥＮ−端子と共有してもよい。

実施の形態では、スイッチングトランジスタＭ１がＮチャンネルＭＯＳＦＥＴの場合を説明したが、スイッチングトランジスタＭ１に代えてＰチャンネルＭＯＳＦＥＴを用いてもよい。この場合、ＰＨＡＳＥ端子、ブートストラップキャパシタＣ３、スイッチＳＷ１は省略される。

図３の電流検出部１１２は、デジタル信号処理によってコイル電流Ｉ_Ｌを検出したが、電流検出部１１２はアナログ回路で構成してもよい。

Ａ／Ｄコンバータ１４０をＲＣローパスフィルタ１１０の前段に設け、ＲＣローパスフィルタ１１０をデジタルフィルタで構成してもよい。

実施の形態では、ハイサイドドライバ１０４、ローサイドドライバ１０６がコントロールＩＣ１００に内蔵される場合を説明したが、それらはコントロールＩＣ１００に外付けされてもよい。

補正関数Ｆ_ＣＭＰの形式は、式（１６）には限定されず、さまざまな形式で定義しうることが当業者には理解される。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

１０…ＤＣ／ＤＣコンバータ、１２…整流回路、１４…ＤＣ／ＤＣコンバータ、１６…プロセッサ、１８…Ｉ^２Ｃバス、１００…コントロールＩＣ、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｃ２…入力キャパシタ、Ｌ１…インダクタ、Ｃ３…ブートストラップキャパシタ、ＳＷ１…ブートストラップスイッチ、１０２…パルス変調器、１０４…ハイサイドドライバ、１０６…ローサイドドライバ、１０８…電流検出回路、１１０…ＲＣローパスフィルタ、１１２…電流検出部、１２０…測定回路、１２２…不良判定部、１３０…メモリ、１３２…インタフェース回路、１３４…過電流保護回路、１４０…Ａ／Ｄコンバータ、１４２…演算部。

Claims

直流入力電圧が供給される入力ラインと、
負荷が接続される出力ラインと、
前記入力ラインと接地ラインの間に順に直列に設けられるスイッチングトランジスタおよび同期整流トランジスタと、
一端が前記スイッチングトランジスタと前記同期整流トランジスタの接続点であるスイッチングノードと接続され、他端が前記出力ラインと接続されたインダクタと、
前記出力ラインに接続される出力キャパシタと、
前記スイッチングトランジスタおよび前記同期整流トランジスタをスイッチングする制御回路と、
を備え、
前記制御回路は、
前記出力ラインに生ずる直流出力電圧が所定の目標電圧と一致するようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号に応じて、前記スイッチングトランジスタおよび前記同期整流トランジスタをスイッチングするドライバ回路と、
前記スイッチングノードと接続される第１検出端子と、
前記出力ラインと接続される第２検出端子と、
前記第１検出端子および前記第２検出端子を介して前記インダクタと接続され、本ＤＣ／ＤＣコンバータの前記通常動作に先立つキャリブレーション動作時に、前記インダクタのインダクタンス値および直流抵抗値を測定する測定回路と、
通常動作時に、測定された前記インダクタンス値と前記直流抵抗値を利用し、前記第１検出端子と前記第２検出端子の間に生ずる検出電圧にもとづいて前記インダクタに流れる電流を検出する電流検出回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
前記電流検出回路は、
通常動作時に、前記検出電圧をフィルタリングするＲＣローパスフィルタと、
前記ＲＣローパスフィルタの出力電圧および測定された前記直流抵抗値にもとづいて、前記インダクタに流れる電流を検出する電流検出部と、
を含み、
前記通常動作時におけるＲＣローパスフィルタの時定数ＣＲが、前記インダクタンス値Ｌと前記直流抵抗値Ｒ_ＤＣの比Ｌ／Ｒ_ＤＣと等しくなるように設定されることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
前記電流検出部は、測定されたインダクタに流れる電流を、所定の補正関数を用いて補正することを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
前記測定回路により測定されたインダクタンス値をＬ_０、直流抵抗値をＲ_ＤＣ０、所定の補正関数をＦ_ＣＭＰ（ｘ）とするとき、前記ＲＣローパスフィルタの時定数Ｃ_Ｆ・Ｒ_Ｆは、
Ｃ_Ｆ・Ｒ_Ｆ＝Ｌ_０／Ｒ_ＤＣ０
で与えられ、前記電流検出部は、
Ｉ_Ｌ＝Ｖ_Ｃ／｛Ｒ_ＤＣ０×（１＋Ｆ_ＣＭＰ（ｘ））｝
にしたがってインダクタに流れる電流を計算することを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
前記ＲＣローパスフィルタは可変抵抗を含み、前記インダクタンス値Ｌと前記直流抵抗値Ｒ_ＤＣに応じて、前記可変抵抗の抵抗値が調節されることを特徴とする請求項２から４のいずれかに記載のＤＣ／ＤＣコンバータ。
前記電流検出回路は、前記測定回路により測定されたインダクタンス値をＬ_０、直流抵抗値をＲ_ＤＣ０、所定の補正関数をＦ_ＣＭＰ（ｘ）、ｓ＝ｊ・２πＦ_ＳＷ（ただしＦ_ＳＷはＤＣ／ＤＣコンバータのスイッチング周波数）とするとき、
Ｉ_Ｌ＝Ｖ_Ｌ／｛Ｒ_ＤＣ０＋ｓ・Ｌ_０＋Ｆ_ＣＭＰ（ｘ）｝
にしたがってインダクタ電流を計算することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
前記制御回路は、前記直流抵抗値が所定のしきい値より大きいとき、断線不良と判定することを特徴とする請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータ。
前記ドライバ回路は、前記制御回路の外部に設けられることを特徴とする請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータ。