CN101247086A - 加法器以及电流方式型开关调节器 - Google Patents

加法器以及电流方式型开关调节器 Download PDF

Info

Publication number
CN101247086A
CN101247086A CNA2008100881812A CN200810088181A CN101247086A CN 101247086 A CN101247086 A CN 101247086A CN A2008100881812 A CNA2008100881812 A CN A2008100881812A CN 200810088181 A CN200810088181 A CN 200810088181A CN 101247086 A CN101247086 A CN 101247086A
Authority
CN
China
Prior art keywords
voltage
channel transistor
converter
current
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100881812A
Other languages
English (en)
Other versions
CN101247086B (zh
Inventor
上原治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101247086A publication Critical patent/CN101247086A/zh
Application granted granted Critical
Publication of CN101247086B publication Critical patent/CN101247086B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0025Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种能够用CMOS形成全部电路、与现有技术例比较使工艺简单化,能够缩小芯片尺寸的加法器。本发明的加法器具有第一以及第二VI变换器和电流相加电阻,在第一以及第二VI变换器中流过与输入电压对应的电流,电流相加电阻的一端共同连接第一以及第二VI变换器的输出端子,另一端接地,电阻值可调整,第一VI变换器以及第二VI变换器由下列部件组成:前级VI变换器,用于生成基准电流;后级VI变换器,用于生成与输入电压对应的电流;第一电流镜像电路,其在参考侧的第一端子上连接前级VI变换器,在流过与第一端子对应的电流的第一输出端子上连接后级VI变换器;和第二电流镜像电路,其在参考侧的第二端子上连接第一输出端子,与流过第二端子的电流对应可调整来自第二输出端子的电流比,把电流相加电阻的一端的电压作为相加电压输出。

Description

加法器以及电流方式型开关调节器
技术领域
本发明涉及使用直流的输入电源,根据输出电压以及输出电流的检测值控制输出电压的电流方式开关调节器以及其中使用的加法器。
背景技术
作为电流方式降压型开关调节器,使用图6表示的结构的电路(例如参照专利文献1)。
在该电路中,通过接通开关107,从电源向线圈108流过电流,输入电压Vi作为电能(即电荷)在线圈108内积蓄,同时在输出电容器112内积蓄。另外,通过关断开关107,在输出电容器112内积蓄的电能通过电荷放电。
因此,图6的电流方式降压型开关调节器,对于线圈108积蓄的电能,向负荷供给通过输出电容器112平均化(积分)后的电压。
误差放大器101,对于反转输入端子输入用电阻110以及电阻111分压输出电压的检测电压,对于非反转输入端子输入从基准电压源100输出的基准电压Vref,放大上述检测电压和基准电压Vref的差,把放大后的结果作为检测放大电压向比较器105的反转输入端子输出。
I/V电路121检测流过线圈108的电流,生成与该电流对应的电压,向加法器103的一个输入端子输出。
I/V电路122检测流过负荷的电流,生成与该电流对应的电压,向加法器103的另一个输入端子输出。
加法器103,相加分别从一个输入端子以及另一个输入端子输入的电压,把相加两者的结果作为补偿电压,向比较器105的非反转输入端子输出。
亦即,上述补偿电压,是使用与负荷或者线圈108串联的检测器检测流过各元件的电流,把与流过负荷或者线圈108的电流的电流值成比例的值变换为电压值,通过加法器103相加的电压。
比较器105,在反转输入端子上输入上述检测放大电压,在非反转输入端子上输入补偿电压,比较检测放大电压以及补偿电压,把比较结果作为控制信号,向SR-锁存器106的复位端子R输出。因此,随输出电压升高,误差放大器101输出的检测放大电压上升,比较器105,在检测放大电压超过补偿电压的场合,使控制信号从H电平变化为L电平。另外,比较器105,在检测放大电压比补偿电压低的场合,使控制信号从L电平变化为H电平。
因此,SR-锁存器106向置位端子从振荡器104输入一定周期的时钟信号,当被置位时把开关信号作为H电平,当输入H电平的控制信号时把输出复位,把开关信号作为L电平。开关107,在输入的开关信号是H电平的状态下导通,在L电平的状态下关断。
【专利文献1】特开2002-281742号公报
如上所述,电流方式降压型开关调节器,因为根据输出电压和输出电流两者的反馈信息生成输出电压,所以控制控制开关107的导通/关断状态的开关信号的负载率(duty)。
但是,在现有技术例子中,在通过CMOS形成加法器103以及生成输入该加法器103的补偿斜波的倾斜补偿电路102的场合,由于阈值电压的分散,各电路中的放大器的增益分散,在每一芯片上补偿斜波以及加法器102的特性不同,开关调节器的特性对于设计值变得不同。
因此,在现有技术中,为抑制上述的增益的分散,相加与补偿斜波电压对应的电流、和与流过线圈108的电流对应的传感电压,生成倾斜补偿后的传感电压,使用双极或者图7(专利文献1)中表示的双CMOS(双极和CMOS混存),构成加法器103。
但是,在用双极或者双CMOS形成包含加法器103的各电路的场合,和CMOS比较,有工艺复杂而且不能微型化、不能缩小芯片尺寸这样的缺点。
本发明是鉴于这样的事情做出的发明,其目的在于提供一种加法器,其可以全部用CMOS(Complementary Metal Oxide Semiconductor)形成,与现有技术例比较,能够使工艺简单化,能够缩小芯片尺寸。
发明内容
本发明的加法器,是对输入的多个电压进行VI变换,相加得到的电流,IV变换后作为相加结果输出的加法器(在实施形式中,是在电流方式型开关调节器中,用于相加与流过线圈的线圈电流的电流值对应的传感电压、和在倾斜补偿中使用的补偿斜波波形的电压的加法器),其特征在于,具有,第一VI变换器,其流过与第一输入电压的电压值对应的第一电流;第二VI变换器,其流过与第二输入电压的电压值对应的第二电流;电流相加电阻,其构成为一端共同连接所述第一以及第二VI变换器的输出端子,另一端接地,可调整电阻值;所述第一VI变换器以及第二VI变换器由下述部件构成,前级子VI变换器(在本实施形式中,前级VI变换器61或者前级VI变换器63),用于生成基准电流;后级VI变换器(在本实施形式中,后级VI变换器62或者后级VI变换器64),用于生成与输入电压对应的电流;第一电流镜像电路(在本实施形式中,第一或者第三电流镜像电路),其在参考侧的第一端子上连接所述前级VI变换器,在流过与第一端子(在实施形式中N沟道晶体管M4或者M24的漏极)对应的电流的第一输出端子上连接后级VI变换器;第二电流镜像电路(在本实施形式中,第二或者第四电流镜像电路),其在参考侧的第二端子(在实施形式中N沟道晶体管M7或者M27的漏极)上连接所述第一输出端子,与流过该第二端子的电流对应,可调整从第二输出端子流出的电流的比,通过所述第一以及第二电流的流过,把在所述电流相加电阻的一端发生的电压,作为第一输入电压和第二输入电压的相加结果的相加电压输出。
本发明的加法器的特征在于,具有检测电路,其用于检测所述第一VI变换器以及第二VI变换器的任何一个的所述第二端子的电压。
本发明的加法器的特征在于,在所述第一VI变换器以及第二VI变换器中,所述前级VI变换器由下列部件构成,第一P沟道晶体管(本实施形式中P沟道晶体管M3),其源极连接第一定电流源,栅极以及漏极接地;第一N沟道晶体管(本实施形式中N沟道晶体管M4),其栅极连接该第一P沟道晶体管的源极,源极通过电阻接地;所述后级VI变换器由下列部件构成,第二P沟道晶体管(本实施形式中P沟道晶体管M6),其源极连接第二定电流源,在栅极上施加所述输入电压,漏极接地;第二N沟道晶体管(本实施形式中N沟道晶体管M7),其栅极连接该第二P沟道晶体管的源极,源极通过电阻接地;第一电流镜像电路由下列部件构成,第三P沟道晶体管(本实施形式中P沟道晶体管M5),其源极连接电源,栅极和漏极连接所述第一N沟道晶体管的漏极;第四P沟道晶体管(本实施形式中P沟道晶体管M8),其源极连接电源,栅极连接所述第三P沟道晶体管的栅极,漏极连接所述第二N沟道晶体管的漏极;所述第二电流镜像电路由下列部件构成,第五P沟道晶体管(本实施形式中P沟道晶体管M9),其源极连接电源,栅极和漏极连接所述第二N沟道晶体管的漏极;第六P沟道晶体管(本实施形式中P沟道晶体管M10),其源极连接电源,栅极连接所述第五P沟道晶体管的栅极,漏极连接所述调整电阻的一端,电流量可调整。
本发明的加法器的特征在于,所述检测电路由第七P沟道晶体管构成,其源极连接电源,栅极连接所述第六P沟道晶体管的栅极,源极通过电阻接地。
本发明的电流方式型开关调节器的特征在于,具有:倾斜补偿电路,用于输出倾斜补偿的补偿斜波波形;电流检测电路,用于检测供给负荷的电流,生成与该电流对应的传感电压;加法器,用于相加所述补偿斜波波形的电压和传感电压,生成倾斜修正后的补偿传感电压;和输出电压控制电路,其通过该补偿传感电压进行输出电压的控制,作为所述加法器,使用上述任何一项所述的加法器。
通过采用以上说明的结构,根据本发明,在通过构成第一VI变换器以及第二VI变换器中的前级VI变换器、后级VI变换器、第一电流镜像电路、第二电流镜像电路的各晶体管在处理中的阈值电压的分散使输出的相加结果分散的场合,通过在调整电阻和/或可调整的第二电流镜像电路中进行电流量的调整,能够抑制通过阈值电压产生的分散,不用像现有技术那样用双极或者双CMOS构成,能够把全部晶体管作为CMOS结构形成,能够使电流方式型开关调节器半导体装置的工艺简单化,缩小芯片尺寸,能够降低制造成本。
由此,根据本发明,通过使用上述的加法器,能够消除芯片间的分散而相加与流过线圈的电流对应的传感电压和补偿斜波波形的电压,能够廉价地构成能够高速而且高精度地输出与负荷对应的输出电压的电流方式型开关调节器。
附图说明
图1是表示使用根据本发明的一个实施形式的加法器的电流方式型开关调节器的构成例的概念图。
图2是用于说明图1的电流方式型开关调节器的动作的波形图。
图3是用于说明图1的电流方式型开关调节器中的倾斜补偿的动作的波形图。
图4是表示图1的电流方式型开关调节器中的加法器7的构成例的概念图。
图5是表示图4中的P沟道晶体管M10(或者M30)以及电阻Rb的构成例的概念图。
图6是表示现有的电流方式型开关调节器的结构的概念图。
图7是表示图6中的加法器的结构的概念图。
符号说明
1  开关调节器用半导体装置
2  过电压保护电路
3  误差放大器
4  倾斜补偿电路
5  电流传感电路
6  PWM比较器
7  加法器
8  振荡器(OSC)
9   PWM控制电路
50、51、52、53定电流源
61、63前级VI变换器
62、64后级VI变换器
C1、C2、C3  电容器
M1、M3、M5、M6、M8、M9、M10、M40、M23、M25、M26、M28、M29、M30 P沟道晶体管
M2、M4、M7、M24、M27、M35 N沟道晶体管
R1、R2、Ra1、Ra2、Rb、R11、R12、R21、R22电阻
具体实施方式
下面参照附图说明使用根据本发明的一个实施形式的电流检测电路5的、电流方式降压型开关调节器用半导体装置1。图1是表示根据该实施形式的降压型开关调节器的构成例的框图。本申请的发明中最具特征的结构,是为生成控制从输出端子Pout输出的输出电压Vout的电压、相加补偿斜波的电压和电流传感电路5输出的传感电压的加法器7,详细说明其细节。
在该图中,本实施形式的电流方式降压型开关调节器,由电流方式降压型开关调节器用半导体装置1、电压变换(本实施形式中降压)中使用的线圈L、和对从该线圈L输出的电压进行平滑的平滑用电容器C2构成,通过使P沟道型MOS晶体管(以下称P沟道晶体管)M1导通,使N沟道型MOS晶体管(以下称N沟道晶体管)M2关断,通过端子Pin从电源D1通过输出端子(CONT端子)电流流过线圈L,作为电源D1的电压的输入电压Vin作为电能(亦即电荷)在线圈L内积蓄。另外,通过使P沟道晶体管M1关断,使N沟道晶体管M2导通,放电在线圈L内积蓄的电能。在电源D1的输出端子和接地点之间连接电容器C1。
P沟道晶体管M1的源极连接端子Pin,亦即通过端子Pin源极向电源D1连接,N沟道晶体管M2的源极连接端子Ps,亦即通过端子Ps接地。其他的过电压保护电路13、误差放大器3、倾斜补偿电路4、电流传感电路5、PWM比较器6、加法器7、振荡器8、PWM控制电路9以及“或”电路12的各电路,通过端子Pin和电源D1连接,通过端子Ps和接地点连接。
因此,电流方式降压型开关调节器,在对于线圈L积蓄电能期间和放电期间,调整从输出端子Pout对于负荷输出的输出电压Vout,向负荷供给通过线圈L和电容器C2平均化(积分)了的输出电压Vout。
P沟道晶体管M1的漏极和N沟道晶体管M2的漏极用端子CONT连接(串联),线圈L的一端与该端子CONT连接,另一端与负荷(亦即输出端子Pout)连接。另外,P沟道晶体管M1的栅极与PWM控制电路9的端子QB连接,N沟道晶体管M2的栅极与PWM控制电路9的端子Q连接。
误差放大器3,在反转端子上输入作为电容器C2和线圈L的连接点的输出端子电压、亦即通过电阻R1以及电阻R2(串联的分压电路)分压输出电压Vout的分压电压,在非反转端子上输入基准电源D2输出的基准电压Vref,放大上述分压电压和基准电压Vref的差,把放大的结果作为检测电压向PWM比较器6的反转输入端子输出。另外,在输出电压Vout输入的端子FD和电阻R1以及电阻R2的连接点之间,插入对于电阻R1以及电阻R2的连接点相位控制输出电压的变化用的电容器C3。
这里,在开关调节器输出的输出电压Vout中,作为供给负荷的电压的目标值的目标电压,作为在误差放大器3上连接的基准电压源D2的基准电压Vref设定。亦即,在本实施形式中,目标电压的定义,表示作为对于输出电压的负荷给予的控制目标设定的电压。在误差放大器3中,如上述,基准电压是要与通过分压电路分压输出电压后的分压电压比较的电压,设定输出电压和目标电压一致时的分压电压。因此,在用该分压电路分压输出电压后的分压电压超过上述基准电压的场合,认为输出电压超过了目标电压。
倾斜补偿电路4,与振荡器8振荡的时钟信号的频率的周期T同步,发生锯齿形的补偿斜波(后面说明的通过斜率m线性顺序变化的电压波形),向加法器7的输入端子a输出。
电流传感电路5,检测流过线圈L的电流的电流值,亦即检测与负荷容量的变动对应的电流变动,生成传感电压(与流过线圈的电流值对应的)S1,向加法器7的输入端子b输出。该传感电压通过上述倾斜补偿电路4输出的补偿斜波的电压被倾斜补偿(修正)。
这里,因为与流过线圈L的电流的变化对应,输出电压Vout变化,所以对于倾斜补偿的补偿斜波的电压值,求与流过线圈L的电流的电流变化对应的传感电压,如后述,通过对于补偿斜波进行反馈,能够进行高精度的控制。
亦即,使与流过线圈L的电流对应,进行导通P沟道晶体管M1的期间的调整。因此,因为与流过线圈L的电流对应的传感电压通过补偿斜波的电压被倾斜补偿,通过流过线圈L的电流(一次信息)决定输出电压,所以对于负荷变动的控制的响应速度成为高速。
加法器7,如上述,通过相加倾斜补偿电路4输出的补偿斜波的电压值(输入到输入端子a)、和从电流传感电路5输出的传感电压(输入到输入端子b),通过补偿斜波对与流过线圈L的电流对应的传感电压进行倾斜补偿,向PWM比较器6的非反转输入端子输出。
PWM比较器6比较从误差放大器3输出的检测电压、和从加法器7输入的上述倾斜补偿过的传感电压的电压值,如图2所示,在补偿斜波的电压值超过检测电压的场合,把PWM控制信号作为H电平的脉冲输出。
振荡器8根据预先设定的周期T,周期地输出时钟信号(H电平的脉冲)。
PWM控制电路9,如图2所示,与时钟信号的上升缘同步,向P沟道晶体管M1的栅极通过输出端子QB施加L电平的电压,使成为导通状态,向N沟道晶体管M2的栅极通过输出端子Q施加L电平的电压,使成为关断状态。
另外,PWM控制电路9,与PWM控制信号(H电平的脉冲)的上升缘同步,向P沟道晶体管M1的栅极通过输出端子QB施加H电平的电压,使成为关断状态,向N沟道晶体管M2的栅极通过输出端子Q施加H电平的电压,使成为导通状态。
过电压保护电路2,向非反转输入端子输入分压电压,向反转输入端子输入基准电压Vref,在输出电压超过预先设定的电压,亦即与该输出电压对应的分压电压超过基准电压Vref的场合,使N沟道晶体管M35导通,为保护负荷以及半导体元件1降低输出电压Vout。
上述的所谓倾斜补偿,在电流方式开关调节器中,公知在流过线圈的电流在连续方式下以连续50%以上的占空因数动作的场合,以开关频率的整数倍的周期振荡,亦即产生子谐波(subharmonic)振荡。这里,流过线圈的电流的上升斜率,由输入电压Vin和线圈L的阻抗值决定,另外流过线圈的电流的下降斜率通过在输出端子上连接的负荷能量消耗决定。
即使在同一周期中,P沟道晶体管M1和N沟道晶体管M2的开关的导通/关断的负载率(duty)多很分散,如图3所示,当从流过线圈的电流IL偏离ΔIo的点开始时,在下一周期中成为ΔIo1<ΔIo2,开始的电流值慢慢增加,因为在第某周期中进行稳定的动作,所以发生子谐波振荡。
反之,在进行控制使偏离的电流成为ΔIo1>ΔIo2,亦即慢慢减小开始的电流Io的场合,变化慢慢收敛,变得稳定动作。
因此,为使下一周期中的开始电流减小,需要进行上述的倾斜补偿,使即使产生子谐波振荡的线圈电流连续地在50%以上的负载率下也能稳定地动作。
为进行稳定动作,使倾斜补偿的上升线的斜率m成为Δio1>Δio2,一般在电流方式降压型开关调节器的场合,需要取用下式表示的斜率m。
m≥(m2-m1)/2=(2Vout-Vin)/2L
这里,m2是线圈电流的下降坡度的斜率,即电流减小率,用m2=(Vout-Vin)/L表示。
另外,m1是线圈电流的上升坡度的斜率,即电流增加率,用m1=Vin/L表示。
倾斜补偿电路4,与振荡器8输出的时钟信号同步,输出具有上述m的斜率的锯齿波形的倾斜补偿的补偿斜波。
下面使用图4详细说明根据本发明的实施形式的加法器7。图4是表示根据本实施形式的加法器7的构成电路例的概念图。
加法器7由P沟道晶体管M3、M5、M6、M8、M9、M10、M23、M25、M26、M28、M29、M30、M40、N沟道晶体管M4、M7、M24、M27、电阻R11、R12、R21、R22、Ra1、Ra2、Rb和定电流源50、51、52以及53构成。
P沟道晶体管M3、N沟道晶体管M4以及电阻R11构成前级VI变换器,P沟道晶体管M6、N沟道晶体管M7以及电阻R12构成后级VI变换器。这里,电阻R11以及R12具有相同的电阻值。
另外,P沟道晶体管M5以及M8构成第一电流镜像电路,P沟道晶体管M9以及M10构成第二电流镜像电路。
同样,P沟道晶体管M23、N沟道晶体管M24以及电阻R21构成第三子VI变换器,P沟道晶体管M26、N沟道晶体管M27以及电阻R22构成第四子VI变换器。这里,电阻R21以及电阻R22具有相同的电阻值。
另外,P沟道晶体管M25以及M28构成第三电流镜像电路,P沟道晶体管M29以及M30构成第四电流镜像电路。
另外,通过上述前级VI变换器61以及后级变换器62和第一以及第二电流镜像电路构成第一VI变换器,通过上述前级VI变换器63以及后级变换器64和第三以及第四电流镜像电路构成第二VI变换器。
电阻Ra1和电阻Rb形成调整电阻,P沟道晶体管M40和电阻Ra2构成检测电路。
P沟道晶体管M3,源极通过定电流源50连接电源(Vin)配线,栅极以及源极接地。
N沟道晶体管M4,栅极连接P沟道晶体管M3的源极,源极通过电阻R11接地。
P沟道晶体管M5,源极连接电源配线,栅极和漏极的连接点(参考侧)连接N沟道晶体管M4的漏极。
P沟道晶体管M8,源极连接电源配线,栅极连接P沟道晶体管M5的栅极,漏极连接输出端子。
P沟道晶体管M6,源极通过定电流源51连接电源配线,栅极连接输入端子a,源极接地。
N沟道晶体管M7,栅极连接P沟道晶体管M6的源极,源极通过电阻R12接地。
P沟道晶体管M9,源极连接电源配线,栅极和漏极的连接点(参考侧)连接N沟道晶体管M7的漏极。
P沟道晶体管M10,源极连接电源配线,栅极连接P沟道晶体管M9的栅极,漏极连接输出端子。
这里,上述P沟道晶体管M10,在制造工艺中,使用修剪(trimming)技术形成为可以任意设定电流容量(成为额定的电流值)的结构。例如,如图5(a)所示,P沟道晶体管M10,和P沟道晶体管M10a、10b、10c以及10d的各P沟道晶体管源极共同、栅极共同以及漏极共同,各个P沟道晶体管的漏极和共同连接各漏极的连接点之间,分别设置熔丝H10a、H10b、H10c、H10d构成。这里,P沟道晶体管M10a、10b、10c以及10d分别用1∶2∶4∶8的电流比形成,通过用激光修剪熔丝H10a~H10d,进行电流容量的调整。通过把晶体管并联的初始的合成电流容量设定为可调整范围的中间值,能够进行宽范围的调整。通过该调整,能够调整从P沟道晶体管M9的漏极与电流对应流过P沟道晶体管M10的漏极的电流的比。亦即,通过修剪调整第二电流镜像电路,吸收前级VI变换器61以及后级VI变换器62、和第一电流镜像电路中的各晶体管的分散。
P沟道晶体管M23,源极通过定电流源52连接电源,栅极以及源极接地。
N沟道晶体管M24,栅极连接P沟道晶体管M23的源极,源极通过电阻R21接地。
P沟道晶体管M25,源极连接电源配线,栅极和漏极(参考侧)连接N沟道晶体管M24的漏极。
P沟道晶体管M28,源极连接电源配线,栅极连接P沟道晶体管M25的栅极,漏极连接输出端子。
P沟道晶体管M26,源极通过定电流源53连接电源配线,栅极连接输入端子b,源极接地。
N沟道晶体管M27,栅极连接P沟道晶体管M26的源极,源极通过电阻R22接地。
P沟道晶体管M29,源极连接电源配线,栅极和漏极(参考侧)连接N沟道晶体管M7的漏极。
P沟道晶体管M30,和上述P沟道晶体管M10同样构成,源极连接电源配线,栅极连接P沟道晶体管M29的栅极,漏极成为输出端子。
接着进行电流相加,作为把相加结果变换为电压的电流相加电路,设置电阻Ra1以及电阻Rb的串联的电阻电路。该电阻电路,相加通过上述第一以及第二VI变换器变换从加法器7中的输入端子a、b分别输入的电压、即传感电压S1以及补偿斜波的电压后的电流,作为结果,作为通过补偿斜波的电压倾斜补偿了传感电压S1后的电压值输出。
这里,电阻Ra1,一端共同连接P沟道晶体管M10以及M30的漏极(电流镜像电路的输出端子),另一端连接电阻Rb的一端。电阻Rb,一端连接电阻Ra1,另一端接地,亦即和电阻Ra1串联,在P沟道晶体管M10以及M30的漏极和接地点之间插入。
上述电阻Rb,构成为电阻值可通过修剪调整。例如,如图5(b)所示,串联电阻值2r的电阻Rb1、电阻值r的电阻Rb2、电阻值r/2的电阻Rb3、电阻值r/4的电阻Rb4、…等多个电阻,另外,旁路各电阻的熔丝Ha11、Ha12、Ha13以及Ha14分别与电阻Rb1、电阻Rb2、电阻Rb3、电阻Rb4、…并联。这里,电阻Rb1、电阻Rb2、电阻Rb3、电阻Rb4、…分别用2∶1/2∶1/4∶1/8…的电阻值比形成,根据需要通过用激光修剪熔丝Hb1、Hb2、Hb3、Hb4…各个,进行电阻值的调整。如上述,电阻串联的合成电阻值通过在修剪处理中的熔丝的切断的组合可调整为任意的电阻值,能够进行宽范围的调整。
检测电路40,由P沟道晶体管M40、具有和上述电阻Ra1的电阻值相同的电阻值的电阻Ra2形成。
这里,P沟道晶体管M40用与P沟道晶体管M10相同的尺寸而且相同的阈值电压形成,源极连接电源配线,栅极连接P沟道晶体管M9的栅极,漏极通过上述电阻Ra2接地。P沟道晶体管M40的漏极和电阻Ra2的连接点,连接测试端子Ptest,连接芯片上的测定用的垫。由此,通过测定用垫能够检测P沟道晶体管M9的栅极以及漏极的连接点的电压值,亦即第二电流镜像电路的参考侧的端子的电压(即第二电流镜像电路中的P沟道晶体管M9以及M10的栅极上施加的电压值)。
接着使用图4说明该加法器7的动作。因为第一VI变换器和第二VI变换器有相同的结构,所以以下代表地说明第一VI变换器的动作。通过定电压源50,设定第一电流镜像电路的偏置电压,通过N沟道晶体管M4,电流值I2的电流流过电阻R11。在N沟道晶体管M7中,从第一电流镜像电路的输出端子(亦即P沟道晶体管M8的漏极)流出的电流、和从第二电流镜像电路的参考侧的端子(亦即P沟道晶体管M9的漏极)流出的电流的合成电流作为电流值I1流入。通过这些电流值I1以及I2,决定第二电流镜像电路的电压。
这里,设从端子a输入的电压为vi,则流过第一以及第二VI变换器的电流I2以及电流I1,用以下所示公式求。
I1=(vi/r12)+(Vgs1/r12)
I2=(Vgs3/r11)
式中,Vgs3是P沟道晶体管M3的栅极-源极间电压,Vgs1是P沟道晶体管M1的栅极-源极间电压。另外,r12是电阻R12的电阻值,r11是电阻R11的电阻值,r11=r12。
Iout1=I1-I2=(vi/r12)+(Vgs1/r12)-(Vgs2/r11)
另外,因为P沟道晶体管M3以及M6具有相同的晶体管尺寸以及阈值电压,Vgs1=Vgs2,而且r11=r12,所以
I out1=(vi/r12)
Iout1通过电阻R12的电阻值r12和输入电压vi的比设定。由此,从第一VI变换器输出把传感电压S1进行了VI变换的电流值I out1的电流。
和上述说明同样,从第二VI变换器输出把补偿斜波的电压进行了VI变换的电流值I out2的电流。
然后,相加从第一VI变换器以及第二VI变换器输出的、进行了VI变换的电流I out1、I out2各个的电流值I out流过电阻Ra1以及电阻Rb,作为倾斜补偿了电流相加后的电压的传感电压,向PWM比较器6的非反转输入端子输出。
下面说明P沟道晶体管M10的电流容量以及电阻Rb的电阻值的调整。
在本实施形式的场合,为检测第一VI变换器中的第二电流镜像电路的电压,对于端子b施加接地电压。由此,因为I out2成为“0”,所以I out仅成为I out1的成分,使用测定用垫进行是否输出了与电流值I out1对应的电压值的检测。
此时,检测电路40,电阻Ra2的电阻值ra2和电阻Ra1的电阻值ra1相同。因此,进行调整的用户在端子a上施加多个不同的电压,从该施加的电压和与该电压对应用测定用垫测定的电压的对应关系,能够检测离开预先设计的设计值的偏离。
根据该检测结果,从预先设定的对应表,抽出P沟道晶体管M10的电流容量、和电阻Rb的电阻值rb的调整值,进行P沟道晶体管M10以及电阻Rb的修剪,使成为该值。上述对应表事前用实验测定,在各端子a上施加的多个电压中,把施加的电压和测定的电压的对应作为组,与该多个组的组合对应,表示必要的修剪处理,亦即用激光切断的、P沟道晶体管M10以及电阻Rb的熔丝的组合。
另外,因为第二VI变换器和第一VI变换器在布局中接近配置,也作为相同的特性形成,所以对于P沟道晶体管M30,进行和P沟道晶体管M10同样的修剪。
通过上述的结构,根据本实施形式的加法器7,可以仅通过CMOS实现进行传感电压S1、补偿斜波波形的电压的相加的结构。由此,因为本实施形式不需像现有技术那样使用双极或者双CMOS,而用通常的CMOS工艺容易地制作,所以能够在逻辑电路中混存,也能够微型化,与现有技术例比较能够降低芯片的制造成本。
下面使用图1以及图2,说明包含根据本实施形式的加法器7的动作在内的,图1所示的电流方式型降压开关调节器的动作。
在时刻t1,当振荡器8把时钟信号作为H电平的脉冲信号输出时,PWM控制电路9把输出端子QB从H电平转变为L电平,同时把输出端子Q从H电平转变为L电平。
由此,P沟道晶体管M1成为导通状态,N沟道晶体管M2成为关断状态,通过从电源D1向线圈L流过驱动电流,在线圈L中积蓄电能。
此时,倾斜补偿电路4,与上述时钟信号同步,开始输出以斜率m线性变化(在本实施形式中以斜率m上升)的补偿斜波。
另外,P沟道晶体管M12以及P沟道晶体管M9,栅极上输入L电平的控制信号,成为导通状态。
另外,电流传感电路5检测流过线圈L的电流,输出与该电流值成比例的传感电压S1。
接着,加法器7,对于从输入端子b输入的上述传感电压S1,加上在一个输入端子a上输入的补偿斜波的电压值,把相加结果作为倾斜补偿后的传感电压,对于PWM比较器6的反转输入端子输出。
亦即,在加法器7中,补偿斜波的电压通过第一VI变换器被变换为电流值I out1,传感电压S1通过第二VI变换器被变换为电流值I out2,把通过电阻Ra1以及Rb对于相加这些电流值I out1以及I out2的I out进行了IV变换的结果的电压,作为传感电压S1和补偿斜波的电压值的相加结果,向PWM比较器6的非反转输入端子输出。
由此,PWM比较器6,把从误差放大器3输入的检测电压,与通过补偿斜波倾斜补偿了与流过线圈L的电流对应的传感电压S1的电压进行比较,能够实时地反馈流过线圈L的电流值,输出控制P沟道晶体管M1的导通时间的PWM控制信号。
在时刻t2,PWM比较器6,当检测到以斜率m线性上升的补偿斜波的电压超过误差放大器3的输出电压时,使输出的PWM控制信号的电压从L电平转变为H电平。
然后,PWM控制电路9,通过把从PWM比较器6输入的PWM控制信号的电压从L电平转变为H电平,使从输出端子QB输出的电压从L电平转变为H电平,使从输出端子Q输出的电压从L电平转变为H电平。由此,P沟道晶体管M1关断,另一方面,N沟道晶体管M2导通,使在线圈L中积蓄的电能放电。
接着在时刻t3,倾斜补偿电路4,补偿斜波成为设定的极大值,使补偿斜波的输出停止。
由此,PWM比较器6,当补偿斜波的电压对于误差放大器3的输出电压降低时,使输出的PWM控制信号的电压从H电平转变为L电平。
接着,在时刻t4,振荡器8输出时钟信号,开始下一周期,如上述,重复从时刻t1到时刻t4的动作。
通过上述的结构,本实施形式的电流方式型开关调节器半导体装置,通过使用进行在加法器7中表示的修剪调整的CMOS结构,即使假定在各第一~第四子VI变换器以及第一~第四电流镜像电路中使用的各晶体管的阈值电压分散,也能够通过检测用垫,通过对于从检测电路40输入的电压进行VI变换,而且作为测定电压测定IV变换的结果的电压,能够从该测定检测电压检测由阈值电压引起的增益的偏离,能够通过与增益的偏离对应的修剪调整P沟道晶体管M10、M30的电流容量以及电阻Rb的电阻值,能够使用设计时的增益把加法器7变更为正确地获得相加输入电压的结果的电压的状态。
另外,在本实施形式中,通过降压型的电流方式型开关调节器说明了本发明的加法器,但是也可以在升压型的电流方式型开关调节器中使用本发明的加法器。

Claims (5)

1. 一种加法器,其对输入的多个电压进行VI变换,相加得到的电流,IV变换后作为相加结果输出,其特征在于,
具有,
第一VI变换器,其流过与第一输入电压的电压值对应的第一电流;
第二VI变换器,其流过与第二输入电压的电压值对应的第二电流;
电流相加电阻,其构成为一端共同连接所述第一以及第二VI变换器的输出端子,另一端接地,可调整电阻值;
所述第一VI变换器以及第二VI变换器由下述部件构成,
前级子VI变换器,用于生成基准电流;
后级VI变换器,用于生成与输入电压对应的电流;
第一电流镜像电路,其在参考侧的第一端子上连接所述前级VI变换器,在流过与第一端子对应的电流的第一输出端子上连接后级VI变换器;
第二电流镜像电路,其在参考侧的第二端子上连接所述第一输出端子,与流过该第二端子的电流对应,可调整从第二输出端子流出的电流的比,
通过所述第一以及第二电流的流过,把在所述电流相加电阻的一端发生的电压,作为第一输入电压和第二输入电压的相加结果的相加电压输出。
2. 根据权利要求1所述的加法器,其特征在于,具有检测电路,其用于检测所述第一VI变换器以及第二VI变换器的任何一个的所述第二端子的电压。
3. 根据权利要求1或者2所述的加法器,其特征在于,
在所述第一VI变换器以及第二VI变换器中,
所述前级VI变换器由下列部件构成,
第一P沟道晶体管,其源极连接第一定电流源,栅极以及漏极接地;
第一N沟道晶体管,其栅极连接该第一P沟道晶体管的源极,源极通过电阻接地;
所述后级VI变换器由下列部件构成,
第二P沟道晶体管,其源极连接第二定电流源,在栅极上施加所述输入电压,漏极接地;
第二N沟道晶体管,其栅极连接该第二P沟道晶体管的源极,源极通过电阻接地;
第一电流镜像电路由下列部件构成,
第三P沟道晶体管,其源极连接电源,栅极和漏极连接所述第一N沟道晶体管的漏极;
第四P沟道晶体管,其源极连接电源,栅极连接所述第三P沟道晶体管的栅极,漏极连接所述第二N沟道晶体管的漏极;
所述第二电流镜像电路由下列部件构成,
第五P沟道晶体管,其源极连接电源,栅极和漏极连接所述第二N沟道晶体管的漏极;
第六P沟道晶体管,其源极连接电源,栅极连接所述第五P沟道晶体管的栅极,漏极连接所述调整电阻的一端,电流量可调整。
4. 根据权利要求2或者3所述的加法器,其特征在于,所述检测电路由第七P沟道晶体管构成,其源极连接电源,栅极连接所述第六P沟道晶体管的栅极,源极通过电阻接地。
5. 一种电流方式型开关调节器,其特征在于,具有,
倾斜补偿电路,用于输出倾斜补偿的补偿斜波波形;
电流检测电路,用于检测供给负荷的电流,生成与该电流对应的传感电压;
加法器,用于相加所述补偿斜波波形的电压和传感电压,生成倾斜修正后的补偿传感电压;和
输出电压控制电路,其通过该补偿传感电压进行输出电压的控制,
作为所述加法器,使用从权利要求1到权利要求4中任何一项所述的加法器。
CN2008100881812A 2007-02-17 2008-02-15 加法器以及电流方式型开关调节器 Expired - Fee Related CN101247086B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-037222 2007-02-17
JP2007037222A JP5191671B2 (ja) 2007-02-17 2007-02-17 加算器及び電流モード型スイッチングレギュレータ
JP2007037222 2007-02-17

Publications (2)

Publication Number Publication Date
CN101247086A true CN101247086A (zh) 2008-08-20
CN101247086B CN101247086B (zh) 2013-01-16

Family

ID=39783140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100881812A Expired - Fee Related CN101247086B (zh) 2007-02-17 2008-02-15 加法器以及电流方式型开关调节器

Country Status (5)

Country Link
US (1) US7615973B2 (zh)
JP (1) JP5191671B2 (zh)
KR (1) KR101353893B1 (zh)
CN (1) CN101247086B (zh)
TW (1) TWI427907B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104065268A (zh) * 2014-06-17 2014-09-24 华为技术有限公司 一种片上供电网络
WO2015131391A1 (en) * 2014-03-07 2015-09-11 Nokia Technologies Oy Device and method for current sensing and power supply modulator using the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5169333B2 (ja) * 2008-03-07 2013-03-27 株式会社リコー 電流モード制御型スイッチングレギュレータ
US7714547B2 (en) * 2008-08-08 2010-05-11 Semtech Corporation Method and apparatus for constant on-time switch mode converters
US9106203B2 (en) 2008-09-27 2015-08-11 Witricity Corporation Secure wireless energy transfer in medical applications
US8358117B1 (en) 2009-05-14 2013-01-22 Marvell International Ltd. Hysteretic regulator with output slope detection
JP2011045220A (ja) * 2009-08-24 2011-03-03 Panasonic Corp 端末装置及び供給電流制御方法
KR101593605B1 (ko) * 2009-11-17 2016-02-12 삼성전자주식회사 전원 공급 장치 및 이를 포함한 디스플레이 장치
US9001098B2 (en) * 2009-11-17 2015-04-07 Samsung Electronics Co., Ltd. Power supply and display apparatus having the same
US8836304B2 (en) * 2011-03-16 2014-09-16 Monolithic Power Systems, Inc. Switching mode power supply with virtual current sensing and associated methods
EP2518660B1 (en) * 2011-04-28 2018-12-26 IDT Europe GmbH Circuit and method for performing arithmetic operations on current signals
US8970192B2 (en) * 2011-05-20 2015-03-03 Analog Devices, Inc. Buck converter with comparator output signal modification circuit
JP5902401B2 (ja) 2011-05-31 2016-04-13 サイプレス セミコンダクター コーポレーション 電源装置、制御回路、電子機器及び電源の制御方法
US8773099B2 (en) 2011-08-03 2014-07-08 Semtech Corporation Methods to reduce output voltage ripple in constant on-time DC-DC converters
JP5738749B2 (ja) * 2011-12-15 2015-06-24 ルネサスエレクトロニクス株式会社 Pll回路
JP2013162585A (ja) * 2012-02-02 2013-08-19 Sony Computer Entertainment Inc Dc/dcコンバータ
RU2546082C1 (ru) * 2014-04-30 2015-04-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k
CN105245100B (zh) * 2015-10-28 2018-08-03 成都芯源系统有限公司 升压电路及其控制方法
KR20180023742A (ko) 2016-08-26 2018-03-07 삼성전자주식회사 스위칭 레귤레이터 및 그것의 제어 회로
US10116212B2 (en) * 2017-03-13 2018-10-30 Dell Products, L.P. Voltage regulation based on current sensing in MOSFET drain-to-source resistance in on-state RDS(ON)
US10824214B2 (en) * 2018-03-05 2020-11-03 Dell Products L.P. Systems and methods for maximizing multi-phase voltage regulator efficiency using operational modes in which phases operate in fully-enabled mode and light-load mode
US11742741B2 (en) 2020-09-08 2023-08-29 Analog Devices International Unlimited Company Spurious noise reduction by monotonic frequency stepping with compensation of error amplifier's output in peak current mode switching regulator
US11973424B2 (en) 2020-09-08 2024-04-30 Analog Devices International Unlimited Company Spur free switching regulator with self-adaptive cancellation of coil current ripple

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115205A (ja) * 1987-10-29 1989-05-08 Nec Corp 最大値出力回路
JP2002281742A (ja) * 2001-03-22 2002-09-27 Densei Lambda Kk カレントモードdc/dcコンバータ
US6597159B2 (en) * 2001-08-15 2003-07-22 System General Corp. Pulse width modulation controller having frequency modulation for power converter
JP2004260876A (ja) * 2003-02-24 2004-09-16 Seiko Epson Corp 半導体集積回路
TWI251976B (en) * 2004-08-27 2006-03-21 System General Corp Switching control circuit for primary-side-controlled power converters
CN100428248C (zh) * 2004-12-24 2008-10-22 清华大学 Cmos功耗平衡延时不敏感加法器用的进位产生电路
TWM277178U (en) * 2005-02-21 2005-10-01 System General Corp Switching controller having output power limitation and brownout protection
JP4619822B2 (ja) * 2005-03-03 2011-01-26 株式会社リコー スイッチングレギュレータ及びその電圧制御方法
TWM288389U (en) * 2005-05-12 2006-03-01 System General Corp Switching control apparatus whith output power compensation
JP4537265B2 (ja) * 2005-06-10 2010-09-01 三菱電機株式会社 アナログ電圧加算回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015131391A1 (en) * 2014-03-07 2015-09-11 Nokia Technologies Oy Device and method for current sensing and power supply modulator using the same
CN104065268A (zh) * 2014-06-17 2014-09-24 华为技术有限公司 一种片上供电网络
CN104065268B (zh) * 2014-06-17 2017-12-05 华为技术有限公司 一种片上供电网络

Also Published As

Publication number Publication date
US20080203988A1 (en) 2008-08-28
JP5191671B2 (ja) 2013-05-08
TW200843305A (en) 2008-11-01
KR20080077049A (ko) 2008-08-21
US7615973B2 (en) 2009-11-10
TWI427907B (zh) 2014-02-21
CN101247086B (zh) 2013-01-16
JP2008206237A (ja) 2008-09-04
KR101353893B1 (ko) 2014-01-20

Similar Documents

Publication Publication Date Title
CN101247086B (zh) 加法器以及电流方式型开关调节器
CN101247087B (zh) 电流检测电路以及电流方式型开关调节器
US6756771B1 (en) Power factor correction method with zero crossing detection and adjustable stored reference voltage
US9520765B2 (en) DC/DC converter, switching power supply device, and electronic apparatus,configured to include a phase detector and a phase holder
TWI362818B (en) Multi-phase dc-dc controller and controlling method thereof
US7605574B2 (en) Switching regulator circuits
Roh High-performance error amplifier for fast transient DC-DC converters
CN109270983A (zh) 带偏移消除功能的包络跟踪电流偏置电路和功率放大器
CN107222103B (zh) Dc/dc转换器的控制装置及控制方法
CN103095120B (zh) 电源转换器的混合式补偿电路及方法
CN101247079A (zh) 半导体装置
CN100468931C (zh) 平均电流控制模式的升压型连续功率因素校正装置及方法
US8847677B2 (en) Amplifier circuit
JP5291636B2 (ja) 電源回路および試験装置
US9385604B2 (en) DC/DC converter, switching power supply device, and electronic apparatus
CN110943612A (zh) 开关电源转换器负载电流检测电路及方法
US7352161B2 (en) Burst-mode switching voltage regulator with ESR compensation
CN102694462A (zh) Dc-dc变换器控制装置及dc-dc变换器
TWI483531B (zh) 電源轉換器及其操作方法
US20130063113A1 (en) Load current sensing circuit and method
Huang et al. A four-phase buck converter with capacitor-current-sensor calibration for load-transient-response optimization that reduces undershoot/overshoot and shortens settling time to near their theoretical limits
CN107667463B (zh) 电压调节器以及用于电压调节的方法
CN108432112A (zh) Dc-dc变换器以及负载驱动用半导体集成电路
CN101247082A (zh) 检测电路
CN112671353A (zh) 一种应用于大功率范围的低失真d类功放

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1123641

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1123641

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160309

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130116

Termination date: 20210215

CF01 Termination of patent right due to non-payment of annual fee