JPH1022748A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPH1022748A JPH1022748A JP8173315A JP17331596A JPH1022748A JP H1022748 A JPH1022748 A JP H1022748A JP 8173315 A JP8173315 A JP 8173315A JP 17331596 A JP17331596 A JP 17331596A JP H1022748 A JPH1022748 A JP H1022748A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- input
- mirror circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】変換された電流出力の多出力化を実現した絶対
値電圧電流変換回路を提供することにある。 【解決手段】正極性の入力電圧に対しては演算増幅器Ａ
1 とカレントミラー回路ＣＭで反転の電圧電流変換回路
を構成する。その時、カレントミラー回路ＣＭの入力と
出力の電流比をｎ：１に設定することによりその変換さ
れた電流の１／ｎを得る。負極性の入力電圧に対しては
演算増幅器Ａ1 とトランジスタＱ1 〜Ｑnで正転の電圧
電流変換回路を構成する。出力電流はｎ個のトランジス
タで分流され、１個当たりの出力電流は１／ｎになる。
結果として多出力の絶対値電圧電流変換回路が実現でき
たことになる。
値電圧電流変換回路を提供することにある。 【解決手段】正極性の入力電圧に対しては演算増幅器Ａ
1 とカレントミラー回路ＣＭで反転の電圧電流変換回路
を構成する。その時、カレントミラー回路ＣＭの入力と
出力の電流比をｎ：１に設定することによりその変換さ
れた電流の１／ｎを得る。負極性の入力電圧に対しては
演算増幅器Ａ1 とトランジスタＱ1 〜Ｑnで正転の電圧
電流変換回路を構成する。出力電流はｎ個のトランジス
タで分流され、１個当たりの出力電流は１／ｎになる。
結果として多出力の絶対値電圧電流変換回路が実現でき
たことになる。
Description
【０００１】
【発明の属する技術分野】本発明は、入力電圧の絶対値
を同一極性の多出力の電流に変換する絶対値電圧電流変
換回路に関する。
を同一極性の多出力の電流に変換する絶対値電圧電流変
換回路に関する。
【０００２】
【従来の技術】入力電圧を電流に変換すると同時にその
絶対値を得る回路として特開昭６１−４５３１４号に示
された回路がある。図４はその絶対値電圧電流変換回路
の回路図である。本絶対値電圧電流変換回路は、抵抗Ｒ
6 の一端が入力電圧端子ＶINに接続され、他端は演算増
幅器Ａ3 （以下‘Ａ3 ’と記す。）の反転入力とＮＰＮ
トランジスタＱ1 （以下‘Ｑ1 ’と記す。）のベースと
コレクタとＮＰＮトランジスタＱ2 （以下‘Ｑ2 ’と記
す。）のベースとＮＰＮトランジスタＱ3 （以下‘Ｑ3
’と記す。）のエミッタに共通接続される。Ａ3 の正
転入力は基準電圧端子（ここでは接地）に接続される。
Ａ3 の出力はＱ1 のエミッタとＱ2 のエミッタとＱ3 の
ベースに共通接続される。そしてＱ2 のコレクタとＱ3
のコレクタを共通接続して出力端子ＩOUT とすることか
ら構成される。
絶対値を得る回路として特開昭６１−４５３１４号に示
された回路がある。図４はその絶対値電圧電流変換回路
の回路図である。本絶対値電圧電流変換回路は、抵抗Ｒ
6 の一端が入力電圧端子ＶINに接続され、他端は演算増
幅器Ａ3 （以下‘Ａ3 ’と記す。）の反転入力とＮＰＮ
トランジスタＱ1 （以下‘Ｑ1 ’と記す。）のベースと
コレクタとＮＰＮトランジスタＱ2 （以下‘Ｑ2 ’と記
す。）のベースとＮＰＮトランジスタＱ3 （以下‘Ｑ3
’と記す。）のエミッタに共通接続される。Ａ3 の正
転入力は基準電圧端子（ここでは接地）に接続される。
Ａ3 の出力はＱ1 のエミッタとＱ2 のエミッタとＱ3 の
ベースに共通接続される。そしてＱ2 のコレクタとＱ3
のコレクタを共通接続して出力端子ＩOUT とすることか
ら構成される。
【０００３】本従来例において、入力電圧ＶINが正の時
は、Ｑ1 ，Ｑ2 が活性状態となり、Ｑ3 は遮断状態とな
る。なぜならＱ1 が活性状態のため、Ｑ3 のエミッタ、
ベース接合は逆バイアス状態だからである。そしてＡ3
はＱ1 を介して負帰還がかけられているから、Ａ3 の反
転入力はバーチャルグランドとなり、トランジスタのエ
ミッタ接地電流増幅率（ｈFE）が十分大きく、この影響
を無視できるとすると、ＶIN／Ｒ6 の電流がＱ1 に流れ
る。Ｑ1 とＱ2 とでカレントミラー回路が構成されてい
るから、Ｑ1 とのコレクタ電流値と同じ電流値がＱ2 の
コレクタに流れ出力電流ＩOUT となる。入力電圧ＶINが
負の時は、逆にＱ3 が活性状態となり、Ｑ1 ，Ｑ2 が遮
断状態となる。そしてＡ3 はＱ3 のベース・エミッタ接
合を介して負帰還がかけられているので、やはりＡ3 の
反転入力はバーチャルグランドとなる。よって入力電圧
ＶINが正の場合と同じく、ＶIN／Ｒ6 の出力電流ＩOUT
がＱ3 のコレクタを介して出力端子ＩOUT から出力でき
る。
は、Ｑ1 ，Ｑ2 が活性状態となり、Ｑ3 は遮断状態とな
る。なぜならＱ1 が活性状態のため、Ｑ3 のエミッタ、
ベース接合は逆バイアス状態だからである。そしてＡ3
はＱ1 を介して負帰還がかけられているから、Ａ3 の反
転入力はバーチャルグランドとなり、トランジスタのエ
ミッタ接地電流増幅率（ｈFE）が十分大きく、この影響
を無視できるとすると、ＶIN／Ｒ6 の電流がＱ1 に流れ
る。Ｑ1 とＱ2 とでカレントミラー回路が構成されてい
るから、Ｑ1 とのコレクタ電流値と同じ電流値がＱ2 の
コレクタに流れ出力電流ＩOUT となる。入力電圧ＶINが
負の時は、逆にＱ3 が活性状態となり、Ｑ1 ，Ｑ2 が遮
断状態となる。そしてＡ3 はＱ3 のベース・エミッタ接
合を介して負帰還がかけられているので、やはりＡ3 の
反転入力はバーチャルグランドとなる。よって入力電圧
ＶINが正の場合と同じく、ＶIN／Ｒ6 の出力電流ＩOUT
がＱ3 のコレクタを介して出力端子ＩOUT から出力でき
る。
【０００４】以上のことより、入力電圧ＶINと出力電流
ＩOUT の関係は次式の（１）で示される。
ＩOUT の関係は次式の（１）で示される。
【０００５】 ＩOUT ≒｜ＶIN｜／Ｒ6 … （１） すなわち、入力電圧ＶINの絶対値が抵抗Ｒ6 によって電
流に変換されたことになり、入力電圧ＶINと出力電流Ｉ
OUT の関係は図５に示すようになる。尚、上式は厳密に
は次式のようになる。
流に変換されたことになり、入力電圧ＶINと出力電流Ｉ
OUT の関係は図５に示すようになる。尚、上式は厳密に
は次式のようになる。
【０００６】 ＩOUT ＝（ＶIN+ ／Ｒ6 ）［ｈFE／（１＋ｈFE）］ （ＶIN＞０）…（２） ＩOUT ＝（−ＶIN- ／Ｒ6 ）［ｈFE／（２＋ｈFE）］（ＶIN＜０）…（３） （Ｒ6 ：抵抗Ｒ6 の抵抗値、ｈFE：トランジスタＱ1 〜
Ｑ3 のエミッタ接地電流増幅率） 集積回路で作るＮＰＮトランジスタは、そのエミッタサ
イズにもよるが、一般的には数ｍＡのレベルでもｈFEが
１００以上あり、（２），（３）式からわかるようにＶ
INが正の時も負の時もｈFEによる変換誤差は共に１％以
下であり、対象性にも優れている。
Ｑ3 のエミッタ接地電流増幅率） 集積回路で作るＮＰＮトランジスタは、そのエミッタサ
イズにもよるが、一般的には数ｍＡのレベルでもｈFEが
１００以上あり、（２），（３）式からわかるようにＶ
INが正の時も負の時もｈFEによる変換誤差は共に１％以
下であり、対象性にも優れている。
【０００７】
【発明が解決しようとする課題】しかしながら、本回路
では多出力の電流出力が実現できない。すなわち、出力
が電流であるから、一ヵ所にいったん出力をとってしま
うと、もう他の出力には使用できない。これが電圧出力
であれば、出力電流容量が許す限り複数の箇所に出力す
ることができるが、電流出力となるとそうはいかない。
では多出力の電流出力が実現できない。すなわち、出力
が電流であるから、一ヵ所にいったん出力をとってしま
うと、もう他の出力には使用できない。これが電圧出力
であれば、出力電流容量が許す限り複数の箇所に出力す
ることができるが、電流出力となるとそうはいかない。
【０００８】本発明の目的は、入力された電圧に対しそ
の絶対値を電流に変換するとともに複数の電流出力を得
る電圧電流変換回路を提供することにある。
の絶対値を電流に変換するとともに複数の電流出力を得
る電圧電流変換回路を提供することにある。
【０００９】本発明の他の目的は、その回路は簡単な構
成をもって入力電圧に応じた電流を複数発生する電圧電
流変換回路を提供することにある。
成をもって入力電圧に応じた電流を複数発生する電圧電
流変換回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の絶対値電圧電流
変換回路は、一端が入力電圧端子（又は基準電圧端子）
に接続された抵抗と、反転入力が前記抵抗の他端と多出
力のカレントミラー回路の入力端に接続され、正転入力
が前記基準電圧端子（または前記入力電圧端子）に接続
され、出力が前記多出力のカレントミラー回路の共通端
子にそれぞれ接続された演算増幅器と、各々のベースが
前記演算増幅器の出力に共通接続され、各々のエミッタ
が前記演算増幅器の反転入力に共通接続された複数個の
ｎ個のバイポーラトランジスタとを有する。
変換回路は、一端が入力電圧端子（又は基準電圧端子）
に接続された抵抗と、反転入力が前記抵抗の他端と多出
力のカレントミラー回路の入力端に接続され、正転入力
が前記基準電圧端子（または前記入力電圧端子）に接続
され、出力が前記多出力のカレントミラー回路の共通端
子にそれぞれ接続された演算増幅器と、各々のベースが
前記演算増幅器の出力に共通接続され、各々のエミッタ
が前記演算増幅器の反転入力に共通接続された複数個の
ｎ個のバイポーラトランジスタとを有する。
【００１１】また本発明の絶対値電圧電流変換回路は、
一端がそれぞれ差動入力電圧端子にそれぞれ接続された
第２および第３の抵抗と、一端がそれぞれ前記第２およ
び第３の抵抗の他端に接続され、他端が基準電圧端子に
共通接続された第４および第５の抵抗と、反転入力が前
記第２の抵抗と前記第４の抵抗の接続点と入力電流対出
力電流の比がｎ：１である多出力のカレントミラー回路
の入力端に接続され、正転入力が前記第３の抵抗と前記
第５の抵抗の接続点に接続され、出力が前記多出力のカ
レントミラー回路の共通端子にそれぞれ接続された演算
増幅器と、各々のベースが前記演算増幅器の出力に共通
接続された複数個のｎ個のバイポーラトランジスタとを
有している。
一端がそれぞれ差動入力電圧端子にそれぞれ接続された
第２および第３の抵抗と、一端がそれぞれ前記第２およ
び第３の抵抗の他端に接続され、他端が基準電圧端子に
共通接続された第４および第５の抵抗と、反転入力が前
記第２の抵抗と前記第４の抵抗の接続点と入力電流対出
力電流の比がｎ：１である多出力のカレントミラー回路
の入力端に接続され、正転入力が前記第３の抵抗と前記
第５の抵抗の接続点に接続され、出力が前記多出力のカ
レントミラー回路の共通端子にそれぞれ接続された演算
増幅器と、各々のベースが前記演算増幅器の出力に共通
接続された複数個のｎ個のバイポーラトランジスタとを
有している。
【００１２】入力電圧の極性が正のときはカレントミラ
ー回路ＣＭが能動状態になり、ＮＰＮトランジスタＱ1
〜Ｑn は遮断状態になる。その入力電圧が抵抗Ｒ1 で電
流に変換され、カレントミラー回路ＣＭの入力電流とな
る。そして出力電流はカレントミラー回路により反転さ
れ、吸い込み電流方向となると同時に、電流値は入力電
流の１／ｎとなる。一方、入力電圧の極性が負のときは
ＮＰＮトランジスタＱ1 〜Ｑn が能動状態になり、カレ
ントミラー回路ＣＭは遮断状態になる。その入力電圧が
抵抗Ｒ1 で電流に変換されて、トランジスタＱ1 〜Ｑn
のコレクタから吸い込み方向の電流が出力される。その
時の電流値はトランジスタＱ1 〜Ｑn で分流され、変換
された電流の１／ｎとなる。以上のことより入力が正負
の両極性とも電流の向きは同一の吸い込み方向となり、
結果的に入力電圧の絶対値が得られたことになる。
ー回路ＣＭが能動状態になり、ＮＰＮトランジスタＱ1
〜Ｑn は遮断状態になる。その入力電圧が抵抗Ｒ1 で電
流に変換され、カレントミラー回路ＣＭの入力電流とな
る。そして出力電流はカレントミラー回路により反転さ
れ、吸い込み電流方向となると同時に、電流値は入力電
流の１／ｎとなる。一方、入力電圧の極性が負のときは
ＮＰＮトランジスタＱ1 〜Ｑn が能動状態になり、カレ
ントミラー回路ＣＭは遮断状態になる。その入力電圧が
抵抗Ｒ1 で電流に変換されて、トランジスタＱ1 〜Ｑn
のコレクタから吸い込み方向の電流が出力される。その
時の電流値はトランジスタＱ1 〜Ｑn で分流され、変換
された電流の１／ｎとなる。以上のことより入力が正負
の両極性とも電流の向きは同一の吸い込み方向となり、
結果的に入力電圧の絶対値が得られたことになる。
【００１３】
【発明の実施の形態】次に、本発明の上記および他の目
的、特徴、利点を明確にすべく本発明の実施の形態につ
いて図面を参照して詳細に説明する。
的、特徴、利点を明確にすべく本発明の実施の形態につ
いて図面を参照して詳細に説明する。
【００１４】図１は本発明の第１の実施の形態による電
圧電流変換回路の構成を示す回路図である。本回路は、
一端が入力電圧端子に接続されたＲ1 と、反転入力が抵
抗Ｒ1 の他端とｎ個の出力をもつカレントミラー回路Ｃ
Ｍの入力端に接続され、正転入力が接地され、出力がカ
レントミラー回路ＣＭの共通端子に接続された演算増幅
器Ａ1 と、各々のベースが演算増幅器Ａ1 の出力に共通
接続され、各々のエミッタが演算増幅器Ａ1 の反転入力
に共通接続されたｎ個のＮＰＮバイポーラトランジスタ
のＱ1 〜Ｑn とから構成されている。ここでカレントミ
ラー回路ＣＭの入力電流対出力電流の比はｎ：１の関係
にする。そして、出力電流としては、カレントミラー回
路の出力とトランジスタＱ1 〜Ｑn のコレクタがそれぞ
れ出力端子となる。
圧電流変換回路の構成を示す回路図である。本回路は、
一端が入力電圧端子に接続されたＲ1 と、反転入力が抵
抗Ｒ1 の他端とｎ個の出力をもつカレントミラー回路Ｃ
Ｍの入力端に接続され、正転入力が接地され、出力がカ
レントミラー回路ＣＭの共通端子に接続された演算増幅
器Ａ1 と、各々のベースが演算増幅器Ａ1 の出力に共通
接続され、各々のエミッタが演算増幅器Ａ1 の反転入力
に共通接続されたｎ個のＮＰＮバイポーラトランジスタ
のＱ1 〜Ｑn とから構成されている。ここでカレントミ
ラー回路ＣＭの入力電流対出力電流の比はｎ：１の関係
にする。そして、出力電流としては、カレントミラー回
路の出力とトランジスタＱ1 〜Ｑn のコレクタがそれぞ
れ出力端子となる。
【００１５】次に本回路の動作について説明する。まず
入力電圧端子Ｖinに正の極性をもった電圧が入力された
場合を考える。このとき演算増幅器Ａ1 はカレントミラ
ー回路ＣＭの入力と共通端子を介して負帰還がかかる。
この時、演算増幅器Ａ1 の反転入力端子は正転入力端子
とイマジナリショートの関係になり、反転入力端子の電
位は正転入力端子の接地電位と同じになる。従って、抵
抗Ｒ1 に流れる電流をＩ1 とすると Ｉ1 ＝Ｖin／Ｒ1 …（４） となる。演算増幅器Ａ1 の入力端子に流れる電流はｎＡ
オーダーでほぼ無視できるから、この抵抗Ｒ1 に流れる
電流Ｉ1 は全てカレントミラー回路ＣＭの入力電流とな
る。カレントミラー回路ＣＭの入力電流と出力電流の関
係は、上述したように１：１／ｎであり、その極性は反
転の関係にあるから、出力電流Ｉ0 は Ｉ0 ＝−Ｉ1 ／ｎ＝−Ｖin／（ｎＲ1 ） …（５） となる。この時カレントミラー回路の入力端子と出力端
子の電位差はその回路形式により異なるが最低でも０．
７Ｖ以上ある。従ってトランジスタＱ1 〜Ｑn のエミッ
タ、ベース電圧は０．７Ｖ以上の逆バイアスとなり遮断
状態となる。従ってコレクタ電流はゼロとなる。
入力電圧端子Ｖinに正の極性をもった電圧が入力された
場合を考える。このとき演算増幅器Ａ1 はカレントミラ
ー回路ＣＭの入力と共通端子を介して負帰還がかかる。
この時、演算増幅器Ａ1 の反転入力端子は正転入力端子
とイマジナリショートの関係になり、反転入力端子の電
位は正転入力端子の接地電位と同じになる。従って、抵
抗Ｒ1 に流れる電流をＩ1 とすると Ｉ1 ＝Ｖin／Ｒ1 …（４） となる。演算増幅器Ａ1 の入力端子に流れる電流はｎＡ
オーダーでほぼ無視できるから、この抵抗Ｒ1 に流れる
電流Ｉ1 は全てカレントミラー回路ＣＭの入力電流とな
る。カレントミラー回路ＣＭの入力電流と出力電流の関
係は、上述したように１：１／ｎであり、その極性は反
転の関係にあるから、出力電流Ｉ0 は Ｉ0 ＝−Ｉ1 ／ｎ＝−Ｖin／（ｎＲ1 ） …（５） となる。この時カレントミラー回路の入力端子と出力端
子の電位差はその回路形式により異なるが最低でも０．
７Ｖ以上ある。従ってトランジスタＱ1 〜Ｑn のエミッ
タ、ベース電圧は０．７Ｖ以上の逆バイアスとなり遮断
状態となる。従ってコレクタ電流はゼロとなる。
【００１６】次に、入力電圧端子Ｖinに負の極性（−Ｖ
in）をもった電圧が入力された場合を考える。この時は
演算増幅器Ａ1 はトランジスタＱ1 〜Ｑn の各々が共通
接続されたベース、エミッタを介して負帰還がかかる。
この時、同様に演算増幅器Ａ1 の反転入力端子は正転入
力端子とイマジナリショートの関係になり、反転入力端
子の電位は正転入力端子の接地と同じになる。従って抵
抗Ｒ1 に流れる電流Ｉ1 は前述した（４）式と同じにな
る。演算増幅器Ａ1 の入力端子に流れる電流はｎＡオー
ダーでほぼ無視できるから、この抵抗Ｒ1 に流れる電流
Ｉ1 は全てトランジスタＱ1 〜Ｑn のエミッタ電流にな
る。このトランジスタＱ1 〜Ｑn の各々特性の整合がと
れていると仮定すると、トランジスタＱ1 〜Ｑn の各々
のエミッタ電流ＩE はＩ1 が均等にトランジスタの数だ
け分流し、 ＩE ＝Ｉ1 ／ｎ …（６） となる。ここでトランジスタＱ1 〜Ｑn のエミッタ接地
電流増幅率ｈFEが十分に大きく、その影響が無視できる
と仮定すると、コレクタからの出力電流Ｉ0 は Ｉ0 ＝ＩE ＝Ｉ1 ／ｎ＝−Ｖin／（ｎＲ1 ） …（７） となり、（５）式と同じになる。すなわち入力電圧の両
極性に対し、出力電流の極性は同じとなり、カレントミ
ラー回路の出力数ｎとトランジスタＱ1 〜Ｑn の数が同
じであれば結果として入力電圧の絶対値が電流に変換さ
れたことになる。
in）をもった電圧が入力された場合を考える。この時は
演算増幅器Ａ1 はトランジスタＱ1 〜Ｑn の各々が共通
接続されたベース、エミッタを介して負帰還がかかる。
この時、同様に演算増幅器Ａ1 の反転入力端子は正転入
力端子とイマジナリショートの関係になり、反転入力端
子の電位は正転入力端子の接地と同じになる。従って抵
抗Ｒ1 に流れる電流Ｉ1 は前述した（４）式と同じにな
る。演算増幅器Ａ1 の入力端子に流れる電流はｎＡオー
ダーでほぼ無視できるから、この抵抗Ｒ1 に流れる電流
Ｉ1 は全てトランジスタＱ1 〜Ｑn のエミッタ電流にな
る。このトランジスタＱ1 〜Ｑn の各々特性の整合がと
れていると仮定すると、トランジスタＱ1 〜Ｑn の各々
のエミッタ電流ＩE はＩ1 が均等にトランジスタの数だ
け分流し、 ＩE ＝Ｉ1 ／ｎ …（６） となる。ここでトランジスタＱ1 〜Ｑn のエミッタ接地
電流増幅率ｈFEが十分に大きく、その影響が無視できる
と仮定すると、コレクタからの出力電流Ｉ0 は Ｉ0 ＝ＩE ＝Ｉ1 ／ｎ＝−Ｖin／（ｎＲ1 ） …（７） となり、（５）式と同じになる。すなわち入力電圧の両
極性に対し、出力電流の極性は同じとなり、カレントミ
ラー回路の出力数ｎとトランジスタＱ1 〜Ｑn の数が同
じであれば結果として入力電圧の絶対値が電流に変換さ
れたことになる。
【００１７】ここでトランジスタＱ1 〜Ｑn の各々の特
性の整合がとれていると仮定したが、実際にこの回路を
ＩＣ化した場合、同一チップ上での複数個のトランジス
タ特性の整合性は実質的にとれている。
性の整合がとれていると仮定したが、実際にこの回路を
ＩＣ化した場合、同一チップ上での複数個のトランジス
タ特性の整合性は実質的にとれている。
【００１８】以上説明したように、出力できる数はカレ
ントミラー回路ＣＭの出力数と電流変換のためのトラン
ジスタＱ1 〜Ｑn の数を合わせれば、その数だけ出力数
を増やすことが可能である。
ントミラー回路ＣＭの出力数と電流変換のためのトラン
ジスタＱ1 〜Ｑn の数を合わせれば、その数だけ出力数
を増やすことが可能である。
【００１９】図２は前述したカレントミラー回路ＣＭの
実施例の一つである。図２は出力が２つの場合の例であ
る。よってｎ＝２であるからカレントミラー回路の入力
電流と出力電流の比は１：０．５：０．５となる。図２
を参照すると、このカレントミラー回路は、ベースとエ
ミッタが各々共通接続されたＮＰＮトランジスタＱ4〜
Ｑ7 とベースがトランジスタＱ4 とＱ5 のコレクタと共
通接続され、エミッタがトランジスタＱ4 〜Ｑ7 の各ベ
ースと共通接続され、コレクタが正電源Ｖccに接続され
たＮＰＮトランジスタＱ8 から構成されている。トラン
ジスタＱ4 とＱ5 のコレクタとトランジスタＱ8 のベー
スの共通接続点が電流入力端子となり、トランジスタＱ
6 とＱ7 の各々のコレクタがそれぞれ第１の出力と第２
の出力になる。トランジスタＱ8 はトランジスタＱ4 〜
Ｑ7 のベース電流供給用であり、エミッタ接地電流増幅
率ｈFEによる誤差を少なくするものである。具体的な数
値例では、カレントミラー回路の出力電流Ｉ0 と入力電
流Ｉinの関係は
実施例の一つである。図２は出力が２つの場合の例であ
る。よってｎ＝２であるからカレントミラー回路の入力
電流と出力電流の比は１：０．５：０．５となる。図２
を参照すると、このカレントミラー回路は、ベースとエ
ミッタが各々共通接続されたＮＰＮトランジスタＱ4〜
Ｑ7 とベースがトランジスタＱ4 とＱ5 のコレクタと共
通接続され、エミッタがトランジスタＱ4 〜Ｑ7 の各ベ
ースと共通接続され、コレクタが正電源Ｖccに接続され
たＮＰＮトランジスタＱ8 から構成されている。トラン
ジスタＱ4 とＱ5 のコレクタとトランジスタＱ8 のベー
スの共通接続点が電流入力端子となり、トランジスタＱ
6 とＱ7 の各々のコレクタがそれぞれ第１の出力と第２
の出力になる。トランジスタＱ8 はトランジスタＱ4 〜
Ｑ7 のベース電流供給用であり、エミッタ接地電流増幅
率ｈFEによる誤差を少なくするものである。具体的な数
値例では、カレントミラー回路の出力電流Ｉ0 と入力電
流Ｉinの関係は
【００２０】
【数１】
【００２１】となる。ここでエミッタ接地電流増幅率ｈ
FEを一般的な値で２００と仮定すると、 Ｉ0 ＝０．４９９９７５Ｉin …（９） となり、目標値の Ｉ0 ＝０．５Ｉin …（１０） に対し、０．００５％の誤差である。従って（１０）式
が実現できたと考えられる。
FEを一般的な値で２００と仮定すると、 Ｉ0 ＝０．４９９９７５Ｉin …（９） となり、目標値の Ｉ0 ＝０．５Ｉin …（１０） に対し、０．００５％の誤差である。従って（１０）式
が実現できたと考えられる。
【００２２】ここでトランジスタＱ4 〜Ｑ7 の特性の整
合がとれていると仮定しているが、前述したようにＩＣ
化した場合、同一チップ上での複数個のトランジスタ相
互特性は整合性はとれている。
合がとれていると仮定しているが、前述したようにＩＣ
化した場合、同一チップ上での複数個のトランジスタ相
互特性は整合性はとれている。
【００２３】図２ではｎ＝２の場合の例を示したが、そ
れ以外一般形のｎでは、カレントミラー回路の入力を構
成し、コレクタ／ベース／エミッタの各点を各々並列接
続されるトランジスタ（図２の例ではＱ4 とＱ5 ）の数
をｎ個とする。そしてｎ個の出力を構成するトランジス
タ（図２の例ではＱ6 とＱ7 ）はベース／エミッタを各
々共通接続したトランジスタをｎ個とすることで、実現
できる。
れ以外一般形のｎでは、カレントミラー回路の入力を構
成し、コレクタ／ベース／エミッタの各点を各々並列接
続されるトランジスタ（図２の例ではＱ4 とＱ5 ）の数
をｎ個とする。そしてｎ個の出力を構成するトランジス
タ（図２の例ではＱ6 とＱ7 ）はベース／エミッタを各
々共通接続したトランジスタをｎ個とすることで、実現
できる。
【００２４】次に本発明の第２の実施の形態について図
３を参照して説明する。同図中、図１と同一構成部分に
は同一符号を付与し、その説明を省略する。図３を参照
すると、一端が第１の入力端子に接続された抵抗Ｒ2
と、一端が第２の入力端子に接続された抵抗Ｒ4 と、一
端がそれぞれ抵抗Ｒ2 およびＲ4 の他端に接続され、他
端が接地電位のＧＮＤに接続された抵抗Ｒ3 及びＲ5
と、反転入力が抵抗Ｒ2 とＲ3 の接続点と多出力のカレ
ントミラー回路ＣＭの入力端に接続され、正転入力が抵
抗Ｒ4 とＲ5 の接続点に接続され、出力がカレントミラ
ー回路ＣＭの共通端子にそれぞれ接続された演算増幅器
Ａ2 と、各々のベースが演算増幅器Ａ2 の出力に共通接
続された複数個のｎ個のＮＰＮトランジスタとから構成
されている。そして、カレントミラー回路ＣＭの入出力
電流比はｎ：１とする。
３を参照して説明する。同図中、図１と同一構成部分に
は同一符号を付与し、その説明を省略する。図３を参照
すると、一端が第１の入力端子に接続された抵抗Ｒ2
と、一端が第２の入力端子に接続された抵抗Ｒ4 と、一
端がそれぞれ抵抗Ｒ2 およびＲ4 の他端に接続され、他
端が接地電位のＧＮＤに接続された抵抗Ｒ3 及びＲ5
と、反転入力が抵抗Ｒ2 とＲ3 の接続点と多出力のカレ
ントミラー回路ＣＭの入力端に接続され、正転入力が抵
抗Ｒ4 とＲ5 の接続点に接続され、出力がカレントミラ
ー回路ＣＭの共通端子にそれぞれ接続された演算増幅器
Ａ2 と、各々のベースが演算増幅器Ａ2 の出力に共通接
続された複数個のｎ個のＮＰＮトランジスタとから構成
されている。そして、カレントミラー回路ＣＭの入出力
電流比はｎ：１とする。
【００２５】次に本回路の動作につき詳細に説明する。
まず、演算増幅器Ａ2 の正転入力の電圧Ｖ+ は抵抗Ｒ4
とＲ5 による分圧電圧となる。よってこのＶ+ は、第１
の入力端子に入力される電圧をＶin1 とし、第２の入力
端子に入力される電圧をＶin2 とすると Ｖ+ ＝Ｖin2 Ｒ5 ／（Ｒ4 ＋Ｒ5 ） …（１１） 演算増幅器Ａ2 の反転入力の電圧Ｖ- は正転入力端子と
イマジナリショートの関係となるから、同電位となる。
従って、 Ｖ- ＝Ｖ+ となる。カレントミラー回路ＣＭの入力端子またはトラ
ンジスタＱ1 〜Ｑn に流れる電流をＩinとするとこのＩ
inは抵抗Ｒに流れる電流Ｉ2 から抵抗Ｒ3 に流れる電流
Ｉ3 をひいた値になる。従って、以下の関係式が導かれ
る。
まず、演算増幅器Ａ2 の正転入力の電圧Ｖ+ は抵抗Ｒ4
とＲ5 による分圧電圧となる。よってこのＶ+ は、第１
の入力端子に入力される電圧をＶin1 とし、第２の入力
端子に入力される電圧をＶin2 とすると Ｖ+ ＝Ｖin2 Ｒ5 ／（Ｒ4 ＋Ｒ5 ） …（１１） 演算増幅器Ａ2 の反転入力の電圧Ｖ- は正転入力端子と
イマジナリショートの関係となるから、同電位となる。
従って、 Ｖ- ＝Ｖ+ となる。カレントミラー回路ＣＭの入力端子またはトラ
ンジスタＱ1 〜Ｑn に流れる電流をＩinとするとこのＩ
inは抵抗Ｒに流れる電流Ｉ2 から抵抗Ｒ3 に流れる電流
Ｉ3 をひいた値になる。従って、以下の関係式が導かれ
る。
【００２６】 Ｉin＝Ｉ2 −Ｉ3 ＝｛Ｖin−ＶinＲ5 ／（Ｒ4 ＋Ｒ5 ）｝／ Ｒ2 −｛ＶinＲ5 ／Ｒ3 （Ｒ4 ＋Ｒ5 ）｝ …（１２） この（１２）式をＶin1 とＶin2 について整理すると、
【００２７】
【数２】
【００２８】となる。ここでＲ4 ／Ｒ5 ＝Ｒ2 ／Ｒ3 、
Ｒ2 ＝Ｒとなるように抵抗値を設定すると、カレントミ
ラー回路の出力電流、およびトランジスタＱ1 〜Ｑn の
コレクタ電流Ｉ0 は Ｉ0 ＝（Ｖin1 −Ｖin2 ）／ｎＲ となる。入力電圧に対して出力電流の絶対値が得られる
原理は実施例１の場合と同じなので、その説明を省略す
る。
Ｒ2 ＝Ｒとなるように抵抗値を設定すると、カレントミ
ラー回路の出力電流、およびトランジスタＱ1 〜Ｑn の
コレクタ電流Ｉ0 は Ｉ0 ＝（Ｖin1 −Ｖin2 ）／ｎＲ となる。入力電圧に対して出力電流の絶対値が得られる
原理は実施例１の場合と同じなので、その説明を省略す
る。
【００２９】このように図３の実施例では、差動電圧に
対して絶対値の電流に変換することができる。
対して絶対値の電流に変換することができる。
【００３０】
【発明の効果】以上のとおり、本発明によれば、入力電
流対出力電流の比をその出力数に比例させることによ
り、正の場合と負の場合とで同じ変換係数にしており、
この結果、入力電圧を絶対値電流に変換する回路におい
て、多出力の電流出力をえることができる。
流対出力電流の比をその出力数に比例させることによ
り、正の場合と負の場合とで同じ変換係数にしており、
この結果、入力電圧を絶対値電流に変換する回路におい
て、多出力の電流出力をえることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による絶対値電圧電流変
換回路の構成を示す回路図
換回路の構成を示す回路図
【図２】図１におけるカレントミラー回路の構成を示す
回路図
回路図
【図３】本発明の他の実施の形態による電圧電流変換回
路の構成を示す回路図
路の構成を示す回路図
【図４】従来例の絶対値電圧電流変換回路の構成を示す
回路図
回路図
【図５】図４の入出特性を示すグラフ
Ｑ1 〜Ｑn トランジスタ Ａ1 〜Ａ3 演算増幅器 ＣＭ カレントミラー回路 Ｒ1 〜Ｒ6 抵抗 Ｖin、Ｖin1 、Ｖin2 入力電圧端子 Ｉ0 出力電流端子
Claims (2)
- 【請求項１】 一端が入力電圧端子および基準電圧端子
の一方に接続された抵抗と、反転入力が前記抵抗の他端
と多出力のカレントミラー回路の入力端に接続され、正
転入力が前記基準電圧端子および前記入力電圧端子の他
方に接続され、出力が前記多出力のカレントミラー回路
の共通端子に接続された演算増幅器と、各々のベースが
前記演算増幅器の出力に共通接続され、各々のエミッタ
が前記演算増幅器の反転入力に共通接続された複数個の
ｎ個のトランジスタとを備え、前記多出力のカレントミ
ラー回路は入力と出力の電流比がｎ：１とし、前記多出
力のカレントミラー回路の出力と前記複数個のｎ個のバ
イポーラトランジスタのコレクタがそれぞれ出力端子と
なることを特徴とする電圧電流変換回路。 - 【請求項２】 各々の一端が第１および第２の入力電圧
端子にそれぞれ接続された第１および第２の抵抗と、各
々の一端が前記第１および第２の抵抗の他端にそれぞれ
接続され、各々の他端が基準電圧端子に共通接続された
第３および第４の抵抗と、反転入力が前記第１の抵抗と
前記第３の抵抗の接続点と多出力のカレントミラー回路
の入力端に接続され、正転入力が前記第２の抵抗と前記
第４の抵抗の接続点に接続され、出力が前記多出力のカ
レントミラー回路の共通端子にそれぞれ接続された演算
増幅器と、各々のベースが前記演算増幅器の出力に共通
接続された複数個のｎ個のバイポーラトランジスタとか
ら構成され、前記多出力カレントミラー回路は、入力と
出力の電流比がｎ：１とし、前記多出力のカレントミラ
ー回路の出力と前記複数個のｎ個のバイポーラトランジ
スタのコレクタが出力端子となることを特徴とする電圧
電流変換回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8173315A JP2953383B2 (ja) | 1996-07-03 | 1996-07-03 | 電圧電流変換回路 |
| US08/886,249 US5867035A (en) | 1996-07-03 | 1997-07-01 | Voltage to current conversion circuit for converting voltage to multiple current outputs |
| EP97111060A EP0817372B1 (en) | 1996-07-03 | 1997-07-02 | Voltage to current conversion circuit for converting voltage to multiple current outputs |
| DE69721398T DE69721398T2 (de) | 1996-07-03 | 1997-07-02 | Spannungsstromumsetzschaltung zur Umsetzung von einer Spannung in Mehrfachstromausgänge |
| CN97111915A CN1107892C (zh) | 1996-07-03 | 1997-07-03 | 将电压转换为多个电流输出的电压/电流转换电路 |
| KR1019970030835A KR100239619B1 (ko) | 1996-07-03 | 1997-07-03 | 전압-전류 변환 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8173315A JP2953383B2 (ja) | 1996-07-03 | 1996-07-03 | 電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022748A true JPH1022748A (ja) | 1998-01-23 |
| JP2953383B2 JP2953383B2 (ja) | 1999-09-27 |
Family
ID=15958169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8173315A Expired - Fee Related JP2953383B2 (ja) | 1996-07-03 | 1996-07-03 | 電圧電流変換回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5867035A (ja) |
| EP (1) | EP0817372B1 (ja) |
| JP (1) | JP2953383B2 (ja) |
| KR (1) | KR100239619B1 (ja) |
| CN (1) | CN1107892C (ja) |
| DE (1) | DE69721398T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104360146A (zh) * | 2014-11-17 | 2015-02-18 | 深圳市英威腾电气股份有限公司 | 一种双极性模拟量输入检测电路 |
| CN104374986A (zh) * | 2014-11-18 | 2015-02-25 | 浙江正泰电器股份有限公司 | 新型电流采样电路和断路器的电子式控制器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0981203B1 (fr) * | 1998-08-18 | 2004-01-21 | Koninklijke Philips Electronics N.V. | Source de courant contrôlée à commutation accélérée |
| US6285615B1 (en) * | 2000-06-09 | 2001-09-04 | Sandisk Corporation | Multiple output current mirror with improved accuracy |
| US6791399B2 (en) * | 2002-10-09 | 2004-09-14 | Intel Corporation | Discrete-time analog filter |
| JP5226248B2 (ja) * | 2006-08-02 | 2013-07-03 | ルネサスエレクトロニクス株式会社 | 温度検出回路及び半導体装置 |
| US7724092B2 (en) * | 2007-10-03 | 2010-05-25 | Qualcomm, Incorporated | Dual-path current amplifier |
| US8081030B2 (en) * | 2008-12-19 | 2011-12-20 | Honeywell International Inc. | Multi-mode amplifier |
| CN101562452B (zh) * | 2008-12-30 | 2011-09-14 | 天津南大强芯半导体芯片设计有限公司 | 电压电流转换电路 |
| GB201105400D0 (en) * | 2011-03-30 | 2011-05-11 | Power Electronic Measurements Ltd | Apparatus for current measurement |
| CN103376818B (zh) * | 2012-04-28 | 2015-03-25 | 上海海尔集成电路有限公司 | 用于转换电压信号的装置 |
| IT202000004159A1 (it) * | 2020-02-28 | 2021-08-28 | St Microelectronics Srl | Convertitore tensione-corrente, dispositivo e procedimento corrispondenti |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1152582A (en) * | 1979-11-05 | 1983-08-23 | Takashi Okada | Current mirror circuit |
| US4336586A (en) * | 1980-12-29 | 1982-06-22 | Motorola, Inc. | Linear full wave rectifier circuit |
| JPS5816396A (ja) * | 1981-07-20 | 1983-01-31 | パイオニア株式会社 | 電圧−電流変換回路 |
| JPH079615B2 (ja) * | 1984-08-09 | 1995-02-01 | 日本電気株式会社 | 絶対値電圧電流変換回路 |
| DE3831454A1 (de) * | 1988-09-16 | 1990-03-29 | Philips Patentverwaltung | Vollweg-gleichrichterschaltung |
| GB8913439D0 (en) * | 1989-06-12 | 1989-08-02 | Inmos Ltd | Current mirror circuit |
| US5157322A (en) * | 1991-08-13 | 1992-10-20 | National Semiconductor Corporation | PNP transistor base drive compensation circuit |
| US5483151A (en) * | 1994-09-27 | 1996-01-09 | Mitsubishi Denki Kabushiki Kaisha | Variable current source for variably controlling an output current in accordance with a control voltage |
-
1996
- 1996-07-03 JP JP8173315A patent/JP2953383B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-01 US US08/886,249 patent/US5867035A/en not_active Expired - Lifetime
- 1997-07-02 DE DE69721398T patent/DE69721398T2/de not_active Expired - Lifetime
- 1997-07-02 EP EP97111060A patent/EP0817372B1/en not_active Expired - Lifetime
- 1997-07-03 KR KR1019970030835A patent/KR100239619B1/ko not_active IP Right Cessation
- 1997-07-03 CN CN97111915A patent/CN1107892C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104360146A (zh) * | 2014-11-17 | 2015-02-18 | 深圳市英威腾电气股份有限公司 | 一种双极性模拟量输入检测电路 |
| CN104374986A (zh) * | 2014-11-18 | 2015-02-25 | 浙江正泰电器股份有限公司 | 新型电流采样电路和断路器的电子式控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1107892C (zh) | 2003-05-07 |
| KR980010682A (ko) | 1998-04-30 |
| DE69721398T2 (de) | 2004-04-01 |
| EP0817372B1 (en) | 2003-05-02 |
| JP2953383B2 (ja) | 1999-09-27 |
| EP0817372A3 (en) | 1999-12-15 |
| KR100239619B1 (ko) | 2000-01-15 |
| DE69721398D1 (de) | 2003-06-05 |
| US5867035A (en) | 1999-02-02 |
| CN1172978A (zh) | 1998-02-11 |
| EP0817372A2 (en) | 1998-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| US5132640A (en) | Differential current amplifier circuit | |
| EP0156410A1 (en) | Amplifier arrangement | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS6154286B2 (ja) | ||
| JP2644191B2 (ja) | バッファアンプ | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0478044B2 (ja) | ||
| JP3733215B2 (ja) | 増幅回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| JPH03744Y2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JPH06236219A (ja) | 定電流回路 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH10161760A (ja) | 定電圧発生回路 | |
| JPH05299947A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |