JPS6085615A - バツフア・アンプ - Google Patents
バツフア・アンプInfo
- Publication number
- JPS6085615A JPS6085615A JP19259683A JP19259683A JPS6085615A JP S6085615 A JPS6085615 A JP S6085615A JP 19259683 A JP19259683 A JP 19259683A JP 19259683 A JP19259683 A JP 19259683A JP S6085615 A JPS6085615 A JP S6085615A
- Authority
- JP
- Japan
- Prior art keywords
- trs
- emitter
- current
- stage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000009527 percussion Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 235000010724 Wisteria floribunda Nutrition 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔&莱上の利用分野〕
この’tt明は、ダイナミック/フジが広くとれるエミ
ッタホロワ形のアンプ7・アンプに関スるものである。
ッタホロワ形のアンプ7・アンプに関スるものである。
近年、電子機器の小形化にともなって増幅系の回路素子
は、IC化されると同時に低電圧電源で駆動される傾向
にある。
は、IC化されると同時に低電圧電源で駆動される傾向
にある。
低電L:、電源を使用した回路では必然的に信号のダイ
ナミック7ンジか小さくなり、特にハイインピーダンス
入力、ローインピーダンス出力特性7もつエミッタホロ
ワ形の7ノブでは、ベースコ/クタ間順方向電圧■BE
が0.7V程度あるため、例えば1.2 V位の電圧源
で駆動する場合直流ノベルのシフトにより削られるダイ
ナミック/フジの減少が無視できないような値となる。
ナミック7ンジか小さくなり、特にハイインピーダンス
入力、ローインピーダンス出力特性7もつエミッタホロ
ワ形の7ノブでは、ベースコ/クタ間順方向電圧■BE
が0.7V程度あるため、例えば1.2 V位の電圧源
で駆動する場合直流ノベルのシフトにより削られるダイ
ナミック/フジの減少が無視できないような値となる。
そこで、エミッタホロワ以外の増幅形式火採用すること
も考えられるが、ハイインピーダンス入力、ローインピ
ーダンス出力とするためには帰還回路を伺加することが
必要になり、入力方式も併わせで考えると必ずしも得策
とはいえない。
も考えられるが、ハイインピーダンス入力、ローインピ
ーダンス出力とするためには帰還回路を伺加することが
必要になり、入力方式も併わせで考えると必ずしも得策
とはいえない。
この発明は、か−る実状にかんがみてなされたもので、
エミッタホロワ形式のアンプでハイインピーダンス入力
、−一インピーダンス出力特性乞゛確保しながら、かつ
、低電圧源駆動の場合でも電源回圧と同程度のダイナミ
ックVンジが得られるようにしたバッファ・アンプを提
供するものである、 〔発明の概要〕 この発明は、上記の目的を達成するため、コンプリメン
タリタイプのトランジスタを2段接続したエミッタホロ
ワ回路によってプッシュブルア/ブを形成し、前記プッ
シュプル7ンブ欠駆動する電源ラインと出力端子間にコ
Vクタ及びエミッタが接続されている第】及び第2のト
ランジスタを接続し、この第1.第2のトランジスタが
プッシュプル接続されている2段エミンタホμワ回路の
それぞれの出力電流によって制御されるように構成する
。そして前記2段エミツタホpワ回路が゛電源ラインに
近い入力信号ノベルによって不感領域となったとき、前
記第】、第2のトランジスタのいずれかに流れる電流に
よってビークンベルがクリップされることなカバーし、
出カフベルのグイナミツクンンジを大きくしたものであ
る。
エミッタホロワ形式のアンプでハイインピーダンス入力
、−一インピーダンス出力特性乞゛確保しながら、かつ
、低電圧源駆動の場合でも電源回圧と同程度のダイナミ
ックVンジが得られるようにしたバッファ・アンプを提
供するものである、 〔発明の概要〕 この発明は、上記の目的を達成するため、コンプリメン
タリタイプのトランジスタを2段接続したエミッタホロ
ワ回路によってプッシュブルア/ブを形成し、前記プッ
シュプル7ンブ欠駆動する電源ラインと出力端子間にコ
Vクタ及びエミッタが接続されている第】及び第2のト
ランジスタを接続し、この第1.第2のトランジスタが
プッシュプル接続されている2段エミンタホμワ回路の
それぞれの出力電流によって制御されるように構成する
。そして前記2段エミツタホpワ回路が゛電源ラインに
近い入力信号ノベルによって不感領域となったとき、前
記第】、第2のトランジスタのいずれかに流れる電流に
よってビークンベルがクリップされることなカバーし、
出カフベルのグイナミツクンンジを大きくしたものであ
る。
第1図はこの発明の一実施例を示すバッファ・アンプの
回路で、TI は入力端子、Toは出力端子、Q1〜Q
CsはそれぞれPNP;NPNで構成されているトラン
ジスタで、これは通常集積回路で形成されるが、ディス
クリートなトランジスタであってもよい。この複数のト
ランジスタQ1〜Q+sのうちNPN形とPNP形のト
ランジスタQ、。
回路で、TI は入力端子、Toは出力端子、Q1〜Q
CsはそれぞれPNP;NPNで構成されているトラン
ジスタで、これは通常集積回路で形成されるが、ディス
クリートなトランジスタであってもよい。この複数のト
ランジスタQ1〜Q+sのうちNPN形とPNP形のト
ランジスタQ、。
Q3は入力端子T、 と出力端子To の間に形成され
ている第1の2段エミツタホpワ回路ycatt成し、
PNP形とNPN形のトランジスタQ2.Q、は同様に
入出力間で第2の2段エミツタホpワ回路を構成してい
る。
ている第1の2段エミツタホpワ回路ycatt成し、
PNP形とNPN形のトランジスタQ2.Q、は同様に
入出力間で第2の2段エミツタホpワ回路を構成してい
る。
又、トランジスタQ1gはトランジスタQ+ のエミッ
タに接続されている電流源、トランジスタQ+。
タに接続されている電流源、トランジスタQ+。
はトランジスタQ2のエミッタに接続されている電流源
を榊成し、これらは無信号に前記トランジスタQ1 、
Q2 のエミッタ電流を確保する。さらにトランジスタ
Qa 、Qaはそれぞれ前記第1゜第2の2段エミツタ
ホpワ回路の後段トラ/ジスタQ3.Q40機能かなく
な2Rとき、例えば入力端子TI K電源電圧V。C又
は接地電位に近い入力信号が加わり不感領域の状態にな
ったときに負荷電流を補償するものである。
を榊成し、これらは無信号に前記トランジスタQ1 、
Q2 のエミッタ電流を確保する。さらにトランジスタ
Qa 、Qaはそれぞれ前記第1゜第2の2段エミツタ
ホpワ回路の後段トラ/ジスタQ3.Q40機能かなく
な2Rとき、例えば入力端子TI K電源電圧V。C又
は接地電位に近い入力信号が加わり不感領域の状態にな
ったときに負荷電流を補償するものである。
なお、前記トランジスタQ1s+ Q+oはカレントミ
ラー接続されているトランジスタQ111QI2・Q、
によって一定の電流な供給するものであるが、抵抗r1
+ l’2 に流入するトランジスタQs 、Q。
ラー接続されているトランジスタQ111QI2・Q、
によって一定の電流な供給するものであるが、抵抗r1
+ l’2 に流入するトランジスタQs 、Q。
のコVクタ電流によっても制御されるように構成されて
いる。
いる。
つづいて、このXA明のバッファ・7/プの動作を第2
図の波形図と共に説明する。
図の波形図と共に説明する。
入力端子T+ K第2図に示す/ベルの信号e(エミッ
タホロワ回路を構成しているペアのトランジスタQl、
Q3.及びQ2.Q4にはほぼ等しの信号が出力される
。
タホロワ回路を構成しているペアのトランジスタQl、
Q3.及びQ2.Q4にはほぼ等しの信号が出力される
。
この信号eHの電位が上昇するとトランジスタQ1 の
エミッタ電流が増加し、トランジスタ。Sのエミッタ電
流は減少する。また、トランジスタQ2 のエミッタ電
流は減少し、トランジスタQ4のエミッタ電流は増加す
る。したがって、出力端子Toの電位も信号e1と共に
上昇する。
エミッタ電流が増加し、トランジスタ。Sのエミッタ電
流は減少する。また、トランジスタQ2 のエミッタ電
流は減少し、トランジスタQ4のエミッタ電流は増加す
る。したがって、出力端子Toの電位も信号e1と共に
上昇する。
しかし、信号e10ンベルがさらに上昇し7、■。。
−VBEに近くなるとトランジスタQ2はオフとなり、
トランジスタQ、の電流増加が停止する。同時にトラン
ジスタQ3側はオフになり、出力端子To の信号は第
2図の点線で示すようにピーク値が削られたものになる
。
トランジスタQ、の電流増加が停止する。同時にトラン
ジスタQ3側はオフになり、出力端子To の信号は第
2図の点線で示すようにピーク値が削られたものになる
。
しかしながら、この発明のバッファ・7ンブではトラン
ジスタQ3がオフに近(なるような入方ノベルでは、抵
抗「1に流入する電流が減少するためトランジスタQu
のエミッタ電位の低下によってトランジスタQ、、、Q
、、Q、に流れる電流が増加する。そのため、トランジ
スタQ5 と力ンントミラー接続されているトランジス
タQ6から電流か供給されているので、出力端子Toの
電位は一点鎖線で示すようにさらに上昇し、Vco−■
ca(Qa)となる点まで上昇することができる。
ジスタQ3がオフに近(なるような入方ノベルでは、抵
抗「1に流入する電流が減少するためトランジスタQu
のエミッタ電位の低下によってトランジスタQ、、、Q
、、Q、に流れる電流が増加する。そのため、トランジ
スタQ5 と力ンントミラー接続されているトランジス
タQ6から電流か供給されているので、出力端子Toの
電位は一点鎖線で示すようにさらに上昇し、Vco−■
ca(Qa)となる点まで上昇することができる。
同様に信号el のノベルがGNDTlI位に近くなっ
た場合はトランジスタQ1.Q4がオフとなりエミッタ
ホロワの機能が失われるが、この場合もトランジスタQ
4のエミッタ電流低下・によつ℃トランジスタQ Io
のエミッタ電位が上昇し、トランジスタQ +01 Q
2 * Q7 ’l流れる電流が増加する。
た場合はトランジスタQ1.Q4がオフとなりエミッタ
ホロワの機能が失われるが、この場合もトランジスタQ
4のエミッタ電流低下・によつ℃トランジスタQ Io
のエミッタ電位が上昇し、トランジスタQ +01 Q
2 * Q7 ’l流れる電流が増加する。
したかって、トランジスタQ7と力/ントミラー接続さ
れているトランジスタQ8により電流が供給されるため
、出力端子T。の/ベル”&GND+■ex(Qg)ま
で落すことができる。
れているトランジスタQ8により電流が供給されるため
、出力端子T。の/ベル”&GND+■ex(Qg)ま
で落すことができる。
トランジスタQe 、Qs のvcg(コンフタ・エミ
ッタ間電圧)は数10mV程度にすることは容易である
から、この発明のバッファ・アンプではほぼ電源電圧の
ノベルのダイナミック/フジを得ることができる。
ッタ間電圧)は数10mV程度にすることは容易である
から、この発明のバッファ・アンプではほぼ電源電圧の
ノベルのダイナミック/フジを得ることができる。
また、前記トランジスタQ= 、Qa かも供給される
電流は出力端子To K接続される負荷に対応するもの
となるため、電力効率を向上させることができる。
電流は出力端子To K接続される負荷に対応するもの
となるため、電力効率を向上させることができる。
なお、この回路は2電源(十V。。、−■。。)で使用
してもよいことはいうまでもない。
してもよいことはいうまでもない。
以上説明したように、この発明のバッファ・アンプは2
段接続されたエミッタホロワの出力電流を検出し、電源
ラインと出力端子間に接続されている第1.第2のトラ
ンジスタ(Qo、Q8 )によって2段エミツタホpワ
回路の不感領域ケカバーするようにしたので、広いダイ
ナミック/フジが確保され、直流的な/ベルシフトも少
ないという利点がある。そのため特に低電圧電源で駆動
されるバッフ7・アンプとして有用である。
段接続されたエミッタホロワの出力電流を検出し、電源
ラインと出力端子間に接続されている第1.第2のトラ
ンジスタ(Qo、Q8 )によって2段エミツタホpワ
回路の不感領域ケカバーするようにしたので、広いダイ
ナミック/フジが確保され、直流的な/ベルシフトも少
ないという利点がある。そのため特に低電圧電源で駆動
されるバッフ7・アンプとして有用である。
第1図はこの発明の一実施例を示すバッファ・7ンブの
回路図、第2図は信号Vベル′?:説明するための波形
図である。 図中・Q+・Qs ・及びQ2・ Q4は第1・第2の
2段エミッタホロワ回路を構成するトランジスタ・Qo
・ Q to・Qo・Q +2・ Qtxは力Vント
ミラー接続されているトランジスタ、Qo、Q8は負荷
に対応して動作するように制御されている第1.及び第
2のトランジスタを示す。
回路図、第2図は信号Vベル′?:説明するための波形
図である。 図中・Q+・Qs ・及びQ2・ Q4は第1・第2の
2段エミッタホロワ回路を構成するトランジスタ・Qo
・ Q to・Qo・Q +2・ Qtxは力Vント
ミラー接続されているトランジスタ、Qo、Q8は負荷
に対応して動作するように制御されている第1.及び第
2のトランジスタを示す。
Claims (1)
- コンプリメンタリ接続され1こ第1.第2の2段エミン
タホpワ回路で宿成されているプッシュプル回路におい
て、第1.第2の電源ラインと出力端子間にコンフタ及
びエミッタが接続されている第1.第2のトランジスタ
を設け、前記第1.第2のトランジスタ乞前記第11第
2の2段エミツタホp°ワ回路の出力電流で制御するこ
とによって前記第1.第2の2段エミンタホpワ回路の
不感j領域/ペル火補償するように講成し、たことt特
徴とするバッファ・7ンブ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19259683A JPS6085615A (ja) | 1983-10-17 | 1983-10-17 | バツフア・アンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19259683A JPS6085615A (ja) | 1983-10-17 | 1983-10-17 | バツフア・アンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6085615A true JPS6085615A (ja) | 1985-05-15 |
Family
ID=16293892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19259683A Pending JPS6085615A (ja) | 1983-10-17 | 1983-10-17 | バツフア・アンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6085615A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199951A (ja) * | 1995-07-24 | 1997-07-31 | Motorola Inc | 演算増幅器のための出力段 |
JP2000347635A (ja) * | 1999-03-26 | 2000-12-15 | Seiko Epson Corp | 表示体駆動装置、表示装置、携帯電子機器及び表示体駆動方法 |
JP2009152680A (ja) * | 2007-12-18 | 2009-07-09 | Freescale Semiconductor Inc | 増幅回路 |
-
1983
- 1983-10-17 JP JP19259683A patent/JPS6085615A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199951A (ja) * | 1995-07-24 | 1997-07-31 | Motorola Inc | 演算増幅器のための出力段 |
JP2000347635A (ja) * | 1999-03-26 | 2000-12-15 | Seiko Epson Corp | 表示体駆動装置、表示装置、携帯電子機器及び表示体駆動方法 |
JP2009152680A (ja) * | 2007-12-18 | 2009-07-09 | Freescale Semiconductor Inc | 増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
US5907262A (en) | Folded-cascode amplifier stage | |
US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
JPS6157118A (ja) | レベル変換回路 | |
JPS6120427A (ja) | エミツタ接続された論理ゲート回路 | |
JPH08250941A (ja) | 低歪差動増幅回路 | |
US7113041B2 (en) | Operational amplifier | |
US7459976B2 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
JPS6085615A (ja) | バツフア・アンプ | |
JPH0452649B2 (ja) | ||
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
JP2759226B2 (ja) | 基準電圧発生回路 | |
JP2001244758A (ja) | バッファ回路およびホールド回路 | |
JPS63178611A (ja) | 利得制御回路 | |
JPH0347602B2 (ja) | ||
JPH0749722A (ja) | 定電流回路 | |
JPH0659013B2 (ja) | 出力増幅回路 | |
JPH03113905A (ja) | フルレンジ演算増幅回路 | |
JPH0113228B2 (ja) | ||
GB2232313A (en) | Logic interface circuit | |
JPH03156513A (ja) | 電流反転回路 | |
JPS6229924B2 (ja) |