JPH03113905A

JPH03113905A - フルレンジ演算増幅回路

Info

Publication number: JPH03113905A
Application number: JP1069919A
Authority: JP
Inventors: Mitsunari Oya; 充也大家
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-03-22
Filing date: 1989-03-22
Publication date: 1991-05-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は演算増幅回路、特に接地電圧レベルから電源電
圧レベルまでの全範囲（フルレンジ）の入力電圧に対し
て、動作可能なフルレンジ演算増幅回路に関するもので
ある。

（従来の技術）従来、この種の分野の技術としては、第２図、第３図、
および第４図のようなものがあった。以下、その構成を
図を用いて説明する。

第２図は、従来の第１の演算増幅器（以下、オペアンプ
という〉の入力段の部分回路図である。

このオペアンプの入力段は、電源電圧■ＣＣにエミッタ
が接続され７’、：ＰＮＰトランジスタ１，２を有し、
そのトランジスタ１のベースが、接続点Ｃ１においてＰ
ＮＰトランジスタ２のベースに接続され、さらにその接
続点Ｃ１には、トランジスタ２のコレクタとＮＰＮトラ
ンジスタ３のコレク夕が共通接続されている。ＮＰＮト
ランジスタ３は、そのベースが入力電圧Ｖｉｌ用の入力
端子４に接続され、エミッタが接続点Ｃ２においてＮＰ
Ｎトランジスタ５のエミッタに接続されている。

そして、接続点Ｃ２には、定電流源回路８のＮＰＮトラ
ンジスタ８ａのコレクタが接続され、そのエミッタが接
地電圧（ＶＳＳ）接続されている。

ＮＰＮトランジスタ５は、ベースが入力電圧Ｖｉ２用の
入力端子６に接続され、コレクタがトランジスタ１のコ
レクタと出力電圧Ｖｏ用の出力端子７とにそれぞれ接続
されている。また、トランジスタ３とトランジスタ５は
、同一の特性を有している。

次に、このオペアンプの入力段の動作を説明する。

例えば、入力端子４に、入力電圧Ｖｉ２よりも高い入力
電圧Ｖｉｌが加わると、トランジスタ３のベース・エミ
ッタ間の電圧ＶＢＥ３が、トランジスタ５のベース・エ
ミッタ間の電圧ＶＢＥ５よりも、深くバイアスされる。

そのなめ、トランジスタ３は、そのコレクタ・エミッタ
間により大きな電流を流そうとする。すると、トランジ
スタ２が動ｆ？し、そのエミッタ・コレクタ間に電流が
流れ出す。それに呼応して、トランジスタ１のエミッタ
・コレクタ間にも同一の電流が流れ、出力端子７の出力
電圧■０を電源電圧ＶＣＣ近くまで高めていく。

ここで、入力電圧Ｖｉｌ、Ｖｉ２の許容される電圧範囲
としては、次のようになる。

最小電圧値Ｖｉｍｉｎは、次式のようになる。

Ｖｉｍｉ　ｎ＝ＶＳＳ＋ＶＢＥ８＋ＶＢＥ３　（または
、ＶＢＥ５）但し、 ■ＢＥ８：トランジスタ８ａのベース・エミッタ間電圧
、ＶＢＥ３：トランジスタ３のベース・エミッタ間電圧、ＶＢＥ５　：　）ランジスタ５のベース・エミッタ間電
圧また、最大入力電圧値Ｖｉｍａｘは、次式のようになる
。

Ｖｉｍａｘ＝ＶＣＣ−ＶＢＥ２但し、 ■ＢＥ２：トランジスタ２のベース・エミッタ間電圧この最小入力電圧値Ｖｉｍｉｎｌｆ＆大入力電圧値Ｖｉ
ｍａｘは、トランジスタ２．３，５．８の動作領域にあ
る条件を示している。トランジスタ２．３，５．８のベ
ース・エミッタ間電圧ＶＢＥ２、ＶＢＥ３、ＶＢＥ５、
ＶＢＥ８の代表的値を、０．７■とし、飽和状態時のコ
レクタ・エミッタ間電圧Ｖｓａｔ２．Ｖｓａｔ３．Ｖｓ
ａｔ５．Ｖｓａｔ８の代表的値をＯ４１■とし、電源電
圧■ＣＣを５■、接地電圧ＶＳＳをＯＶとした場合、入
力電圧Ｖｉｌ、Ｖｉ２の許容される電圧範囲としては、
１．４Ｖ〜４・３■の間となる。

ここで、例えば、この電圧範囲外の１．４Ｖ以下の入力
電圧Ｖｉｌ、Ｖｉ２が印加された場合、トランジスタ８
ａがカットオフ領域となり、動作しなくなる。また、４
．３■以上の入力電圧Ｖｉ１、Ｖｉ　２が印加された場
合は、トランジスタ１゜２がカットオフ領域となるので
、同様に動作不能となる。

このように、第２図に示すオペアンプでは、入力電圧Ｖ
ｉｌ、Ｖｉ２がフルレンジの場合、この範囲内において
、オペアンプの動作不可能な領域があった。この欠点を
解決するために、従来、第３図、第４図に示すようなオ
ペアンプが提案されていた。

第３図は、従来の第２のオペアンプの入力段の部分回路
図であり、第２図中の要素と共通の要素には同一の符号
が付されている。

このオペアンプは、第２図のオペアンプのトランジスタ
１．２．３，５．８ａの他に、ＮＰＮトランジスタ９，
１０を設けている。トランジスタ９は、ベースが入力電
圧ＶｔＬ用の入力端子４に接続されるとともに、コレク
タが電源電圧■ＣＣに、エミッタがＮＰＮトランジスタ
３のベースに、それぞれ接続されている。トランジスタ
１０は、ベースが入力電圧Ｖｉ２用の入力端子６に、コ
レフタが電源電圧ＶＣＣに、エミッタがＮＰＮトランジ
スタ５のベースに、それぞれ接続されている。

例えば、入力端子４に、入力電圧Ｖｉ２よりも高い入力
電圧Ｖｉｌが加わると、トランジスタ９のベース・エミ
ッタ間の電圧が、トランジスタ１０のベース・エミッタ
間の電圧よりも、深くバイアスされる。そのため、トラ
ンジスタ３は、そのコレクタ・エミッタ間により大きな
電流を流そうとし、以後は、第２図のオペアンプと同様
の動作をする。

このオペアンプは、第２図に示すオペアンプのように、
入力電圧Ｖｉｌ、Ｖｉ２を、トランジスタ３．５のベー
スへ直接に入力させないで、トランジスタ９，１０のベ
ースに入力させるようにしたので、最大入力電圧Ｖｉｍ
ａｘを電源電圧ＶＣＣレベルまで広げることができた。

また、第４図は、従来の第３のオペアンプの部分回路図
である。

このオペアンプは、第３図のオペアンプのＰＮＰトラン
ジスタ１．２、ＮＰＮ）−ランジスタ３５．８，９．１
０をＰＮＰトランジスタＩＡ、２Ａ、３Ａ、５Ａ、８Ａ
、９Ａ、ＩＯＡで構成し、電源電圧ＶＣＣと接地電圧Ｖ
ＳＳの極性を逆にしたものである。

このオペアンプは、コレクタが直接に接地電圧■ＳＳ接
続されたトランジスタ９Ａ、ＩＯＡのベースに、入力電
圧Ｖｉｌ、Ｖｉ２を入力させるようにしたので、最小入
力電圧Ｖｉｍｉ　ｎを接地電圧レベルまで広げることが
できた。

（発明が解決し７ようとする課題）しかしながら、上記構成のオペアンプでは、次のような
課題があった。

第３図に示すオペアンプでは、例えば入力端子４と接地
電圧■ＳＳとの間にトランジスタ３．８ａ、９を介して
いるため、入力端子４に印加される最小入力電圧値Ｖｉ
１．ｍｉｎは、Ｖｉ　１ｍ１ｎ＝ＶＳＳ＋ＶＢＥ３＋ＶＢＥ９＋ＢＥ８
ａ（但し、ＶＢＥ３．ＶＢＥ９．ＶＢＥ８ａは、トランジスタ３．
８ａ、９のベース・エミッタ間電圧〉となる。その結果
、最小入力電圧値Ｖｉ１ｍｉｎ以下の電圧で入力した場
合、このオペアンプは動作不可能となる。

また、第４図に示すオペアンプは、電源電圧■ＣＣから
入力端子４までの間にトランジスタ３Ａ。

８Ａ、９Ａを設けているので、トランジスタ３Ａ。

８’Ａ、９Ａのそれぞれのベース・エミッタ間において
、電圧降下が起きる。このため、入力端子４に印加され
る最大入力電圧値Ｖｉ　１ｍａｘは、Ｖｉ　１ｍａｘ＝
ＶＣＣ−ＶＢＥ３Ａ　−ＶＢＥ８ＡＶＢＥ９Ａ（但し、ＶＢＥ３Ａ、ＶＢＥ８Ａ、ＶＢＥ９Ａは、トランジスタ
３Ａ、８Ａ、９Ａのベース・エミッタ間電圧）となり、
低く抑えられる。その結果、例えば、入力電圧Ｖｉが、
最大入力電圧値Ｖｉ１ｍａｘから電源電圧■ＣＣまでの
範囲で入力された場合、このオペアンプは動作不可能と
なる。

このように、第３図、第４図に示すオペアンプにおいて
も、第２図のオペアンプの欠点であるオペアンプの動作
不可能な入力電圧範囲が存在するという点について、充
分に解決できないでいた。

本発明は、前記従来技術の持っていた課題として、入力
電圧の入力可能な範囲が制限されている点について解決
したフルレンジ演算増幅回路を提供するものである。

（課題を解決するための手段〉本発明は、前記課題を解決するために、フルレンジ演算
増幅回路において、接地電圧レベルから電源電圧レベル
間の入力電圧範囲に動作領域と不動作領域とを有し、前
記入力電圧範囲の電源電圧レベル側に第１の動作領域を
、接地電圧レベル側に第１の不動作領域を有する第１の
演算増幅器と、前記入力電圧範囲の電源電圧レベル側に
第２の不動作領域を、接地電圧レベル側に第２の動作領
域を有する第２の演算増幅器とを有している。さらに、
入力電圧を判定してそのレベルが前記第１の動作領域内
のときには第１の制御信号を、前記第２の動作領域内の
ときは第２の制御信号をそれぞれ出力する判定回路と、
前記第１の制御信号により前記第２の演算増幅器の出力
を選択し、前記第２の制御信号により前記第１の演算増
幅器の出力を選択するスイッチ回路とを、備えている。

（作用）本発明は、以上のようにフルレンジ演算増幅回路を構成
しなので、第１の演算増幅器は、その第１の動作領域に
よって第２の不動作領域を補うように働き、第２の演算
増幅器はその第２の動作領域によって、第１の不動作領
域を補うように働く。

判定回路は、入力電圧レベルの範囲が、接地電圧レベル
から電源電圧レベルまでに及んでいる場合、その入力電
圧レベルが前記範囲のどの位置にあるかを判定する。そ
の判定結果が第１の動作領域内にあれば、“Ｌｌｌレベ
ルの第１の制御信号を出力し、第２の動作領域あれば、
ＩＩＨ“°レベルの第２の制御信号を出力する。スイッ
チ回路は、前記第１および第２の制御信号によりオン・
オフ動作し、“°Ｌ″レベルの第１の制御信号により、
第２の演算増幅器の出力を選択するように働き、ＩＩ　
ＨＩＩレベルの第２の制御１３号により第１の演算増幅
器の出力を選択するように働く。

したがって、前記課題を解決できるのである。

（実施例）第１図は、本発明の第１の実施例を示すフルレンジ演算
増幅回路の構成図である。

このフルレンジ演算増幅回路は、電圧フォロア用として
構成され、電子回路中のある部分の電圧をその回路に影
響を及ぼさないように取り出す場合に用いる回路である
。入力電圧ｖｉ用の入力端子２０には、第１および第２
の演算増幅器であるオペアンプ２１．２２の正相入力端
２１ａ、２２ａがそれぞれ接続され、さらに、判定回路
であるシュミットバッファ２３が接続されている。オペ
アンプ２１．２２は、逆相入力端２１ｂ、２２ｂが出力
端子２１ｃ、２２ｃにそれぞれ帰還接続され、その出力
端子２１ｃ、２２ｃがスイッチ回路２４のアナログスイ
ッチ２４ａ、２４ｂの入力側にそれぞれ接続されている
。シュミツドパ・・ｌフッ２３は、入力電圧Ｖｉを判定
してアナログスイッチ２４ｂを制御する第１の制御信号
ｓ１を、アナログスイッチ２４ａを１］Ｉ御する第２の
制御信号Ｓ２をそれぞれ出力する回路である。また、ア
ナログスイッチ２４ａ、２４ｂの出力側は、出力電圧Ｖ
ｏ用の出力端子２５に共通接続されている。

第５図は、オペアンプ２１の一構成例を示す回路図であ
る。

このオペアンプ２１は、入力電圧Ｖｉのフルレンジ内に
、第１の動作領域ＶＴＲ２］と第１の不動作領域Ｖｔｈ
２１とを有する回路である。オペアンプ２１は、電源電
圧ｖＣＣにエミッタが接続されたＰＮＰトランジスタ３
０．３１を有し、そのＰＮＰトランジスタ３０のベース
が、接続点Ｃ３０において、ＰＮＰトランジスタ３１の
ベースに接続され、さらにその接続点Ｃ３０には、トラ
ンジスタ３１のコレクタとＮＰＮトランジスタ３２のコ
レクタとが共通接続されている。

また、トランジスタ３０のコレクタには、ＮＰＮトラン
ジスタ３３のコレクタが接続され、このトランジスタ３
３のエミッタが、接続点Ｃ３１を介してＮＰＮトランジ
スタ３２のエミッタに接続されている。トランジスタ３
３のベースには、ＮＰＮトランジスタ３４のエミッタが
接続され、そのコレクタが電源電圧ＶＣＣに、ベースが
正相入力端２１ａに接続されている。トランジスタ３２
のベースは、ＮＰＮトランジスタ３５のエミ・ツタに接
続され、このトランジスタ３５のコレクタが、電源電圧
ＶＣＣに、ベースが逆用入力端２１ｂにそれぞれ接続さ
れている。そして、接続点Ｃ３１は、定電流源用のＮＰ
Ｎトランジスタ３８のコレクタに接続されると共に、そ
のベースが定電流源用のＮＰＮトランジスタ３９．４０
のベースにそれぞれ接続されている。さらに、トランジ
スタ３８．３９．４０のそれぞれのエミッタは、接地電
圧■ＳＳ接続されている。ベースがコレクタと接快され
なトランジスタ３９は、そのコレクタが抵抗４１を介し
て、電源電圧ＶＣＣに接続されている。その上、トラン
ジスタ４０は、そのコレクタがＩ）ＮＰトランジスタ４
２のコレクタに接続されている。トランジスタ４２は、
エミッタが電源電圧ＶＣＣに、ベースがトランジスタ３
０．３３ｃ７゜コレクタに共通接続されている。そして
、トランジスタ４０．４２のコレクタが、出力端子２１
ｃにそれぞれ接続されている。

第６図は、オペアンプ２２の一構成例を示す上路図であ
る。

このオペアンプ２２は、入力電圧Ｖｉのフルレンジ内に
、第１の動作領域ＶＴＬ２２と第１のイ動作領域Ｖｔ１
２２とを有する回路である。オペアンプ２２は、オペア
ンプ２１と極性を逆にしな構成になっており、定電流源
用のＰＮＰトランジスタ５０，５１．５２を有し、エミ
ッタが電源■圧■ＣＣにそれぞれ接続され、ベースが共
通接躬されている。トランジスタ５０は、ベースとコレ
クタとが接続され、そのコレクタが抵抗５０ｒを介して
接地電圧■ＳＳ接続されている。トランジスタ５１は、
そのコレクタがＰＮＰトランジスタ５３．５４のエミッ
タに共通接続されている。トランジスタ５３は、ベース
がＰＮＰトランジスタ５５のエミッタに、コレクタがＰ
ＮＰトランジヌタ５６のエミッタに、それぞれ接続され
、トランジスタ５４は、ベースがＰＮＰトランジスタ５
７のエミッタに、コレクタがＰＮＰトランジスタ５８の
エミッタに、それぞれ接続されている。さらに、トラン
ジスタ５７のベースは、正相入力端２２ａに、トランジ
スタ５５のベースが、逆相入力端２２ｂに、それぞれ接
続されている。

そして、トランジスタ５６のベースは、接続点Ｃ５０に
おいて、エミッタと接続されると共に、トランジスタ５
８のベースに接続されいる。また、トランジスタ５５．
５６，５７．５８のコレクタが接地電圧■ＳＳ接続され
、トランジスタ５８のエミッタが、トランジスタ５９の
ベースに接続されている。トランジスタ５９は、そのコ
レクタがトランジスタ５２のコレクタに接続されると共
に、出力端子２２ｃに接続されている。

第８図は、第１および第２のオペアンプ２１２２の動作
領域と不動作領域とを示す領域図であり、この図を参照
にしつつ第１図の動作を説明する。

決す、入力電圧Ｖｉが最大入力電圧値Ｖ　ｉ　ｍ　ａＸ
〜電源電圧ＶＣＣ間の場合その入力電圧Ｖｉが入力端子２０に印加されたとき、オ
ペアンプ２１正相入力端子２１ａに入力電圧Ｖｉと同一
の電圧が加わることになる。すると、トランジスタ３４
のベース・エミッタ間の電圧が、バイアスされる。その
ため、トランジスタ３３は、そのコレクタ・エミッタ間
に電流を流そうとする。その結果、トランジスタ３０が
オン状態となり、そのエミッタ・コレクタ間に電流が流
れ、トランジスタ４２がオンされる。このため、出力端
子２１ｃの電圧が電源電圧ＶＣＣ近くまでになる。この
出力端子２２ｃの電圧が逆相入力端子２２ｂに帰還され
るので、トランジスタ３５がバイアスされオン状態とな
る。その結果、トランジスタ３１，３２．がオンされる
。トランジスタ３４．３５は、同一特性であるので、そ
れぞれのエミッタ・コレクタ間に、同一電流が流れ、正
相入力端子２２ａと逆相入力端子２２ｂとに発生する電
圧は同一となる。したがって、出力端子２２Ｃに発生す
る電圧は入力電圧Ｖｉと同一となる。

前記入力電圧Ｖｉが第１の動作領域ＶＴＨ２１にあるの
で、シュミットバッファ２３は、第２の制御信号である
“Ｈルベルの制御信号Ｓ２を出力する。これにより、ア
ナログスイッチ２４ａがオン状態となり、出力端子２５
には、入力電圧■ｉと同一の電圧が発生ずる。

このとき、オペアンプ２２の正相入力端子２２ａにも、
オペアンプ２１の入力電圧■ｉと同一の電圧が印加され
るが、オペアンプ２２には、トランジスタ５Ｌ　５４．
５７のベース・エミッタ間電圧ＶＢＥ５１．ＶＢＥ５４
．ＶＢＥ５７による電圧降下があるため、入力電圧Ｖｉ
の入力可能な電圧範囲（即ち、第２の動作領域ＶＴＬ２
２＞は、最大入力電圧値Ｖｉｍａｘ＝ＶＣＣ−（ＶＢＥ
５１＋ＶＢＥ５４＋ＶＢＥ５７）以下となる。このため
、最大入力電圧値Ｖｉｍａｘ−電源電圧ＶＣＣ間の入力
電圧Ｖｉが、正相入力端子２２ａ、に印加されたとき、
オペアンプ２２は、動作しない。

次に、入力電圧Ｖｉが接地電圧電圧レベルＶＳＳ〜最小
入力電圧レしルＶ　ｉ　ｎ　ｉ　ｎ間の場合その入力電
圧Ｖｉが、入力端子２０に印加されたときも、正相入力
端子２２ａに入力電圧Ｖｉと同一の電圧が加わることに
なる。すると、トランジスタ５７のベース・エミッタ間
の電圧が、バイアスされる。そのため、トランジスタ５
４がオンされ、そのコレクタ・エミッタ間に電流が流れ
る。

すると、トランジスタ５９がオン状態となり、出力端子
２２ｃの電圧が接地電圧電圧レベルＶＳＳ近くになる。

この出力端子２２ｃの電圧が逆相入力端子２２ｂに！Ｉ
ｉ還されるので、トランジスタ５５がバイアスされオン
状態となる。その結果、トランジスタ５３．５６．５８
がオンされる。トランジスタ５５．５７は、同一特性で
あるので、それぞれのエミッタ・コレクタ間に、同一電
流が流れ、正相入力端子２２ａと逆相入力端子２２ｂと
に発生する電圧は同一となる。したがって、出力端子２
２ｃに発生する電圧は入力電圧Ｖｉと同一となる。

前記入力電圧Ｖｉが第２の動作領域ＶＴＲ２１にあるの
で、シュミットバッファ２３は、第１の制御信号である
ＩＩ　Ｌ　Ｔルベルの制御信号Ｓ１を出力する。これに
より、アナログスイッチ２４ｂがオン状態となり、出力
端子２５には、入力電圧■ｉと同一の電圧が発生する。

このとき、オペアンプ２１の正相入力端子２１ａにも、
オペアンプ２２の入力電圧Ｖｊと同一の電圧が印加され
るが、正相入力端子２１　ａは、トランジスタ３Ｂ、３
４．３８を介して接地電圧ＶＳＳ接続されているため、
トランジスタ３３，３４．３８のベース・エミッタ間電
圧ＶＢＥ３３゜ＶＢＥ３４．ＶＢＥ３８によって、最小
入力電圧値Ｖｉｍｉｎが引上げられる。したがって、オ
ペアンプ２１の入力電圧Ｖｉの入力可能な電圧範囲（叩
ち、第１の動作領域ＶＴＬ、２１）は、最小入力電圧値
Ｖｉｍｉ　ｎ＝Ｖｓｓ＋ＶＲＥ３３＋ＶＢＥ３４＋ＶＢ
Ｅ３８以上となる。このため、接地電圧電圧ＶＳＳ〜最
小入力電圧値Ｖｉｍｉｎ間の入力電圧Ｖｉが、正相入力
端子２１ａに印加されたとき、オペアンプ２１は、動作
しない。

本実施例では、次のような利点を有している。

アナログ／デジタル変換器（以下Ａ／Ｄ変換器という）
は、アナログ入力部のインピーダンスは低いので、例え
ば、サーミスタを用いて温度変化をデジタル信号に変換
する場合、サーミスタをアナログ入力部へ直接に接続す
ると、サーミスタのインピーダンスが高いため、Ａ／Ｄ
変換器が正常に動作できなくなることがある。

このような場合のインピーダンス変換用として本実施例
のオペアンプを用いると、例えば、サーミスタによって
温度変化が電圧の変化に変換されるが、その電圧変（ヒ
を正確にＡ／Ｄ変換器へ伝達できる。即ち、従来のオペ
アンプでは、入力電圧Ｖｉに制限があったため、制限さ
れた範囲の電圧でＡ／Ｄ変換器に伝達されていた。これ
により、例えば、サーミスタによる電圧変化を正確にＡ
／Ｄ変換器へ伝達できず、オペアンプに精度的な問題が
あった。本実施例のオペアンプは、この点を改善し、入
力電圧Ｖｉを制限させることなくフルレンジで入力でき
るようにしたので、電圧フォロア用オペアンプの精度的
向上が図れる。

第７図は、本発明の第２の実施例を示すフルレンジ演算
増幅回路の構成図であり、　第１図中の要素と共通の要
素には同一の符号が付されている。

このフルレンジ演算増幅回路は、比較器として用いられ
、入力電圧Ｖｉ、Ｖｉａの大小を判定する回路である。

第１図のフルレンジ演算増幅回路とは次の点で構成が異
なっている。即ち、入力電圧入力電圧Ｖｉ用の入力端子
２０には、第１および第２のオペアンプ２１．２２の正
相入力端２１ａ、２２ａがそれぞれ接続されている。さ
らに、入力電圧入力電圧Ｖｉａ用の入力端子２０ａには
、第１および第２のオペアンプ２１．２２の逆相入力端
子２１ｂ、２２ｂがそれぞれ接続されている。

次に、第８図を９照しつつ、このフルレンジ演算増幅回
路の動作を説明する。

入力電圧Ｖｉが最大入力電圧値Ｖｔｍａｘ〜電源電圧Ｖ
ＣＣ間の場合例えば、Ｖｉ＞Ｖｉａのとき、オペアンプ２１−のトラ
ンジスタ３４のベース・エミッタ間の電圧が、トランジ
スタ３５のベース・エミッタ間の電圧よりも、深くバイ
アスされる。そのため、トランジスタ３４は、そのコレ
クタ・エミッタ間により大きな電流を流そうとし、その
結果、トランジスタ３３がオンされる。続いてトランジ
スタ３０がオンされて、そのエミッタ・コレクタ間に電
流が流れると、トランジスタ４２がオンされる。このた
め、出力端子２１ｃの電圧が電源電圧ＶＣＣ近＜（“Ｈ
”レベル）まで上昇する。

前記入力電圧Ｖｉまたは、Ｖｉａが第１の動作領域ＶＴ
Ｈ２，ｌにあれば、シュミットバッファ２３は、第２の
制御信号である゛Ｈ′°レベルの制御信−号Ｓ２を出力
する。これにより、アナログスイッチ２４ａがオン状態
となり、出力端子２５には、Ｈレベルの電圧が発生する
。

次に、入力電圧Ｖｉが接地電圧レベルＶＳＳ〜最小入力
電圧しベルＶｉｎｉｎ間場合例えば、Ｖｉ＞Ｖｉａであるとき、入力電圧■ｉが、正
相入力端子２２ａに加わると、トランジスタ５５のベー
ス・エミッタ間の電圧が、トランジスタ５７のベース・
エミッタ間の電圧よりも、深くバイアスされる。そのた
め、トランジスタ５５は、そのコレクタ・エミッタ間に
より大きな電流を流そうとし、すると、トランジスタ５
３が動作し、トランジスタ５１、トランジスタ５３を介
して、トランジスタ５５のエミッタ・コレクタ間により
多くの電流が流れ出す。それに呼応して、トランジスタ
５６．５８がオンされる。そこで、トランジスタ５９の
ベース・エミッタ間のバイアス電圧が低下するため、ト
ランジスタ５６がオフされる。その結果、出力端子２２
ｃの電圧が電源電圧■ＣＣレベル近く（“′Ｈ″レベル
）まで上昇する。

前記入力電圧Ｖｉが第２の動作領域ＶＴＨ２１にある場
合、シュミットバッファ２３は、第１の制御信号である
Ｌレベルの制御信号Ｓ１を出力する。これにより、アナ
ログスイッチ２４ｂがオン状態となり、出力端子２５に
は、Ｈレベルの電圧が発生する。

この第２の実施例では、正相入力端子２１ａ。

２２ａまたは逆相入力端子２１ｂ、２２ｂのいずれかが
、動作領域にある方のオペアンプを選択するため、常に
、■ＳＳ〜ＶＣＣ間において正常な比較動作ができる。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば、次のよう
なものがある。

（ａ）　　上記第１、第２の実施例では、判定回路とし
てシュミットバッファ２３を用いたが、例えば、バッフ
ァやインバータを用いてもよい。

（ｂ）　　第２の実施例において、判定回路の参照入力
電圧を正相入力端子２１ａ、２２ｂに、逆相入力端子２
１ｂ、２２ｂに印加してもよい。但し、正相入力端子２
１ａ、２２ｂに印加した場合は、第２の制御信号Ｓ２で
アナログスイッチ２４ｂをオン、アナログスイッチ２４
ａをオフするように配線する。

（発明の効果）以上詳細に説明したように、本発明によれば、第１の不
動作領域を第２の動作領域で補い、第２の不動作領域を
第１の動作領域で補うようにしたので、入力電圧がフル
レンジに及んでも電圧フォロアや電圧比較動作できる。

これにより、例えば５■の単一電源で、上記回路が製造
できるので、従来のように±ＩＯＶ等の別電源を用いな
くともよく、回路構成の簡単化を図ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すフルレンジ演算増
幅回路の構成図、第２図、第３図、第４図は従来の第１
．第２．第３のオペアンプの部分回路図、第５図は第１
図および第７図中の第１のオペアンプの回路図、第６図
は第１図および第７図中の第１のオペアンプの回路図、
第７図は本発明の第２の実施例を示すフルレンジ演算増
幅回路の構成図、第８図は第１図中の第１および第２の
オペアンプの動作領域、不動作領域を示す図である。２１２２・・・・・・第１および第２のオペアンプ、２
３・・・・・・シュミットバッファ、２４・・・・・・
スイッチ回路、ＶＣＣ・・・・・・電源電圧、ＶＳＳ・
・・・・・接地電圧、ＶＴＨ２１，ＶＴＨ・・・・・・
第１および第２の動作領域、Ｖｔｈ２１．ＶｔΩ２２・
・・・・・第１および第２の不動作領域、ＳＬ、Ｓ２・
・・・・・第１および第２の制剤信号Ｖｉ・・・・・・
入力電圧、ＶＯ・・・・・・出力電圧。

Claims

【特許請求の範囲】接地電圧レベルから電源電圧レベル間の入力電圧範囲に
動作領域と不動作領域とを有し、前記入力電圧範囲の電
源電圧レベル側に第１の動作領域を、接地電圧レベル側
に第１の不動作領域をそれぞれ有する第１の演算増幅器
と、前記入力電圧範囲の電源電圧レベル側に第２の不動作領
域を、接地電圧レベル側に第２の動作領域をそれぞれ有
する第２の演算増幅器と、前記入力電圧レベルを判定してそのレベルが前記第１の
動作領域内のときには第１の制御信号を、前記第２の動
作領域内のときは第２の制御信号をそれぞれ出力する判
定回路と、前記第１の制御信号により前記第２の演算増
幅器の出力を、前記第２の制御信号により前記第１の演
算増幅器の出力をそれぞれ選択するスイッチ回路とを、備えたことを特徴とするフルレンジ演算増幅回路。