JPH06112737A - スルーレート増大回路 - Google Patents
スルーレート増大回路Info
- Publication number
- JPH06112737A JPH06112737A JP4282402A JP28240292A JPH06112737A JP H06112737 A JPH06112737 A JP H06112737A JP 4282402 A JP4282402 A JP 4282402A JP 28240292 A JP28240292 A JP 28240292A JP H06112737 A JPH06112737 A JP H06112737A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- circuit
- stage
- transistors
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 オペアンプの安定性（位相余裕）を一定に保
ったまま、スルーレートを増大させる。 【構成】 入力端子１，２をオペアンプの２つの入力端
子に接続し、出力端子３をオペアンプの初段バイアス電
流源に並列な位置に接続する。トランジスタＱ１，Ｑ
２，ダイオードＤ１と、トランジスタＱ３，Ｑ４，ダイ
オードＤ２によって構成される２つの差動対Ｔ1，Ｔ2は
オペアンプの差動入力信号電圧があるしきい値（約０．
５Ｖ）より大きくなったときのみ、オペアンプの初段に
電流を供給し、位相補償容量を急速充電してスルーレー
トを増大させる。
ったまま、スルーレートを増大させる。 【構成】 入力端子１，２をオペアンプの２つの入力端
子に接続し、出力端子３をオペアンプの初段バイアス電
流源に並列な位置に接続する。トランジスタＱ１，Ｑ
２，ダイオードＤ１と、トランジスタＱ３，Ｑ４，ダイ
オードＤ２によって構成される２つの差動対Ｔ1，Ｔ2は
オペアンプの差動入力信号電圧があるしきい値（約０．
５Ｖ）より大きくなったときのみ、オペアンプの初段に
電流を供給し、位相補償容量を急速充電してスルーレー
トを増大させる。
Description
【０００１】
【産業上の利用分野】本発明は、スルーレート増大回路
に関し、特にオペアンプのスルーレート増大回路に関す
る。
に関し、特にオペアンプのスルーレート増大回路に関す
る。
【０００２】
【従来の技術】従来のオペアンプは図５に示すように、
差動入力信号を増幅し、単相信号に変換して出力する初
段差動増幅回路１０と、初段差動増幅回路１０の出力信
号を増幅する次段増幅回路２０と、次段増幅回路２０の
電流バッファとなる出力バッファ３０とにより構成され
ていた。またオペアンプに帰還をかけて安定に動作させ
るために次段増幅回路２０には位相補償容量ＣPが付加
される。
差動入力信号を増幅し、単相信号に変換して出力する初
段差動増幅回路１０と、初段差動増幅回路１０の出力信
号を増幅する次段増幅回路２０と、次段増幅回路２０の
電流バッファとなる出力バッファ３０とにより構成され
ていた。またオペアンプに帰還をかけて安定に動作させ
るために次段増幅回路２０には位相補償容量ＣPが付加
される。
【０００３】このオペアンプの反転入力端子と出力端子
を接続し、ボルテージフォロワとして使用した場合の出
力信号のスルーレートを考える。入力信号として非反転
入力端子に大振幅のステップ入力が加わったときの出力
信号の変化速度は、初段差動増幅回路１０の出力電流が
位相補償容量ＣPを充電する時間によって決定されスル
ーレートｄＶOUT／ｄｔは、 ｄＶOUT／ｄｔ＝ＩO／ＣP とあらわされる。ＩO：初段定電流源の電流値，ＣP：位
相補償容量値，ＶOUT：出力信号電圧。
を接続し、ボルテージフォロワとして使用した場合の出
力信号のスルーレートを考える。入力信号として非反転
入力端子に大振幅のステップ入力が加わったときの出力
信号の変化速度は、初段差動増幅回路１０の出力電流が
位相補償容量ＣPを充電する時間によって決定されスル
ーレートｄＶOUT／ｄｔは、 ｄＶOUT／ｄｔ＝ＩO／ＣP とあらわされる。ＩO：初段定電流源の電流値，ＣP：位
相補償容量値，ＶOUT：出力信号電圧。
【０００４】そこで、従来はスルーレートを大きくする
ためには、ＩOを大きくするか、又は、ＣPを小さく設定
するという方法がとられている。
ためには、ＩOを大きくするか、又は、ＣPを小さく設定
するという方法がとられている。
【０００５】
【発明が解決しようとする課題】この従来のオペアンプ
ではＩO／ＣPの値と、位相余裕（安定性をあらわす）を
独立に設定することは不可能であり、スルーレートを大
きく設定すると、位相余裕が小さくなり、図３に示すよ
うにオペアンプの波形Ｂの安定性が失われるという問題
点があった。
ではＩO／ＣPの値と、位相余裕（安定性をあらわす）を
独立に設定することは不可能であり、スルーレートを大
きく設定すると、位相余裕が小さくなり、図３に示すよ
うにオペアンプの波形Ｂの安定性が失われるという問題
点があった。
【０００６】本発明の目的は、安定性（位相余裕）を一
定に保ちつつ、スルーレートを増大させたスルーレート
増大回路を提供することにある。
定に保ちつつ、スルーレートを増大させたスルーレート
増大回路を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るスルーレート増大回路は、２組の差動
対と、カレントミラー回路とを有するスルーレート増大
回路であって、２組の差動対は、２個のトランジスタと
ダイオードとの組合せからなり、オペアンプの差動入力
信号電圧がしきい値より大きくなったときのみ電流を供
給するものであり、カレントミラー回路は、２組の差動
対からの信号の和を出力するものである。
め、本発明に係るスルーレート増大回路は、２組の差動
対と、カレントミラー回路とを有するスルーレート増大
回路であって、２組の差動対は、２個のトランジスタと
ダイオードとの組合せからなり、オペアンプの差動入力
信号電圧がしきい値より大きくなったときのみ電流を供
給するものであり、カレントミラー回路は、２組の差動
対からの信号の和を出力するものである。
【０００８】
【作用】差動入力信号電圧があるしきい値より大きいと
きのみ、オペアンプの初段差動増幅回路に大電流が供給
される。
きのみ、オペアンプの初段差動増幅回路に大電流が供給
される。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示す回路図、図２は、
本発明の回路と従来のオペアンプとの接続関係を示す回
路図である。
る。図１は、本発明の一実施例を示す回路図、図２は、
本発明の回路と従来のオペアンプとの接続関係を示す回
路図である。
【００１０】図１において、トランジスタＱ１とトラン
ジスタＱ２、及びトランジスタＱ３とトランジスタＱ４
はそれぞれ差動対Ｔ1，Ｔ2を構成しており、それぞれ定
電流源Ｉ1と定電流源Ｉ2によってバイアスされている。
ジスタＱ２、及びトランジスタＱ３とトランジスタＱ４
はそれぞれ差動対Ｔ1，Ｔ2を構成しており、それぞれ定
電流源Ｉ1と定電流源Ｉ2によってバイアスされている。
【００１１】またトランジスタＱ１のエミッタに直列に
ダイオードＤ１が、トランジスタＱ３のエミッタに直列
にダイオードＤ２がそれぞれ挿入されている。トランジ
スタＱ１とトランジスタＱ４のベースは入力端子１に接
続され、トランジスタＱ２とトランジスタＱ３のベース
は入力端子２に接続されている。
ダイオードＤ１が、トランジスタＱ３のエミッタに直列
にダイオードＤ２がそれぞれ挿入されている。トランジ
スタＱ１とトランジスタＱ４のベースは入力端子１に接
続され、トランジスタＱ２とトランジスタＱ３のベース
は入力端子２に接続されている。
【００１２】トランジスタＱ２とトランジスタＱ４のコ
レクタは電源に接続され、トランジスタＱ１とトランジ
スタＱ３のコレクタはカレントミラー回路４の入力端子
に接続され、カレントミラー回路４の出力端子は出力端
子３に接続されている。
レクタは電源に接続され、トランジスタＱ１とトランジ
スタＱ３のコレクタはカレントミラー回路４の入力端子
に接続され、カレントミラー回路４の出力端子は出力端
子３に接続されている。
【００１３】次に動作について説明する。２つの差動対
Ｔ1，Ｔ2は全く同じ回路で入力端子が入れ換わっただけ
であるので、片方の差動対について考えればよい。
Ｔ1，Ｔ2は全く同じ回路で入力端子が入れ換わっただけ
であるので、片方の差動対について考えればよい。
【００１４】トランジスタ２個で構成される一般的な差
動対では、両方のトランジスタのベース電圧が等しいと
きに、両方のトランジスタのコレクタ電流が等しくなる
が、本発明の回路の差動対ではトランジスタＱ１とトラ
ンジスタＱ２のコレクタ電流が等しくなるのは、入力端
子１の電圧が入力端子２の電圧よりダイオードＤ１の順
方向電圧分高い状態の時である。
動対では、両方のトランジスタのベース電圧が等しいと
きに、両方のトランジスタのコレクタ電流が等しくなる
が、本発明の回路の差動対ではトランジスタＱ１とトラ
ンジスタＱ２のコレクタ電流が等しくなるのは、入力端
子１の電圧が入力端子２の電圧よりダイオードＤ１の順
方向電圧分高い状態の時である。
【００１５】また、その近傍での電圧電流変換特性は一
般的な差動対とほぼ同じ形をしていると考えられる。
般的な差動対とほぼ同じ形をしていると考えられる。
【００１６】以上の考察をもとに図１の回路Ｓの入力電
圧−出力電流特性を示したのが図４である。
圧−出力電流特性を示したのが図４である。
【００１７】 ｜Ｖ1−Ｖ2｜＜０．５（Ｖ）のときはＩOUT≒０ ０．９（Ｖ）＜｜Ｖ1−Ｖ2｜のときはＩOUT≒Ｉ1＝Ｉ2 となっている（Ｉ1＝Ｉ2とした）。
【００１８】次に図２の回路を説明する。オペアンプの
反転入力端子が入力端子２と、非反転入力端子が入力端
子１と接続され、出力端子３はオペアンプの初段の定電
流源ＩOに並列な位置に接続されている。Ｓは図１の回
路である。
反転入力端子が入力端子２と、非反転入力端子が入力端
子１と接続され、出力端子３はオペアンプの初段の定電
流源ＩOに並列な位置に接続されている。Ｓは図１の回
路である。
【００１９】動作としては、反転入力端子と批判転入力
端子の電圧差が約０．５Ｖ以上になると、オペアンプの
初段差動増幅器１０のバイアス電流がＩOから増加し始
め、約０．９Ｖ以上ではバイアス電流値はＩO＋Ｉ1とな
る（Ｉ1＝Ｉ2とした場合）。
端子の電圧差が約０．５Ｖ以上になると、オペアンプの
初段差動増幅器１０のバイアス電流がＩOから増加し始
め、約０．９Ｖ以上ではバイアス電流値はＩO＋Ｉ1とな
る（Ｉ1＝Ｉ2とした場合）。
【００２０】ボルテージフォロワ回路を例にとって考え
ると、ステップ入力が加わって入出力間の電圧差が大き
い応答の最中のみ初段バイアス電流が大きく、出力が目
標値に達した付近では初段バイアス電流はＩOにもど
る。この効果によるスルーレート増大の様子を図３に示
した。
ると、ステップ入力が加わって入出力間の電圧差が大き
い応答の最中のみ初段バイアス電流が大きく、出力が目
標値に達した付近では初段バイアス電流はＩOにもど
る。この効果によるスルーレート増大の様子を図３に示
した。
【００２１】通常のオペアンプ（波形Ａ）の初段バイア
ス電流ＩOを１０倍にすることによってスルーレートを
増大させた回路は発振限界にあり安定しない（波形
Ｂ）。
ス電流ＩOを１０倍にすることによってスルーレートを
増大させた回路は発振限界にあり安定しない（波形
Ｂ）。
【００２２】しかし、本発明の回路を使用したオペアン
プではスルーレートが増大し、かつ安定性はもとのまま
である（波形Ｃ）。
プではスルーレートが増大し、かつ安定性はもとのまま
である（波形Ｃ）。
【００２３】
【発明の効果】以上説明したように本発明は、差動入力
信号電圧があるしきい値より大きいときのみ、オペアン
プの初段差動増幅回路に大電流を供給するようにしたの
で、オペアンプの安定性を一定に保ったままスルーレー
トを向上させることができるという効果を有する。
信号電圧があるしきい値より大きいときのみ、オペアン
プの初段差動増幅回路に大電流を供給するようにしたの
で、オペアンプの安定性を一定に保ったままスルーレー
トを向上させることができるという効果を有する。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の回路とオペアンプの接続図である。
【図３】本発明を使用した場合と、使用しない場合のオ
ペアンプのステップ応答を比較した図である。
ペアンプのステップ応答を比較した図である。
【図４】本発明の回路の入力電圧−出力電流特性図であ
る。
る。
【図５】従来のオペアンプのブロック図である。
Ｑ１〜Ｑ４ トランジスタ Ｄ１，Ｄ２ ダイオード Ｉ1，Ｉ2 電流源 Ｔ1，Ｔ2 差動対
Claims (1)
- 【請求項１】 ２組の差動対と、カレントミラー回路と
を有するスルーレート増大回路であって、 ２組の差動対は、２個のトランジスタとダイオードとの
組合せからなり、オペアンプの差動入力信号電圧がしき
い値より大きくなったときのみ電流を供給するものであ
り、 カレントミラー回路は、２組の差動対からの信号の和を
出力するものであることを特徴とするスルーレート増大
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282402A JP2812103B2 (ja) | 1992-09-28 | 1992-09-28 | スルーレート増大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282402A JP2812103B2 (ja) | 1992-09-28 | 1992-09-28 | スルーレート増大回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112737A true JPH06112737A (ja) | 1994-04-22 |
| JP2812103B2 JP2812103B2 (ja) | 1998-10-22 |
Family
ID=17651947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4282402A Expired - Lifetime JP2812103B2 (ja) | 1992-09-28 | 1992-09-28 | スルーレート増大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812103B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263978A (ja) * | 1994-02-04 | 1995-10-13 | Matsushita Electric Ind Co Ltd | 演算増幅器 |
| JP2010041374A (ja) * | 2008-08-05 | 2010-02-18 | Nec Electronics Corp | 差動増幅回路 |
| CN102208898A (zh) * | 2010-03-29 | 2011-10-05 | 精工电子有限公司 | 差动放大电路 |
| TWI485977B (zh) * | 2012-09-19 | 2015-05-21 | Novatek Microelectronics Corp | 運算放大器模組及提高運算放大器電路之迴轉率的方法 |
-
1992
- 1992-09-28 JP JP4282402A patent/JP2812103B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263978A (ja) * | 1994-02-04 | 1995-10-13 | Matsushita Electric Ind Co Ltd | 演算増幅器 |
| JP2010041374A (ja) * | 2008-08-05 | 2010-02-18 | Nec Electronics Corp | 差動増幅回路 |
| CN102208898A (zh) * | 2010-03-29 | 2011-10-05 | 精工电子有限公司 | 差动放大电路 |
| US8207789B2 (en) | 2010-03-29 | 2012-06-26 | Seiko Instruments Inc. | Differential amplifier circuit |
| TWI485977B (zh) * | 2012-09-19 | 2015-05-21 | Novatek Microelectronics Corp | 運算放大器模組及提高運算放大器電路之迴轉率的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2812103B2 (ja) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384684B1 (en) | Amplifier | |
| JP3315748B2 (ja) | 増幅回路 | |
| US4678947A (en) | Simulated transistor/diode | |
| JP3203363B2 (ja) | ピーク検出器 | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| JP2812103B2 (ja) | スルーレート増大回路 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US6362686B1 (en) | Fast saturation recovery operational amplifier input stage | |
| JPS63169119A (ja) | 差動比較器 | |
| US6529076B2 (en) | Fast saturation recovery operational amplifier input stage | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JP2599429Y2 (ja) | 光電変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| SU1084960A1 (ru) | Операционный усилитель | |
| JPH04218884A (ja) | 演算増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2723703B2 (ja) | 演算回路 | |
| JP3326804B2 (ja) | コンパレータ回路 | |
| JPH0139014Y2 (ja) | ||
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS62111508A (ja) | 演算増幅器 | |
| JPS6097705A (ja) | 差動増幅器 | |
| JPH037409A (ja) | バッファ回路 |