JP2010041374A - 差動増幅回路 - Google Patents
差動増幅回路 Download PDFInfo
- Publication number
- JP2010041374A JP2010041374A JP2008201733A JP2008201733A JP2010041374A JP 2010041374 A JP2010041374 A JP 2010041374A JP 2008201733 A JP2008201733 A JP 2008201733A JP 2008201733 A JP2008201733 A JP 2008201733A JP 2010041374 A JP2010041374 A JP 2010041374A
- Authority
- JP
- Japan
- Prior art keywords
- source
- potential
- transistor
- amplifier circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】差動増幅回路100の入力段110は、ゲートがINMに接続されたMチャンネルMOSトランジスタMN1と、ゲートがINPに接続されたMチャンネルMOSトランジスタMN2とがソースが互いに接続されてなる差動対と、MN1とMN2のソースに接続された定電流源IS1と、MN1とMN2のソースに接続された可変電流源IS2とを有する。中間段42と出力段43からなる後段処理回路は、位相補償容量C1を有し、定電流源IS1を介して位相補償容量C1を充放電させることにより差動入力の変動に追従した出力を行う。可変電流源IS2は、差動入力の変動が差動対のソースの寄生容量を放電させる状況になったことを条件にオンして寄生容量の放電のための電流を供する。
【選択図】図1
Description
+入力端子と出力端子の電位が同一である場合は、NM61とNM62のドレインには、入力段のNトランジスタNM63に流れるドレイン電流の半分の電流がそれぞれ流れる。
入力端子INPと出力端子OUTの電位が同一である場合は、MN1とMN2には、入力段のNトランジスタMN10に流れるドレイン電流の半分の電流がそれぞれ流れる。
高さがVip、時間t1のパルス波形を入力したとすると、この期間において、位相補償容量C1に流れる電流は、入力段の定電流源の電流2I1と、差動対のソースの寄生容量(ソースTail容量)Csに流れる電流isの和(2I1+is)となる。このとき、差動増幅回路の出力電圧vo(t)は、下記の式(3)により示すようになる。
立下げの場合、MN1がオフしMN2がオンする。この状態では、MN2はソースフォロワとして機能し、そのゲートでの信号波形とソースでの信号波形はほぼ同一になる。従って、寄生容量Csに流れる電流is(t)は下記の式(4)により示すようになる。CsとC1に流れる電流をそれぞれisとicにすると、下記の式(7)が成り立つ。
図11は、図10に示す差動増幅回路の模式図である。この差動増幅回路は、入力段41と、中間段42と、出力段43とを有する。入力段41では、NトランジスタMN1とMN2はソースが接続されNトランジスタ差動対を構成する。Nトランジスタ差動対とVSS間に定電流源IS1が接続されている。MN1とMN2のゲートにはそれぞれ入力端子INMとINPが接続され、MN1とMN2のドレインは接続され入力段41の出力端子として機能する。中間段42は、入力が入力段41の出力(MN1とMN2のドレイン)に接続され、出力が出力段43の入力に接続されI−V変換またはI−I変換を行う。出力段43は、入力が中間段42の出力に接続され、出力が出力端子OUTに接続されV−V変換またはI−V変換を行う。
<第1の実施の形態>
図4は、本発明の第1の実施の形態にかかる差動増幅回路200を示す。差動増幅回路200は、入力段210と、中間段220と、出力段230とを有する。
<第2の実施の形態>
<第3の実施の形態>
入力段210のNトランジスタMN1のドレインは、中間段420のPトランジスタMP12のドレインとPトランジスタMP14のソースに接続され、NトランジスタMN2のドレインは中間段420のPトランジスタMP13のドレインとPトランジスタMP15のソースに接続されている。
NトランジスタMN8は、ゲートが定電圧源端子BN4に接続され、ソースがMN15のドレインに接続され、ドレインがMP15のドレインに接続されている。
MP8とMN8は、浮遊電流源の働きをする。
NトランジスタMN9は、ソースがVSSに接続され、ゲートがMN8のソースに接続され、ドレインが出力端子OUTに接続されている出力トランジスタである。
位相補償容量C1は、一端がMP9のゲートに接続され、他端が出力端子OUTに接続されている。位相補償容量C2は、一端がMN9のゲートに接続され、他端が出力端子OUTに接続されている。
+入力端子の電位が出力端子に比べ高電位へ変動した場合、MN2にはMN10に流れるドレイン電流2Iが流れ、MN1には電流は流れない。また、中間段浮遊電流源シンボルの電流をImとすると、MP12に流れる電流はMN1の電流がゼロのため浮遊電流源の電流Imと等しくなる。MP12、MP13はカレントミラー構成のため、MP13にも浮遊電流源の電流Imと等しい電流が流れる。このとき、MN2には2Iの電流が流れるため、MP13の電流Imが2Iより大きくないと中間段を構成するMP15、MP8、MN15、MN8の電流がゼロとなり、出力段のバイアスが不定となる。そのため、中間段浮遊電流源には入力段定電流源の電流2I以上の電流を流す必要がある。よって、中間段浮遊電流源の電流を3Iとする。
+入力端子の電位が出力端子に比べ低電位へ変動した場合、MN1にはMN10に流れるドレイン電流2Iが流れ、MN2には電流は流れない。また、中間段浮遊電流源シンボルの電流を3Iとすると、MP12に流れる電流はMN1の電流が2Iに浮遊電流源の電流3Iが加算され5Iとなる。MP12、MP13はカレントミラー構成のため、MP13にも5Iの電流が流れる。
このように+入力端子INPの電位変動に対し、出力端子OUTの電位は+入力端子INPの電位に追従する。
<第4の実施の形態>
MP8とMN8は、浮遊電流源の働きをする。
PトランジスタMP9は、ソースがVDDに接続され、ゲートがMP8のソースに接続され、ドレインが出力端子OUTに接続されている出力トランジスタである。
NトランジスタMN9は、ソースがVSSに接続され、ゲートがMN8のソースに接続され、ドレインが出力端子OUTに接続されている出力トランジスタである。
このように入力端子INPの電位変動に対し、出力端子OUTの電位は入力端子INPの電位に追従する。
42 中間段
43 出力段
100 差動増幅回路
110 入力段
200 作動増幅回路
210 入力段
220 中間段
230 出力段
300 差動増幅回路
310 入力段
320 中間段
330 出力段
400 差動増幅回路
420 中間段
430 出力段
500 差動増幅回路
520 中間段
530 出力段
IS1 定電流源
IS2 可変電流源
Claims (7)
- 第1の入力端子と第2の入力端子を介して差動入力する入力回路と、
該入力回路により入力された前記差動入力に応じた出力を行う後段処理回路とを備えた差動増幅回路において、
前記入力回路は、
ゲートが前記第1の入力端子に接続された第1のトランジスタと、ゲートが前記第2の入力端子に接続された第2のトランジスタとがソースが互いに接続されてなる差動対と、
前記第1のトランジスタと前記第2のトランジスタのソースに接続された定電流源と、
前記第1のトランジスタと前記第2のトランジスタのソースに接続された可変電流源とを有し、
前記後段処理回路は、位相補償容量を有し、前記定電流源を介して該位相補償容量を充放電させることにより前記差動入力の変動に追従した出力を行うものであり、
前記入力回路の前記可変電流源は、前記差動入力の変動が前記差動対のソースの寄生容量を充電または放電させる状況になったことを条件にオンして前記寄生容量の充電または放電のための電流を供することを特徴とする差動増幅回路。 - 前記第1のトランジスタと前記第2のトランジスタはNチャンネルMOSトランジスタであり、
前記後段処理回路は、前記第2の入力端子の電位が前記第1の入力端子の電位より高い電位に変動したときに、前記定電流源を介して前記位相補償容量を放電させることにより立上げ出力する一方、前記第2の入力端子の電位が前記第1の入力端子の電位より低い電位に変動したときに、前記定電流源を介して前記位相補償容量を充電させることにより立下げ出力し、
前記可変電流源は、前記第2の入力端子の電位が前記第1の入力端子の電位より低い電位に変動したことを条件にオンして前記差動対のソースの寄生容量を放電させる電流を供することを特徴とする請求項1に記載の差動増幅回路。 - 前記可変電流源は、ソースが前記第2のトランジスタのソースに接続され、ゲートが前記第2の入力端子に接続され、ドレインが低電位側電源に接続されたPチャンネルMOSトランジスタを有することを特徴とする請求項2に記載の差動増幅回路。
- 前記可変電流源は、ドレインが互いに接続されたPチャンネルMOSトランジスタとNチャンネルMOSトランジスタを有し、
前記PチャンネルMOSトランジスタは、ソースが前記第2のトランジスタのソースに接続され、ゲートが前記第2の入力端子に接続され、
前記NチャンネルMOSトランジスタは、ソースが低電位側電源に接続され、ゲートがバイアス電圧に接続されていることを特徴とする請求項2に記載の差動増幅回路。 - 前記第1のトランジスタと前記第2のトランジスタはPチャンネルMOSトランジスタであり、
前記後段処理回路は、前記第2の入力端子の電位が前記第1の入力端子の電位より高い電位に変動したときに、前記定電流源を介して前記位相補償容量を放電させることにより立上げ出力する一方、前記第2の入力端子の電位が前記第1の入力端子の電位より低い電位に変動したときに、前記定電流源を介して前記位相補償容量を充電させることにより立下げ出力し、
前記可変電流源は、前記第2の入力端子の電位が前記第1の入力端子の電位より高い電位に変動したことを条件にオンして前記差動対のソースの寄生容量を充電させる電流を供することを特徴とする請求項1に記載の差動増幅回路。 - 前記可変電流源は、ソースが前記第2のトランジスタのソースに接続され、ゲートが前記第2の入力端子に接続され、ドレインが高電位側電源に接続されたNチャンネルMOSトランジスタを有することを特徴とする請求項5に記載の差動増幅回路。
- 前記可変電流源は、ドレインが互いに接続されたNチャンネルMOSトランジスタとPチャンネルMOSトランジスタを有し、
前記NチャンネルMOSトランジスタは、ソースが前記第2のトランジスタのソースに接続され、ゲートが前記第2の入力端子に接続され、
前記PチャンネルMOSトランジスタは、ソースが高電位側電源に接続され、ゲートがバイアス電圧に接続されていることを特徴とする請求項5に記載の差動増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201733A JP5133168B2 (ja) | 2008-08-05 | 2008-08-05 | 差動増幅回路 |
US12/458,332 US7825727B2 (en) | 2008-08-05 | 2009-07-08 | Differential amplifier |
CN200910164989.9A CN101645696B (zh) | 2008-08-05 | 2009-08-05 | 差分放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201733A JP5133168B2 (ja) | 2008-08-05 | 2008-08-05 | 差動増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010041374A true JP2010041374A (ja) | 2010-02-18 |
JP5133168B2 JP5133168B2 (ja) | 2013-01-30 |
Family
ID=41652349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008201733A Expired - Fee Related JP5133168B2 (ja) | 2008-08-05 | 2008-08-05 | 差動増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7825727B2 (ja) |
JP (1) | JP5133168B2 (ja) |
CN (1) | CN101645696B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134947A (ja) * | 2010-11-29 | 2012-07-12 | Renesas Electronics Corp | 演算増幅回路、液晶パネル駆動装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8319552B1 (en) * | 2009-12-31 | 2012-11-27 | Analog Devices, Inc. | Rail-to-rail output stage with balanced drive |
EP2725709B1 (fr) * | 2012-10-26 | 2015-06-17 | EM Microelectronic-Marin SA | Circuit électronique pour la commande automatique du gain à double pente d'un amplificateur |
TWI519062B (zh) | 2013-02-20 | 2016-01-21 | 聯詠科技股份有限公司 | 運算放大器電路及提高其驅動能力的方法 |
CN104038166B (zh) * | 2013-03-06 | 2017-07-28 | 联咏科技股份有限公司 | 运算放大器电路及提高其驱动能力的方法 |
US9224464B2 (en) * | 2014-02-10 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and related method |
CN106330162A (zh) * | 2015-06-25 | 2017-01-11 | 刘丽霞 | 开关、电子系统、电力系统 |
CN107277660B (zh) * | 2017-06-07 | 2019-10-15 | 上海乐野网络科技有限公司 | 一种提高动态范围和压摆率的耳放电路 |
CN107505976B (zh) * | 2017-08-15 | 2019-06-11 | 中国科学技术大学 | 一种全差分电压缓冲器电路 |
US10461706B1 (en) * | 2018-04-30 | 2019-10-29 | Texas Instruments Incorporated | Differential amplifier including cancellation capacitors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112737A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | スルーレート増大回路 |
JPH07263978A (ja) * | 1994-02-04 | 1995-10-13 | Matsushita Electric Ind Co Ltd | 演算増幅器 |
JPH10190375A (ja) * | 1996-12-25 | 1998-07-21 | Nec Corp | 演算増幅回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4516082A (en) * | 1984-02-23 | 1985-05-07 | Motorola, Inc. | Amplifier circuit for minimizing output voltage power-up transients |
JP3302030B2 (ja) * | 1990-10-09 | 2002-07-15 | 株式会社東芝 | バッファ回路 |
JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3338771B2 (ja) * | 1997-09-04 | 2002-10-28 | 山形日本電気株式会社 | 演算増幅器 |
JP3550016B2 (ja) | 1998-03-03 | 2004-08-04 | 株式会社 日立ディスプレイズ | 液晶表示装置の駆動方法および映像信号電圧の出力方法 |
US6429700B1 (en) * | 2001-04-17 | 2002-08-06 | International Business Machines Corporation | Driver circuit with output common mode voltage control |
US6970043B2 (en) * | 2002-10-29 | 2005-11-29 | Fairchild Semiconductor Corporation | Low voltage, low power differential receiver |
US6781460B2 (en) * | 2002-10-29 | 2004-08-24 | Fairchild Semiconductor Corp. | Low power low voltage differential signal receiver with improved skew and jitter performance |
-
2008
- 2008-08-05 JP JP2008201733A patent/JP5133168B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-08 US US12/458,332 patent/US7825727B2/en active Active
- 2009-08-05 CN CN200910164989.9A patent/CN101645696B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06112737A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | スルーレート増大回路 |
JPH07263978A (ja) * | 1994-02-04 | 1995-10-13 | Matsushita Electric Ind Co Ltd | 演算増幅器 |
JPH10190375A (ja) * | 1996-12-25 | 1998-07-21 | Nec Corp | 演算増幅回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012134947A (ja) * | 2010-11-29 | 2012-07-12 | Renesas Electronics Corp | 演算増幅回路、液晶パネル駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100033250A1 (en) | 2010-02-11 |
US7825727B2 (en) | 2010-11-02 |
CN101645696B (zh) | 2014-07-23 |
JP5133168B2 (ja) | 2013-01-30 |
CN101645696A (zh) | 2010-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133168B2 (ja) | 差動増幅回路 | |
JP4614704B2 (ja) | 差動増幅器及びデータドライバと表示装置 | |
KR100800491B1 (ko) | 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버 | |
KR102074230B1 (ko) | 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로 | |
JP5048081B2 (ja) | バッファおよび表示装置 | |
JP5623883B2 (ja) | 差動増幅器及びデータドライバ | |
JP5143431B2 (ja) | 出力偏差の改善された出力バッファ及びこれを備えた平板表示装置用のソースドライバ | |
CN1992512B (zh) | 差动放大器及采用了它的显示装置 | |
JP4954924B2 (ja) | 差動増幅器及びそれを用いた表示装置の駆動回路 | |
CN107180617B (zh) | 缓冲电路及具有该缓冲电路的源极驱动电路 | |
JP5328461B2 (ja) | 演算増幅器 | |
US20110205193A1 (en) | Operational amplifier with decreased through current, and display panel driver and display device incorporating the same | |
US20100013558A1 (en) | Driving Circuit Capable of Enhancing Response Speed and Related Method | |
JP2005192260A (ja) | 高スルーレート差動増幅回路 | |
JP2009194485A (ja) | 演算増幅器回路、及び表示装置 | |
JP2010041368A (ja) | 演算増幅回路及び表示パネル駆動装置 | |
JP2010041370A (ja) | 演算増幅回路及び表示パネル駆動装置 | |
JP2005354266A (ja) | 電圧比較器回路 | |
JP2011138008A (ja) | 駆動回路及び表示装置 | |
JP2013026647A (ja) | 増幅器、液晶表示用駆動回路、及び液晶表示装置 | |
JP3888350B2 (ja) | 演算増幅器及びこれを用いた駆動回路 | |
JP3094469B2 (ja) | 出力バッファ回路 | |
JP5236434B2 (ja) | 表示パネルの駆動電圧出力回路 | |
JP2010226592A (ja) | 演算増幅器 | |
JP5236435B2 (ja) | 表示パネルの駆動電圧出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |