CN101645696B - 差分放大器 - Google Patents

Abstract

本发明提供了一种差分放大器。差分放大器的输入级包括差分对，其由N沟道MOS晶体管MN1和N沟道MOS晶体管MN2形成，所述N沟道MOS晶体管MN1具有被连接到INM的栅极，所述N沟道MOS晶体管MN2具有被连接到INP的栅极，都具有相互连接的源极；恒流源，其被连接到MN1和MN2的源极；以及可变电流源，被连接到MN1和MN2的源极。具有中间级和输出级的后级处理电路包括相位补偿电容器，并且通过恒流源使相位补偿电容器充电和放电，输出响应于差分输入变化的输出。当变化达到导致差分对的源极处的寄生电容器要被放电的水平时，可变电流源导通，并且提供用于使寄生电容器放电的电流。

Description

差分放大器

技术领域

本发明涉及一种差分放大器，并且尤其涉及一种在液晶显示面板的源极驱动器中使用的差分放大器。

背景技术

已知有源矩阵液晶显示装置，其包括作为TFT型液晶显示面板的薄膜晶体管液晶显示器(TFT-LCD)、被安置在TFT-LCD的上侧的源极驱动器以及被安置在TFT-LCD的侧面的栅极驱动器。在此种液晶显示装置中，在源极驱动器中使用用于驱动像素的电容器负载的差分放大器。

在TFT-LCD中，执行AC驱动，以便防止由于DC电压施加而导致灼烧。LCD的AC驱动是在每个帧或各条线中反转以公共电平为中心的写入极性的驱动方法，并且存在诸如“帧反转”、“栅极线反转”、“漏极线反转”以及“点反转”的多种类型。“帧反转”是在每个帧中反转写入极性的方法，并且“栅极线反转”是在每个帧中的每N(N是2或者大于2的整数)条线中的扫描线方向上的写入极性相同且极性被反转并且在每个帧中进一步反转写入极性的方法。“漏极线反转”是每个帧中的数据线方向上的写入极性相同并且在每个帧中反转写入极性的方法。“点极性”是在每个帧中反转相邻像素的写入极性并且在每个帧进一步反转写入极性的方法。

图8示出液晶显示装置中的源极驱动器10和TFT-LCD(在下文中也被简单地称为LCD)20。源极驱动器10包括数据寄存器11，其捕获给定位数(例如，八位)的数字显示信号R、G以及B；锁存电路12，其锁存与选通信号ST同步的数字显示信号；D/A转换器13，其是由并行的N(N是2或者大于2的整数)级的数字模拟转换器组成；液晶灰阶电压发生器14，其具有符合液晶的特性的伽玛变换特性；以及N个电压跟随器15(电压跟随器15_1至电压跟随器15_N)，其缓冲来自于D/A转换器13的电压。

LCD 20包括TFT 16(TFT 16_1至TFT 16_N)和像素电容器17(像素电容器17_1至像素电容器17_N)。每个TFT 16被放置在数据线和扫描线之间的交叉处。每个TFT 16的栅极被连接到扫描线，并且源极被连接到数据线。每个像素电容器17的一端被连接到TFT 16的漏极，并且另一端被连接到COM端子。尽管为了便于描述而使图8示出仅一条线的LCD 20的构造，但是实际的LCD包括图8中所示的TFT16的M(M是2或者大于2的整数)条线。

在液晶显示装置的操作期间，未示出的栅极驱动器顺序地驱动每条线中的TFT的栅极。

D/A转换器13将来自于锁存电路12的数字显示信号从数字转化成模拟并且将所获得的电压提供给N个电压跟随器15_1至电压跟随器15_N中的每一个。电压跟随器15_1至电压跟随器15_N是差分放大器，并且它们执行从D/A转换器13提供的电压的差分放大并且通过TFT16_1至TFT16_N将结果应用于像素电容器17_1至像素电容器17_N。

液晶灰阶电压发生器14生成基准电压并且将其提供给D/A转换器13。D/A转换器13通过由ROM开关等组成的未示出的解码器来选择基准电压。

例如，液晶灰阶电压发生器14包括电阻梯电路，并且通过电压跟随器对其进行驱动，以便减少在每个基准电压点处的阻抗或以便调整基准电压。

通常，由用作LCD的源极驱动器的输出电路的差分放大器(是图8的示例中的电压跟随器15)执行对LCD的像素的写入。图9是等同于日本专利No.3550016的图10，并且它示出日本专利No.3550016中公布的差分放大器。在下面的描述中，P沟道MOS晶体管和N沟道MOS晶体管被简单地分别称为P晶体管和N晶体管。

图9中所示的差分放大器是用于驱动等于或者高于电源电压的一半的灰阶电压的高电压差分放大器。在此差分放大器中，差分级包括能够输入电压的N晶体管差分对(NM61和NM62)，该电压等于或者大于作为较高电压电源的电源2的电压的一半并且等于或者小于电源2的电压。在输入等于或大于作为较低电压电源的电源1的电压并且等于或小于电源2的电压的一半的电压的情况下，可以使用包括P晶体管差分对的差分放大器。

如图9中所示，NM61和NM62的源极相互连接，并且NM61的栅极被连接到-输入端子，并且NM62的栅极被连接到+输入端子。此外，N晶体管NM63被连接在N晶体管差分对和电源1之间。NM63用作输入级的恒流源，具有被连接到电源1的源极、被连接到NM61和NM62的源极的漏极以及被连接到恒压源端子偏置3的栅极。

P晶体管PM53和PM54的源极被连接到电源2。PM53的栅极和漏极以及PM54的栅极被连接到NM61的漏极，并且PM54的漏极被连接到NM62的漏极。

P晶体管PM55的源极被连接到电源2，并且栅极被连接到PM54和NM62的漏极。此外，N晶体管NM64被连接在PM55的漏极和电源1之间。NM64用作输出级的恒流源，具有被连接到电源1的源极、被连接到PM55的漏极的栅极以及被连接到恒压源端子偏置3的栅极。

PM55的漏极被连接到相位补偿电容器C的一端。具有被连接到恒压源端子偏置4的栅极和被连接到PM54的漏极的源极的P晶体管PM56被连接在相位补偿电容器C的另一端和PM55的栅极之间，从而用作零点电阻器。

在下文中描述了当在电压跟随器构造中连接图9中所示的差分放大器时的操作。电压跟随器连接是连接差分放大器的-输入端子和输出端子。电压跟随器构造中的差分放大器是具有高输入阻抗和低输出阻抗的放大器，按照现在的样子，被输入至+输入端子的电压被输出到输出端子。

如果+输入端子和输出端子处的电压相等，那么作为流过输入级中的N晶体管NM63的漏极电流的一半的电流流入NM61和NM62的漏极。

如果+输入端子处的电压变得大于输出端子处的电压，那么作为流过输入级中的N晶体管NM63的漏极电流流入NM62，并且流入NM61的电流变成零。因此，流入PM53和PM54的电流也变成零。在这样的情况下，通过PM54的电流与NM62的电流之间的差来使相位补偿电容器C放电，PM55的栅极电压减少，通过PM55的电流对输出负载电容器进行充电，并且输出端子处的电压根据+输入端子处的电压而变得较高，使得差分放大器输出上升沿。

如果+输入端子处的电压变得低于输出端子处的电压，那么流入NM62的电流变成零，并且流过输入级中的N晶体管MN63的漏极电流流入NM61。因此，流过输入级中的N晶体管NM63的漏极电流也流入PM53和PM54。在这样的情况下，通过PM54的电流与NM62的电流之间的差来对相位补偿电容器C充电，PM55的栅极电压增加，通过输出级中的N晶体管NM64的电流来使输出负载电容器放电，并且输出端子处的电压根据+输入端子处的电压而变得较低，使得差分放大器输出下降沿。

这样，输出端子处的电压响应于+输入端子处的电压中的变化而变化，通过输入级中的恒流源NM63的电流容量、相位补偿电容器C以及PM55来确定上升速度，并且由输入级中的恒流源NM63的电流容量、相位补偿电容器C以及输出级中的恒流源NM64来确定下降速度。

图10示出差分放大器的另一示例。图10中所示的差分放大器也是用于驱动等于或者高于电源电压的一半的灰阶电压的高电压差分放大器。在此差分放大器中，输入级包括能够输入等于或高于作为较高电压电源的VDD的电压的一半并且等于或低于VDD的电压的电压的N晶体管差分对(MN1和MN2)。在输入等于或者高于作为较低电压电源的VSS的电压并且等于或者低于VDD的电压的一半的电压的情况下，可以使用包括P晶体管差分对的差分放大器。在下面的描述和附图中，用“INP”表示“+输入端子”并且用“INM”表示“-输入端子”。

如图10中所示，被定位在输入级中的MN1和MN2的源极被相互连接，并且MN1的栅极被连接到输入端子INM，并且MN2的栅极被连接到输入端子INP。N晶体管MN10被连接在N晶体管差分对和VSS之间。MN10用作输入级的恒流源，具有被连接到VSS的源极、被连接到MN1和MN2的源极的漏极以及被连接到恒压源端子BN1的栅极。

被定位在中间级的P晶体管MP3和MP4的源极被连接到VDD。MP3的栅极和漏极以及MP4的栅极被连接到MN1的漏极，并且MP4的漏极被连接到MN2的漏极。

P晶体管MP7的源极被连接到VDD，栅极被连接到恒压源端子BP3，并且漏极被连接到MP4和MN2的漏极。P晶体管MP8的源极被连接到MP7的漏极，栅极被连接到恒压源端子BP4，并且漏极被连接到N晶体管MN7的漏极。N晶体管MN8的源极被连接到MN7的漏极，栅极被连接到恒压源端子BN4，并且漏极被连接到MP7的漏极。

被定位在输出级中的P晶体管MP9的源极被连接到VDD，并且栅极被连接到MP7的漏极。N晶体管MN9的源极被连接到VSS，并且栅极被连接到MN7的漏极。MP9和MN9的漏极相互连接，用作输出端子OUT。

此外，相位补偿电容器C1的一端被连接到MP9的漏极。相位补偿电容器C1的另一端被连接到MP7的漏极和MP9的栅极。

在下文中描述了当在电压跟随器构造中连接图10中所示的差分放大器时的操作。

如果输入端子INP和输出端子OUT处的电压相等，那么是流过输入级中的N晶体管MN10的漏极电流的一半的电流流入MN1和MN2。

如果输入端子INP处的电压变得高于输出端子OUT处的电压，那么流过MN10的漏极电流流入到MN2中，并且流入MN1的电流变成零。因此，流入MP3和MP4的电流也变成零。在这样的情况下，通过MP4的电流与MN2的电流之间的差使相位补偿电容器C1放电，MP9的栅极电压减少，通过MP9的电流对输出负载电容器充电，并且输出端子OUT处的电压根据输入端子INP处的电压而变得较高。

如果输入端子INP处的电压变得低于输出端子OUT处的电压，那么流入MN2的电流变成零，并且流过MN10的电流流入MN1。因此，流过MN10的漏极电流也流入MP3和MP4。在这样的情况下，通过MP4的电流和MN2的电流之间的差对相位补偿电容器C充电，并且MP9的栅极电压增加。因为随着MP9的栅极电压的增长，MP8的栅源电压(VGS)变得更大，所以MP7的漏极电流流入到MP8的量大于流入到MN8的量。从而流入NM8的电流减少，并且MN8的VGS变得较小，并且MN9的栅极电压增加。然后，通过MN9的电流使输出负载电容器放电，并且输出端子OUT处的电压根据输入端子INP处的电压而变得更低。

这样，输出端子OUT处的电压响应于输入端子INP处的电压变化而变化，通过输入级中的恒流源MN10、相位补偿电容器C1以及MP9的电流容量来确定上升速度，并且通过输入级中的恒流源MN10、相位补偿电容器C1以及MN9的电流容量来确定下降速度。

发明内容

图9和图10中所示的差分放大器的充电和放电速度如下。

如上所述，在图9中所示的差分放大器中，输出端子处的电压响应于+输入端子处的电压变化而变化，通过输入级中的恒流源NM63、相位补偿电容器C以及PM55的电流容量来确定上升速度，并且通过输入级中的恒流源NM63、相位补偿电容器C以及输出级中的恒流源NM64的电流容量来确定下降速度。

MOS晶体管的漏极电流被划分为三极区(非饱和区)和五极区(饱和区)，在所述三极区中，漏极电流基本上与漏极电压成比例地增加，在所述五极区中，漏极电流基本上不随漏极电压的增加而改变。三极区和五极区中的漏极电流的近似表示分别是下面的表达式1和2。在下面的表达式中，分别用“Id”、“V_GS”、“V_DS”、“W”以及“L”表示漏极电流、栅源电压、漏源电压、栅极宽度以及栅极长度。

表达式1：

$I_d=\frac{1}{2}K\frac{W}{L}\{2(V_{\mathrm{GS}}-V_{\mathrm{th}})V_{\mathrm{DS}}-{V_{\mathrm{DS}}}^2\}$

表达式2：

$I_d=\frac{1}{2}K\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{th}})}^2$

如表达式1和2所示，MOS晶体管的漏极电流取决于栅源电压。

在图9所示的差分放大器中，因为PM55的栅源电压根据被驱动的负载状态而不同，所以作为用于确定上升速度的一个因子的PM55的电流容量根据负载状态而不同。另一方面，由于输入级中的恒流源NM64的栅源电压是恒定的，所以不管负载状态如何，作为用于确定下降速度的一个因子的NM64的电流容量是恒定的。

因此，在图9中所示的差分放大器中，虽然上升速度取决于负载状态，但是下降速度不取决于负载状态。因此，在该差分放大器中，上升速度和下降速度是不同的，这导致负载驱动输出波形不对称。

在图10中所示的差分放大器中，输出端子OUT处的电压响应于输入端子INP处的电压变化而变化，通过输入级中的恒流源MN10、相位补偿电容器C1以及MP9的电流容量来确定上升速度，并且通过输入级中的恒流源MN10、相位补偿电容器C1以及MN9的电流容量来确定下降速度。因为通过图10中所示的差分放大器中的MP9和MN9的推挽构造来驱动输出负载电容器，所以与图9中所示的差分放大器相比较，更容易地使用上升沿和下降沿之间的对称。但是，因为寄生电容器被添加至输入级中的差分对的源极并且寄生电容器影响差分放大器的压摆率，所以差分放大器的上升速度和下降速度是不同的，这导致负载驱动输出波形不对称。在下面详细地对其进行描述。

图10中所示的差分放大器中的上升沿处的压摆率被确定如下。

如果具有高度为Vip并且时间为t1的脉冲形状被输入，那么在此时段中流入相位补偿电容器C1的电流是输入级中的恒流源的电流“2I1”和流过差分对的源极(源极尾电容器)Cs的寄生电容器的电流“is”的和(2I1+is)。通过下面的表达式3表示差分对的输出电压vo(t)。

表达式3：

$\mathrm{vo}\left(t\right)\≅\frac{1}{C1}{\∫}_0^t[2I1+\mathrm{is}\left(t\right)]\mathrm{dt}$

此外，因为这时MN1被导通，所以MN1用作源极跟随器，并且波形vin(t)输入至栅极并且源极处的波形基本上相同。因而，通过下面的表达式4表示流过寄生电容Cs的电流is(t)。

表达式4：

$\mathrm{is}\left(t\right)\&cong;\frac{\mathrm{dvin}}{\mathrm{dt}}\&cong;\frac{\mathrm{CsVip}}{t1},0<t<t1$

上述表达式3和表达式4得出下面的表达式5和表达式6.

表达式5：

$\mathrm{vo}\left(t\right)\&cong;\frac{1}{C1}{\&Integral;}_0^{t}2I1\mathrm{dt}+\frac{1}{C1}{\&Integral;}_0^{t1}\frac{\mathrm{CsVip}}{t1}\mathrm{dt}$

表达式6：

$\mathrm{vo}\left(t\right)\&cong;\frac{\mathrm{Cs}}{C1}\mathrm{Vip}+\frac{2I1}{C1}t$

如表达式6中所示，当差分放大器输出上升沿时，在开始(t＝0)出现“CsVip/C1”的“跳跃”，然后压摆率变成由输入级中的恒流源的电流和负载电容器C1所确定的“2I1/C1”。

此外，图10中所示的差分放大器中的下降沿处的压摆率被确定如下。

在下降沿的情况下，MN1被截止，并且MN2被导通。在这样的状态下，MN2用作源极跟随器，并且栅极处的信号波形和源极处的信号波形基本上相同。因此，通过下面的表达式7表示流过寄生电容器Cs的电流is(t)。如果流过寄生电容器Cs和负载电容器C1的电流分别是“is”和“ic”，那么获得下面的表达式7。

$\frac{\mathrm{dvo}}{\mathrm{dt}}\&cong;\frac{\mathrm{is}}{\mathrm{Cs}}\&cong;\frac{\mathrm{ic}}{C1}$

此外，因为流过负载电容器C1的电流ic是“2I1-is”，所述电流ic与流过MN2的电流相同，所以获得下面的表达式8。

表达式8：

$\frac{\mathrm{is}}{\mathrm{Cs}}\&cong;\frac{2I1-\mathrm{is}}{C1}$

上述表达式7和表达式8得出下面的表达式9。

表达式9：

$\frac{\mathrm{dvo}}{\mathrm{dt}}\&cong;\frac{\mathrm{is}}{\mathrm{Cs}}\&cong;\frac{2I1}{\mathrm{Cs}+C1}$

如上述表达式9表示的那样，当图10中所示的差分放大器输出下降沿时，通过输入级中的恒流源的电流和差分对的源极的寄生电容器Cs来确定压摆率。

如上所述，在包括输入级中的N晶体管差分对的图10的差分放大器中，在上升沿的开始处出现“CsVip/C1”的“跳跃”，然后压摆率变成由输入级中的恒流源的电流和负载电容器C1所确定的“2I1/C1”。另一方面，在下降沿处，压摆率是“2I1/(Cs+C1)”。因此，上升沿和下降沿之间的压摆率不同，并且因而，上升沿和下降沿之间的输出波形是不对称的。

在图10中所示的差分放大器是其中通过N晶体管形成的输入级中的差分对的示例。在其中通过P晶体管形成输入级中的差分对的差分放大器的情况下，在下降沿的开始处出现“CsVip/C1”的“跳跃”，然后压摆率变成“2I1/C1”。另一方面，在上升沿处，压摆率是“2I1/(Cs+C1)”。因此，如图10中所示的差分放大器那样，上升沿和下降沿之间的压摆率不同，并且因此上升沿和下降沿之间的输出波形是不对称的。

当在特定的灰阶处写入TFT-LCD的像素时，源极驱动器中的差分放大器的操作根据在前的用于像素的灰阶电压而不同。如果在前的灰阶电压低于要被写入的下一个灰阶电压，那么差分放大器执行像素电容器的充电(上升)操作，并且如果在前的灰阶电压高于要被写入的下一个灰阶电压，那么差分放大器执行像素电容器的放电(下降)操作。

在使用用于源极驱动器的上述差分放大器的情况下，差分放大器的充电速度和放电速度是不同的，并且由此负载驱动器输出波形是不同的，使得像素处的写入电压在上升沿和下降沿之间不同。尽管输入数据指示相同的灰阶，但是这对诸如显示不同颜色的显示器具有不利影响。这样，从而作为负载驱动输出波形的对称度的差分放大器的上升/下降速度，是指示LCD中源极驱动器的性能的参数之一，并且是维护对称的关键问题。

本发明实施例的示例性方面是差分放大器。差分放大器包括输入电路，其通过第一输入端子和第二输入端子来接收差分输入；以及后级处理电路，其根据由输入电路接收到的差分输入来使输出输出。输入电路包括差分对，其通过具有被连接到第一输入端子的栅极的第一晶体管和具有被连接到第二输入端子的栅极的第二晶体管来形成，第一晶体管和第二晶体管具有相互连接的源极；恒流源，其被连接到第一晶体管和第二晶体管的源极；以及可变电流源，其被连接到第一晶体管和第二晶体管的源极。后级处理电路包括相位补偿电容器，并且后级处理电路通过输入电路的恒流源对相位补偿电容器充电和放电，输出响应于差分输入变化的输出。如果差分输入的变化达到导致差分对的源极处的寄生电容器要被充电或者放电的水平，则输入电路的可变电流源导通并且提供用于对寄生电容器充电或者放电的电流。

根据作为方法、系统和装置的任何一个的上述示例性方面的差分放大器的实施作为本发明的实施例的另一示例性方面也是有效的。

根据本发明的实施例的示例性方面，可以改进差分放大器中上升沿和下降沿之间的输出波形的对称。

附图说明

根据结合附图对特定示例性实施例进行的以下描述，使以上和其他示例性方面、优点和特征将更加明显，其中：

图1是表现本发明的原理的差分放大器的示意图；

图2是示出在图1中所示的差分放大器的输入级中的可变电流源的构造的示例的视图；

图3是示出在图1中所示的差分放大器的输入级中的可变电流源的构造的另一示例的视图；

图4是示出根据本发明的第一示例性实施例的差分放大器的视图；

图5是示出根据本发明的第二示例性实施例的差分放大器的视图；

图6是示出根据本发明的第三示例性实施例的差分放大器的视图；

图7是示出根据本发明的第四示例性实施例的差分放大器的视图；

图8是液晶显示装置的示意图；

图9是示出在图8中所示的液晶显示装置的源极驱动器中使用的差分放大器的构造的示例的视图；

图10是示出在图8中所示的液晶显示装置的源极驱动器中使用的差分放大器的构造的示例的视图；以及

图11是图10中所示的差分放大器的示意图。

具体实施方式

在描述本发明的具体示例性实施例之前，与图10中所示的差分放大器相比，在下文中描述本发明潜在的原理。

图11是图10中所示的差分放大器的示意图。差分放大器包括输入级41、中间级42以及输出级43。在输入级41中，N晶体管MN1和MN2的源极被连接以形成N晶体管差分对。恒流源IS1被连接在N晶体管差分对和VSS之间。输入端子INM和INP分别被连接到MN1和MN2的栅极，并且MN1和MN2的漏极被连接并且用作输入级41的输出端子。在中间级42中，输入被连接到输入级41的输出(MN1和MN2的漏极)，并且输出被连接到输出级43的输入，并且I-V转换或者I-I转换被执行。在输出级43中，输入被连接到中间级42的输出，并且输出被连接到输出端子OUT，并且V-V转换或者I-V转换被执行。

如上所述，差分放大器在上升沿处利用通过MN2的恒流源IS1的电流使相位补偿电容器C1放电，以及在下降沿处利用通过MN1的恒流源IS1的电流对相位补偿电容器C1充电并且进一步使N晶体管差分对的源极处的寄生电容器放电。因此，下降沿处的压摆率低于上升沿处的压摆率。

图1是基于本发明的原理的差分放大器100的示意图。差分放大器100包括输入级110、中间级42以及输出级43。在图1中，通过相同的附图标记表示具有与图10中相同功能的元件并且不重复对其的详细描述。

除了图10中所示的差分放大器的输入级41中的元件之外，输入级110包括可变电流源IS2，所述可变电流源IS2在N晶体管差分对的MN2和VSS之间由输入至INP的信号来控制。

差分放大器100的操作状态根据输入电压(输入端子INP和INM处的电压)而被划分为三种状态。

如果INP和INM处的电压相等，那么可变电流源IS2的电流为零，并且作为恒流源IS1的电流的一半的电流流入MN1和MN2。

如果INP处的电压变得高于INM处的电压，即，当差分放大器100输出上升沿时，可变电流源IS2的电流为零，并且恒流源IS1的整个电流流入MN2，并且没有电流流入MN1。这时，与图11中所示的差分放大器中的一样，相位补偿电容器C1利用通过MN2的恒流源IS1的电流来放电。

如果INP处的电压变得低于INM处的电压，即，当差分放大器100输出下降沿时，恒流源IS1的整个电流流入MN1，并且没有电流流入MN2。此外，电流从可变电流源IS2流出。因此，利用通过MN1的恒流源IS1的电流来对相位补偿电容器C1充电，通过可变电流源IS2的电流使N晶体管差分对的源极处的寄生电容器被放电。

因此，在图1中所示的差分放大器100中，可变电流源IS2的电流被用于在下降沿处使N晶体管差分对的源极处的寄生电容器放电。从而可以防止被用于对相位补偿电容器C1充电的恒流源IS1的电流被分割用于使N晶体管差分对的源极处的寄生电容器放电。结果，可以抑制差分对100中的下降沿处的压摆率的减少，从而改进上升沿和下降沿之间的输出波形的对称。

图2示出可变电流源IS2的具体示例。由具有被连接到MN1和MN2的源极的源极、被连接到VSS的漏极以及被连接到输入端子INP的栅极的P晶体管MP10来形成图2中所示的可变电流源IS2。

在使用图2中所示的可变电流源IS2的差分放大器100中，如果INP和INM处的电压相等，则作为恒流源IS1的电流的一半的电流流入MN1和MN2。因为MN2的源极电压低于INP处的电压，所以MP10的栅极电压高于源极电压，使得没有电流流入MP10。

此外，在上升沿处，如果INP的电压变得高于INM处的电压，那么恒流源IS1的整个电流流入MN2，并且没有电流流入MN1。而且在这样的情况下，因为MN2的源极电压低于INP处的电压，所以MP10的栅极电压高于源极电压，使得没有电流流入MP10。

另一方面，在下降沿处，如果INP的电压变得低于INM处的电压，那么恒流源IS1的整个电流流入MN1，并且没有电流流入MN2。在这样的情况下，因为与INP相比较，MN2的源极电压更高，所以MP10的栅极电压低于源极电压，使得电流流入MP10。

图3示出可变电流源IS2的另一示例。图3中所示的可变电流源IS2包括P晶体管MP10和N晶体管MN11。MP10的源极被连接到MN1和MN2的源极，漏极被连接到MN11的漏极，并且栅极被连接到输入端子INP。MN11的源极被连接到VSS，漏极被连接到MP10的漏极，并且栅极被连接到恒压源端子BN2。

在使用图3中所示的可变电流源IS2的差分放大器100中，如果INP和INM处的电压相等，那么作为恒流源IS1的电流的一半的电流流入MN1和MN2。因为与INP相比较，MN2的源极电压更低，所以MP10的栅极电压高于源极电压，使得MP10截止。

此外，在上升处，如果INP处的电压变得高于INM处的电压，则恒流源IS1的整个电流流入MN2，并且没有电流流入MN1。同样在这样的情况下，因为与INP相比较，MN2的源极电压更低，MP10的栅极电压高于源极电压，使得MP10截止。

另一方面，在下降沿处，如果INP处的电压变得低于INM处的电压，则恒流源IS1的整个电流流入MN1，并且没有电流流入MN2。在这样的情况下，因为MN2的源极电压高于INP处的电压，所以MP10的栅极电压低于源极电压，使得MP10导通。因此，通过MN11偏置的电流流入MP10。

在图3中所示的可变电流源IS2中，MN11的电流被用于使N晶体管差分对的源极处的寄生电容器放电。因为MN11的电流量是恒定的，所以当VDD的电压不稳定时，可以提供比图2中所示的可变电流源IS2更加恒定的电流量，从而使得容易控制。

上述的差分放大器100包括输入级中的N晶体管差分对，并且接收等于或高于VDD电压的一半并且等于或低于VDD电压的电压。在包括输入级中的P晶体管差分对并且接收等于或高于VSS的电压并且等于或低于VDD的电压的一半的电压的P晶体管差分对中，还可以使用根据本发明的示例性实施例的技术。在这种情况下，可以放置在上升沿处对P晶体管差分对的源极处的寄生电容器进行充电的可变电流源。

下面参考附图来描述本发明的示例性实施例。

[第一示例性实施例]

图4示出根据本发明的第一示例性实施例的差分放大器200。差分放大器200包括输入级210、中间级220以及输出级230。

输入级210包括N晶体管差分对(MN1和MN2)，其能够被输入等于或高于VDD电压的一半并且等于或低于VDD电压的电压，并且MN1和MN2的源极相互连接。N晶体管MN10被连接在N晶体管差分对和VSS之间。MN10用作输入级的恒流源，具有被连接到VSS的源极，被连接到MN1和MN2的源极的漏极，以及被连接到恒压源端子BN1的栅极。此外，N晶体管MN11被连接在N晶体管差分对和VSS之间。

通过将图3中所示的可变电流源IS2施加到图1中所示的输入级110来构造差分放大器200中的输入级210，并且MN10用作恒流源IS1，并且MP10和MN11用作可变电流源IS2。此外，差分放大器200中的中间级220具有与图10中所示的差分放大器的中间级的构造相同的构造，并且输出级230具有与图10中所示的差分放大器的输出级的构造相同的构造，并且因此不重复对这些级的详细描述。

在图4中所示的差分放大器200中，在上升沿处，恒流源IS1的整个电流流入MN2并且没有电流流入MN1。此外，MP10截止。因此，在差分放大器200和图10中所示的差分放大器之间上升沿的操作是相同的。

另一方面，在下降沿，恒流源IS1的整个电流流入MN1并且没有电流流入MN2。此外，MP10导通，使得通过MN11所偏置的电流流入MP10。因此，如图10中所示的差分放大器那样，可以使在下降沿处流入MN10的电流免于被分割用于使N晶体管差分对的源极处的寄生电容器放电，从而改进上升沿和下降沿之间的输出波形的对称。

[第二示例性实施例]

图5示出根据本发明的第二示例性实施例的差分放大器300。差分放大器300包括输入级310、中间级320以及输出级330。

输入级310包括P晶体管差分对(MP1和MP2)，其能够被输入等于或高于VSS的电压并且等于或低于VDD的电压的一半的电压，并且MP1和MP2的源极相互连接。MP1的栅极被连接到输入端子INM，并且MP2的栅极被连接到输入端子INP。P晶体管MP10被连接在P晶体管差分对和VDD之间。MP10用作恒流源，具有被连接到VDD的源极、被连接到MP1和MP2的源极的漏极以及被连接到恒压源端子BP1的栅极。

在输入级310中，MN10和MP11形成可变电流源。MN10的源极被连接到MP1和MP2的源极，漏极被连接到MP11的漏极，并且栅极被连接到输入端子INM。MP11的漏极被连接到MN10的漏极，源极被连接到VDD，并且栅极被连接到恒压源端子BP2。

在中间级320中，N晶体管MN3和MN4的源极被连接到VSS。MN3的栅极和漏极以及MN4的栅极被连接到MP1的漏极，并且MN4的漏极被连接到MP2的漏极。

N晶体管MN7的源极被连接到VSS，栅极被连接到恒压源端子BN3，并且漏极被连接到MN4和MP2的漏极。P晶体管MP8的源极被连接到P晶体管MP7的漏极，栅极被连接到恒压源端子BP4，并且漏极被连接到MN7的漏极。N晶体管MN8的源极被连接到MN7的漏极，栅极被连接到恒压源端子BN4，并且漏极被连接到MP7的漏极。

在输出级330中，P晶体管MP9的源极被连接到VDD，并且栅极被连接到MP7的漏极。N晶体管MN9的源极被连接到VSS，并且栅极被连接到MN7的漏极。MP9和MN9的漏极被连接以用作输出端子OUT。

此外，相位补偿电容器C2的一端被连接到MN9的漏极。相位补偿电容器C2的另一端被连接到MN7的漏极和MN9的栅极。

在差分放大器300中，在下降沿处，恒流源MP10的整个漏极电流流入MP2，没有电流流入MP1，并且相位补偿电容器C2被充电，使得输出端子OUT处的电压根据输入端子INP处的电压而减少。由于MN10被截止，所以由MN10和MP11形成的可变电流源不影响输出波形。

另一方面，在上升沿处，恒流源MP10的整个漏极电流流入MP1，没有电流流入MP2，并且相位补偿电容器C2被放电，使得输出端子OUT处的电压根据输入端子INP处的电压而增加。这时，如果不放置由MN10和MP11形成的可变电流源，则流入MP10的电流还用于对P晶体管差分对的源极处的寄生电容器进行充电，这使上升沿和下降沿之间的输出波形的对称劣化。

在根据示例性实施例中的差分放大器300中，因为在上升沿处可变电流源的MN10导通，所以通过MP11偏置的电流流入MN10，这用于对P晶体管差分对的源极处的寄生电容器进行充电。从而可以在差分放大器300中使在上升沿处流入MP10的电流免受被分割用于对P晶体管差分对的源极处的寄生电容器进行充电，因而改进上升沿和下降沿之间输出波形的对称。

[第三示例性实施例]

图6示出根据本发明的第三示例性实施例的差分放大器400。差分放大器400包括输入级210、中间级420以及输出级430。

输入级210与图4中所示的根据第一示例性实施例的差分放大器200中的输入级210相同。

中间级420是折叠共源共栅构造中的中间级，并且它包括两个浮置电流源(电流源符号和MN8/MP8)。

输入级210中的N晶体管MN1的漏极被连接到中间级420中的P晶体管MP12的漏极和P晶体管MP14的源极，并且N晶体管MN2的漏极被连接到中间级420中的P晶体管MP13的漏极和P晶体管MP15的源极。

P晶体管MP12和MP13的源极和栅极被分别地相互连接，并且被连接的源极被连接到VDD。

P晶体管MP14的源极被连接到MP12的漏极，并且P晶体管MP14的漏极被连接到MP12和MP13的连接的栅极。P晶体管MP15的源极被连接到MP13的漏极，并且P晶体管MP15的漏极被连接到P晶体管MP8的源极和N晶体管MP8的漏极。MP14和MP15的栅极相互连接并且进一步被连接到恒压源端子BP5。

N晶体管MN12和MN13的源极和栅极分别相互连接，并且被连接的源极连接到VSS。MN12和MN13的漏极分别连接到N晶体管MN14和MN15的源极。MN14的漏极连接到MN12和MN13的被连接的栅极。MN15的漏极被连接到MN8的源极和MP8的漏极。MN14和MN15的栅极相互连接并且进一步被连接到恒压源端子BN5。

P晶体管MP8的栅极被连接到恒压源端子BP4，源极被连接到MP15的漏极，并且漏极被连接到MN15的漏极。

N晶体管MN8的栅极被连接到恒压源端子BN4，源极被连接到MN15的漏极，并且漏极被连接到MP15的漏极。

MP8和MN8用作浮置电流源。

输出级430是由偏置电压BP4和BN4、MN8和MP8所控制的AB类输出级。

P晶体管MP9是具有连接到VDD的源极、被连接到MP8的源极的栅极以及被连接到输出端子OUT的漏极的输出晶体管。

N晶体管MN9是具有连接到VSS的源极、被连接到MN8的源极的栅极以及被连接到输出端子OUT的漏极的输出晶体管。

相位补偿电容器C1的一端被连接到MP9的栅极，并且另一端被连接到输出端子OUT。相位补偿电容器C2的一端被连接到MN9的栅极，并且另一端被连接到输出端子OUT。

在下文中描述当在电压跟随器构造中连接图6中所示的差分放大器时的操作。假定在本示例中形成输入级中的恒流源的N晶体管MN10的漏极电流是2I。

如果+输入端子和输出端子处的电压相等，那么流过输入级中的N晶体管MN10的漏极电流的一半的电流I都流入MN1和MN2的漏极。

如果+输入端子处的电压变得高于输出端子处的电压，那么流过MN10的漏极电流2I流入MN2，并且没有电流流入MN1。此外，如果中间级浮置电流源符号的电流是Im，那么流入MP12的电流等于浮置电流源的电流Im，因为MN1的电流是零。由于MP12和MP13形成电流镜，所以等于浮置电流源的电流Im的电流也流入MP13。因为2I的电流流入MN2，如果MP13的电流Im不大于2I，则形成中间级的MP15、MP8、MN15以及MN8的电流变成零，并且输出级的偏置变得不确定。从而必需的是大于输入级恒流源的电流2I的电流必须流入中间级浮置电流源。因此，中间级浮置电流源的电流被设置为3I。

然后，流入MP12和MP13的电流是3I，并且因为流过MP13的除了电流3I之外的电流2I被分流进入MN2，所以流入MP15的电流是I。

此外，流入MN12的电流是中间级浮置电流源的电流3I。因为MN12和MN13形成电流镜，所以流入MN13的电流是3I，并且流入MN15的电流是5I，这与流入MP15的电流相同。

通过流过MN15的电流I与流过MN13的电流3I之间的差2I使相位补偿电容器C1和C2放电，MP9和MN9的栅极电压减少，输出负载电容器被充电，并且输出端子OUT处的电压根据+输入端子INP处的电压而变得更高。

另一方面，如果+输入端子处的电压变得低于输出端子处的电压，则流过MP10的漏极电流2I流入MN1，并且没有电流流入MN2。此外，如果中间级浮置电流源符号的电流是3I，则流入MP12的电流是5I，因为浮置电流源符号的电流3I被添加至MN1的电流2I。因为MP12和MP13形成电流镜，所以电流5I也流入MP13。

此外，流入MN12的电流是中间级浮置电流源的电流3I。因为MN12和MN13形成电流镜，所以流入MN13的电流是3I，并且流入MN15的电流是5I，这与流入MP15的电流相同。

通过流过MN15的电流5I与流过MN13的电流3I之间的差2I使相位补偿电容器C1和C2放电，MP9和MN9的栅极电压减少，输出负载电容器被充电，并且输出端子OUT处的电压根据+输入端子INP处的电压而变得更低。

这样，输出端子OUT处的电压响应于+输入端子INP处的电压变化而变化。

在差分放大器400中，与图4中所示的差分放大器200中的一样，由MP10和MN11形成的可变电流源在下降沿处提供用于使输入级210中的N晶体管差分对的源极处的寄生电容器放电的电流，从而改进上升沿和下降沿之间的输出波形的对称。

[第四示例性实施例]

图7示出根据本发明的第四示例性实施例的差分放大器500。差分放大器500包括输入级310、中间级520以及输出级530。

输入级310与图5中所示的根据第二示例性实施例的差分放大器300中的输入级310相同。

中间级520是折叠共源共栅构造中的中间级，并且它包括两个浮置电流源(电流源符号和MN8/MP8)。

输入级310中的P晶体管MP1的漏极被连接到中间级520中的N晶体管MN12的漏极和N晶体管MN14的源极，并且输入级310中的P晶体管MP2的漏极被连接到中间级520中的N晶体管MN13的漏极和N晶体管MN15的源极。

P晶体管MP12和MP13的源极和栅极分别相互连接，并且被连接的源极连接到VDD。

P晶体管MP14的源极被连接到MP12的漏极，并且P晶体管MP14的漏极被连接到MP12和MP13的被连接的栅极。P晶体管MP15的源极被连接到MP13的漏极，并且P晶体管MP15的漏极被连接到P晶体管MP8的源极和N晶体管MN8的漏极。MP14和MP15的栅极相互连接并且进一步连接到恒压源端子BP5。

N晶体管MN12和MN13的源极和栅极分别相互连接，并且被连接的源极被连接到VSS。MN12和MN13的漏极分别连接到N晶体管MN14和MN15的源极。MN14的漏极被连接到MN12和MN13的被连接的栅极。MN15的漏极被连接到MN8的源极和MP8的漏极。MN14和MN15的栅极相互连接并且进一步连接到恒压源端子BN5。

P晶体管MP8的栅极被连接到恒压源端子BP4，源极被连接到MP15的漏极，并且漏极被连接到MN15的漏极。

N晶体管MN8的栅极被连接到恒压源端子BN4，源极被连接到MN15的漏极，并且漏极被连接到MP15的漏极。

MP8和MN8用作浮置电流源。

输出级530是由偏置电压BP4和BN4、MN8和MP8控制的AB类输出级。

P晶体管MP9是具有连接到VDD的源极、被连接到MP8的源极的栅极以及被连接到输出端子OUT的漏极的输出晶体管。

N晶体管MN9是具有连接到VSS的源极、被连接到MN8的源极的栅极以及被连接到输出端子OUT的漏极的输出晶体管。

相位补偿电容器C1的一端被连接到MP9的栅极，并且另一端被连接到输出端子OUT。相位补偿电容器C2的一端被连接到MN9的栅极，并且另一端被连接到输出端子OUT。

在下文中描述当在电压跟随器构造中连接图7中所示的差分放大器时的操作。假定在本示例中形成输入级中的恒流源的P晶体管MP10的漏极电流是2I。

如果+输入端子和输出端子处的电压相等，则流过输入级中的P晶体管MP10的漏极电流的一半的电流I流入MP1和MP2的漏极。

如果+输入端子处的电压变得高于输出端子处的电压，则流过MP10的漏极电流2I流入MP1，并且没有电流流入MP2。此外，如果中间级浮置电流源符号的电流是3I，则流入MN12的电流是5I，因为浮置电流源符号的电流3I被添加到MPI的电流2I。由于MN12和MN13形成电流镜，所以电流5I也流入MN13。

此外，流入MP12的电流是中间级浮置电流源的电流3I。因为MP12和MP13形成电流镜，所以流入MP13的电流是3I，并且流入MP15的电流是5I，这与流入MN15的电流相同。

通过流过MP15的电流5I与流过MP3的电流3I之间的差2I使相位补偿电容器C1和C2放电，MP9和MN9的栅极电压减少，输出负载电容器被充电，并且输出端子OUT处的电压根据+输入端子INP处的电压而变得更高。

另一方面，如果+输入端子处的电压变得低于输出端子处的电压，流过MP10的漏极电流2I流入MP2，并且没有电流流入MP1。此外，如果中间级浮置电流源符号的电流是3I，则流入MN12和MN13的电流是3I，并且因为流过MN13的除了电流3I之外的电流2I被分散进入MP2，所以流入MN15的电流是I。

此外，流入MP12的电流是中间级浮置电流源的电流3I。因为MP12和MP13形成电流镜，所以流入MP13的电流是3I，并且流入MP15的电流是I，这与流入MN15的电流相同。

通过流过MP15的电流I与流过MP13的电流3I之间的差2I使相位补偿电容器C1和C2放电，MP9和MN9的栅极电压减少，输出负载电容器被充电，并且输出端子OUT处的电压根据+输入端子INP处的电压而变得更低。

这样，输出端子OUT处的电压响应于输入端子INP处的电压变化而变化。

在差分放大器500中，与图5中所示的差分放大器300中的一样，由MN10和MP11形成的可变电流源在上升沿处提供用于对输入级310中的P晶体管差分对的源极处的寄生电容器进行充电的电流，从而改进上升沿和下降沿之间的输出波形的对称。

尽管在前述描述了本发明的示例性实施例，但是仅通过说明给出上述示例性实施例，并且可以在不脱离本发明的范围的情况下进行各种变化和修改。对本领域的技术人员来说显而易见的是，所有的这种变化和修改意图用于包含在本发明的范围之内。

例如，在图4到图7中所示的各个差分放大器中，用于充电或者放电输入级中差分对的源极处的寄生电容器的可变电流源具有与图3中所示的可变电流源相对应的构造。可替选地，那些差分放大器的输入级中的可变电流源具有与图2中所示的可变电流源相对应的构造。

虽然根据若干示例性实施例描述了本发明，但是本领域的技术人员将理解本发明可以在所附的权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上述的示例。

本领域的技术人员能够根据需要组合上述四个示例性实施例。

此外，权利要求的范围不受到上述的示例性实施例的限制。

此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (6)

1.一种差分放大器，包括：

输入电路，其通过第一输入端子和第二输入端子接收差分输入；以及

后级处理电路，其输出根据所述输入电路接收到的差分输入的输出，

其中，所述输入电路包括：

差分对，其由第一晶体管和第二晶体管形成，所述第一晶体管具有与所述第一输入端子相连接的栅极，所述第二晶体管具有与所述第二输入端子相连接的栅极，所述第一晶体管和所述第二晶体管具有相互连接的源极，

恒流源，其连接到所述第一晶体管的源极和所述第二晶体管的源极，以及

可变电流源，其连接到所述第一晶体管的源极和所述第二晶体管的源极，

所述第一晶体管和所述第二晶体管是N沟道MOS晶体管，

所述后级处理电路包括相位补偿电容器，当所述第二输入端子处的电压变得高于所述第一输入端子处的电压时，所述后级处理电路通过经由所述恒流源使所述相位补偿电容器放电来输出上升沿，并且当所述第二输入端子处的电压变得低于所述第一输入端子处的电压时，所述后级处理电路通过经由所述恒流源对所述相位补偿电容器充电来输出下降沿，以及

仅在所述第二输入端子处的电压变得低于所述第一输入端子处的电压的条件下，所述输入电路的所述可变电流源导通，并且提供用于使所述差分对的源极处的寄生电容器放电的电流。

2.根据权利要求1所述的差分放大器，其中，

所述可变电流源包括P沟道MOS晶体管，所述P沟道MOS晶体管具有与所述第二晶体管的源极相连接的源极、与所述第二输入端子相连接的栅极、以及与较低电压电源相连接的漏极。

3.根据权利要求1所述的差分放大器，其中，

所述可变电流源包括具有P沟道MOS晶体管和N沟道MOS晶体管，所述P沟道MOS晶体管和N沟道MOS晶体管具有相互连接的漏极，

所述P沟道MOS晶体管具有与所述第二晶体管的源极相连接的源极和与所述第二输入端子相连接的栅极，以及

所述N沟道MOS晶体管具有与较低电压电源相连接的源极和与偏置电压相连接的栅极。

4.一种差分放大器，包括：

输入电路，其通过第一输入端子和第二输入端子接收差分输入；以及

后级处理电路，其输出根据所述输入电路接收到的差分输入的输出，

其中，所述输入电路包括：

差分对，其由第一晶体管和第二晶体管形成，所述第一晶体管具有与所述第一输入端子相连接的栅极，所述第二晶体管具有与所述第二输入端子相连接的栅极，所述第一晶体管和所述第二晶体管具有相互连接的源极，

恒流源，其连接到所述第一晶体管的源极和所述第二晶体管的源极，以及

可变电流源，其连接到所述第一晶体管的源极和所述第二晶体管的源极，

所述第一晶体管和所述第二晶体管是P沟道MOS晶体管，

所述后级处理电路包括相位补偿电容器，并且当所述第二输入端子处的电压变得高于所述第一输入端子处的电压时，所述后级处理电路通过经由所述恒流源使所述相位补偿电容器放电来输出上升沿，并且当所述第二输入端子处的电压变得低于所述第一输入端子处的电压时，所述后级处理电路通过经由所述恒流源对所述相位补偿电容器充电来输出下降沿，以及

仅在所述第二输入端子处的电压变得高于所述第一输入端子处的电压的条件下，所述可变电流源导通，并且提供用于使所述差分对的源极处的寄生电容器充电的电流。

5.根据权利要求4所述的差分放大器，其中，

所述可变电流源包括N沟道MOS晶体管，该N沟道MOS晶体管具有与所述第二晶体管的源极相连接的源极、与所述第二输入端子相连接的栅极、以及与较高电压电源相连接的漏极。

6.根据权利要求4所述的差分放大器，其中，

所述可变电流源包括N沟道MOS晶体管和P沟道MOS晶体管，该N沟道MOS晶体管和P沟道MOS晶体管具有相互连接的漏极，

所述N沟道MOS晶体管具有与所述第二晶体管的源极相连接的源极和与所述第二输入端子相连接的栅极，以及

所述P沟道MOS晶体管具有与较高电压电源相连接的源极和与偏置电压相连接的栅极。