TWI519062B - 運算放大器電路及提高其驅動能力的方法 - Google Patents
運算放大器電路及提高其驅動能力的方法 Download PDFInfo
- Publication number
- TWI519062B TWI519062B TW102105894A TW102105894A TWI519062B TW I519062 B TWI519062 B TW I519062B TW 102105894 A TW102105894 A TW 102105894A TW 102105894 A TW102105894 A TW 102105894A TW I519062 B TWI519062 B TW I519062B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- circuit
- output voltage
- transistor
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45116—Feedback coupled to the input of the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本發明是有關於一種電子電路及改善其電路特性的方法,且特別是有關於一種運算放大器電路及提高其驅動能力的方法。
輸出級運算放大器(operational amplifier)在積體電路設計中扮演著相當重要的角色,其廣泛的應用在無線電通訊、電視廣播的發送機及接收機、高傳真的立體音響設備、微電腦及其他電子設備。輸出級運算放大器的功用為增加訊號能量,以驅動負載或者下一級電路。傳統的線性功率放大器,如A類、B類及AB類放大器將主動元件偏壓於固定直流電流下,故具有較佳的線性度。
然而,在大尺寸面板的驅動晶片之應用中,若是驅動晶片的操作頻率增高,或是面板尺寸變大,輸出級運算放大器常有對負載或者下一級電路充放電不足之現象。一般而言,輸出級運算放大器的晶片面積決定了其驅動電流的大小。因此,若是要改善驅動晶片之充放電能力,通常可藉由增加輸出級運算放大器的面積大小來達成,但是此種方式又會增加驅動晶片的面積,造成成本上升。
本發明提供一種運算放大器電路,可動態偵測輸出電
壓的大小,以提高其輸出級電路的驅動能力。
本發明提供一種提高運算放大器電路的驅動能力之方法,可動態偵測輸出電壓的大小,以提高運算放大器電路的驅動能力。
本發明提供一種運算放大器電路,用以驅動一負載。所述運算放大器電路包括一輸出級模組。輸出級模組包括一偵測電路及一輸出級電路。偵測電路用以根據一目前輸入電壓與一目前輸出電壓之一比較結果來偵測目前輸出電壓與一先前輸出電壓。並且,偵測電路根據一偵測結果來增加輸出級電路對負載的充電速度或放電速度。
在本發明一實施例中,當先前輸出電壓大於目前輸出電壓時,上述之偵測電路根據偵測結果,增加輸出級電路對負載的充電速度。
在本發明一實施例中,當先前輸出電壓小於目前輸出電壓時,上述之偵測電路根據偵測結果,增加輸出級電路對負載的放電速度。
在本發明一實施例中,上述之輸出級電路包括一第一電晶體以及一第二電晶體。第一電晶體具有第一端、第二端及控制端。第一電晶體的第一端耦接至一第一電壓。第一電晶體的第二端作為輸出級電路的輸出端。第一電晶體的控制端耦接至偵測電路。偵測電路藉由降低第一電晶體的控制端電壓來導通第一電晶體,以增加輸出級電路對負載的充電速度。第二電晶體具有第一端、第二端及控制端。第二電晶體的第一端耦接至第一電晶體的第一端。第二電
晶體的第二端耦接至一第二電壓。第二電晶體的控制端耦接至偵測電路。偵測電路藉由提高第二電晶體的控制端電壓來導通第二電晶體,以增加輸出級電路對負載的放電速度。
在本發明一實施例中,上述之輸出級電路更包括一第一電流源。第一電流源具有第一端及第二端。第一電流源的第一端耦接至第一電壓。第一電流源的第二端耦接至第一電晶體的控制端。當第一電流源開啟時,第二電晶體的控制端電壓上升,以導通第二電晶體,從而增加輸出級電路對負載的放電速度。
在本發明一實施例中,上述之輸出級電路更包括一第二電流源。第二電流源具有第一端及第二端。第二電流源的第一端耦接至第二電晶體的控制端。第二電流源的第二端耦接至第二電壓。當第二電流源開啟時,第一電晶體的控制端電壓下降,以導通第一電晶體,從而增加輸出級電路對負載的充電速度。
在本發明一實施例中,上述之輸出級電路包括一第三電晶體以及一第四電晶體。第三電晶體具有第一端、第二端及控制端。第三電晶體的第一端耦接至一第一電壓。第三電晶體的第二端作為輸出級電路的輸出端。第三電晶體的控制端耦接至偵測電路。偵測電路藉由提高第三電晶體的控制端電壓來導通第三電晶體,以增加輸出級電路對負載的充電速度。第四電晶體具有第一端、第二端及控制端。第四電晶體的第一端耦接至第三電晶體的第一端。第四電
晶體的第二端耦接至一第二電壓。第四電晶體的控制端耦接至偵測電路。偵測電路藉由降低第四電晶體的控制端電壓來導通第四電晶體,以增加輸出級電路對負載的放電速度。
在本發明一實施例中,上述之輸出級電路包括一第三電流源以及一第五電晶體。第三電流源具有第一端及第二端。第三電流源的第一端耦接至一第一電壓。第三電流源的第二端耦接至輸出級電路的輸出端。當第三電流源開啟時,第三電流源對負載充電,以增加輸出級電路對負載的充電速度。第五電晶體具有第一端、第二端及控制端。第五電晶體的第一端耦接至輸出級電路的輸出端。第五電晶體的第二端耦接至一第二電壓。第五電晶體的控制端耦接至偵測電路。偵測電路藉由提高第五電晶體的控制端電壓來導通第五電晶體,以增加輸出級電路對負載的放電速度。
在本發明一實施例中,上述之輸出級電路包括一第一控制端及一第二控制端。並且,偵測電路包括一差動輸入對、一第一電流鏡模組以及一第二電流鏡模組。差動輸入對具有第一端及第二端。差動輸入對的第一端接收先前輸出電壓。差動輸入對的第二端接收目前輸出電壓。第一電流鏡模組耦接至差動輸入對,受控於一致能訊號。當先前輸出電壓大於目前輸出電壓時,第一電流鏡模組根據致能訊號提供一第一電流至第一控制端。第二電流鏡模組耦接至差動輸入對,受控於致能訊號。當先前輸出電壓小於目前輸出電壓時,第二電流鏡模組根據致能訊號從第二控制
端汲取一第二電流。
在本發明一實施例中,上述之輸出級電路包括一第一控制端及一第二控制端。並且,偵測電路包括一差動輸入對、一第一開關以及一第二開關。差動輸入對具有第一端及第二端。差動輸入對的第一端接收先前輸出電壓。差動輸入對的第二端接收目前輸出電壓。第一開關具有第一端、第二端及控制端。第一開關的第一端經由一第三電流鏡模組耦接至第一控制端。第一開關的第二端耦接至差動輸入對。第一開關的控制端受控於一致能訊號。當先前輸出電壓大於目前輸出電壓時,致能訊號導通第一開關,以讓第三電流鏡模組提供一第三電流至第一控制端。第二開關具有第一端、第二端及控制端。第二開關的第一端耦接至差動輸入對。第二開關的第二端經由一第四電流鏡模組耦接至第二控制端。第二開關的控制端受控於致能訊號。當先前輸出電壓小於目前輸出電壓時,致能訊號導通第二開關,以讓第四電流鏡模組從第二控制端汲取一第四電流。
在本發明一實施例中,上述之偵測電路包括一比較器電路。比較器電路用以比較目前輸出電壓與先前輸出電壓。比較器電路具有第一輸入端、第二輸入端、控制端及輸出端。比較器電路的第一輸入端接收先前輸出電壓。比較器電路的第二輸入端接收目前輸出電壓。比較器電路的輸出端輸出目前輸出電壓與先前輸出電壓之一比較結果。比較器電路的控制端接收一致能訊號。比較器電路根據致能訊號來決定是否比較目前輸出電壓與先前輸出電壓。
在本發明一實施例中,當目前輸入電壓大於或小於目前輸出電壓時,上述之偵測電路被致能,以偵測目前輸出電壓與先前輸出電壓。
在本發明一實施例中,上述之運算放大器電路更包括一前置運算放大器。前置運算放大器耦接至輸出級模組,用以比較目前輸入電壓與目前輸出電壓,並且根據比較結果來輸出一致能訊號至偵測電路。偵測電路根據致能訊號來決定是否偵測目前輸出電壓與先前輸出電壓。
本發明提供一種提高運算放大器電路的驅動能力之方法。運算放大器電路用以驅動一負載。所述方法包括如下步驟。比較一目前輸入電壓與一目前輸出電壓,並且根據比較結果來產生一致能訊號。根據致能訊號來偵測目前輸出電壓與一先前輸出電壓。根據一偵測結果來增加輸出級電路對負載的充電速度或放電速度。
在本發明一實施例中,增加輸出級電路對負載的充電速度或放電速度的步驟包括根據偵測結果,當先前輸出電壓大於目前輸出電壓時,增加輸出級電路對負載的充電速度。
在本發明一實施例中,增加輸出級電路對負載的充電速度或放電速度的步驟包括根據偵測結果,當先前輸出電壓小於目前輸出電壓時,增加輸出級電路對負載的放電速度。
在本發明一實施例中,在比較目前輸入電壓與目前輸出電壓的步驟中,當目前輸入電壓大於或小於目前輸出電
壓時,產生致能訊號,以偵測目前輸出電壓與先前輸出電壓。
基於上述,在本發明之範例實施例中,運算放大器電路的輸出級模組包括偵測電路。偵測電路可動態的偵測輸出電壓的大小,來提高輸出級電路對負載或者下一級電路的充放電能力。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1繪示本發明一相關技術的運算放大器電路的概要電路圖。請參考圖1,此例的運算放大器電路100例如是應用在顯示面板的驅動晶片中,其包括AB類輸出級電路130。AB類輸出級電路130的驅動能力,諸如對負載或者下一級電路(未繪示)的充放電能力,係取決於輸出級電晶體Pout、Nout之尺寸大小。在此架構下,若是欲增加驅動晶片對顯示面板的驅動能力,只能藉由增加輸出級電晶體Pout、Nout之尺寸大小,但是此種方式又會增加驅動晶片的面積,造成成本上升。
在此例中,AB類輸出級電路130在對負載或者下一級電路的充放電時,其輸出電流值亦可取決於其輸出級電晶體Pout、Nout的閘極源極跨壓V1、V2。因此,若是可以利用電路方法來調整閘極源極跨壓V1、V2的大小,則同樣尺寸的輸出級電晶體就可以提供更大的電流,從而增
加運算放大器電路之驅動能力。至少基於此一概念,本揭露之偵測電路可動態的偵測輸出級電路的輸出電壓值,來調整輸出級電晶體之閘極源極跨壓的大小。為更清楚地瞭解本發明,以下將配合圖式,以至少一範例實施例來詳細說明。
圖2繪示本發明一實施例的運算放大器電路的概要電路圖。請參考圖2,本實施例之運算放大器電路200用以驅動顯示面板上例如是資料線等負載。運算放大器電路200大致可區分為兩個電路級,包括前置級及輸出級,其中前置級包括前置運算放大器210,輸出級包括輸出級模組。在此例中,輸出級模組包括輸出級運算放大器220以及輸出級電路230。至少為了執行偵測輸出電壓值的功能,輸出級運算放大器220內部配置一偵測電路222,用來偵測輸出級電路230的目前輸出電壓VOUT+與先前輸出電壓VOUT-。此處的先前輸出電壓VOUT-例如是指在運算放大器電路200所輸出的前一筆資料電壓,用以驅動顯示面板上的資料線,目前輸出電壓VOUT+例如是指在運算放大器電路200即將輸出的下一筆資料電壓,同樣用以驅動顯示面板上的資料線。因此,為了降低目前輸出電壓VOUT+與先前輸出電壓VOUT-兩者之間彼此影響,本實施例更配置了一個輸出開關240,當在進行輸出電壓偵測及調整閘極源極跨壓時,可降低目前輸出電壓VOUT+受到先前輸出電壓VOUT-的影響。應注意的是,本實施例雖以偵測電路222配置於輸出級運算放大器220內部來例
示說明,但本發明並不限於此。
具體而言,本實施例之前置運算放大器210耦接至輸出級模組的輸出級運算放大器220,用以比較目前輸入電壓VIN+與目前輸出電壓VOUT+,並且根據比較結果來輸出致能訊號EN至偵測電路222,以執行動態偵測輸出電壓值的功能。因此,偵測電路222根據致能訊號EN來決定是否偵測目前輸出電壓VOUT+與先前輸出電壓VOUT-。在本實施例中,當目前輸入電壓VIN+大於或小於目前輸出電壓時VOUT+,表示運算放大器電路200的驅動能力有調整的需求,因此偵測電路222會被致能,以偵測目前輸出電壓VOUT+與先前輸出電壓VOUT-,從而達到增強驅動能力之目的。反之,若目前輸入電壓VIN+等於目前輸出電壓時VOUT+,偵測電路222不會執行增強驅動能力的操作。另外,前置運算放大器210的具體實施方式例如可以是如圖1中所繪示的前置運算放大器110之電路結構,在此不再贅述。
在本實施例中,偵測電路222被致能後會偵測目前輸出電壓VOUT+與先前輸出電壓VOUT-,並且根據偵測結果來增加輸出級電路230對負載的充電速度或放電速度。在此例中,根據偵測結果,當先前輸出電壓VOUT-大於目前輸出電壓VOUT+時,偵測電路222會增加輸出級電路230對負載的充電速度。反之,根據偵測結果,當先前輸出電壓VOUT-小於目前輸出電壓VOUT+時,偵測電路230會增加輸出級電路230對負載的放電速度。偵測電路230
增強輸出級電路230的驅動能力的方式具體說明如下。
以AB類輸出級電路為例,本實施例之輸出級電路包括P型電晶體Pout1以及N型電晶體Nout2。P型電晶體Pout1的源極耦接至系統電壓VDD。P型電晶體Pout1的汲極作為輸出級電路230的輸出端。P型電晶體Pout1的閘極作為第一控制端A耦接至偵測電路222。N型電晶體Nout2的汲極耦接至P型電晶體Pout1的汲極。N型電晶體Nout2的源極耦接至接地電壓。N型電晶體Nout2的閘極作為第二控制端B耦接至偵測電路222。
在本實施例中,偵測電路222藉由降低P型電晶體Pout1的閘極電壓來導通P型電晶體Pout1,以增加輸出級電路230對負載的充電速度。類似的,偵測電路222藉由提高N型電晶體Nout2的閘極電壓來導通N型電晶體Nout2,以增加輸出級電路230對負載的放電速度。從另一觀點來看,降低P型電晶體Pout1的閘極電壓,也就是增加P型電晶體Pout1的閘極源極跨壓V1。提高N型電晶體Nout2的閘極電壓,也就是增加N型電晶體Nout2的閘極源極跨壓V2。
總結來說,在運算放大器電路200的暫態反應中,開關控制訊號SW1會先斷開輸出開關240,使得先前輸出電壓VOUT-維持在上一個驅動時點的充電的電壓值。接著,當致能訊號EN致能偵測電路222之後,偵測電路222就會比較目前輸出電壓時VOUT+與先前輸出電壓VOUT-之大小關係。若目前輸出電壓時VOUT+大於先前輸出電壓
VOUT-,偵測電路222即會將降低第一控制端A與第二控制端B電壓,使P型電晶體Pout1之閘極和源極電壓差V1增加,加速輸出級電路230對負載的充電能力。同理,若目前輸出電壓時VOUT+小於先前輸出電壓VOUT-,偵測電路222即會將提高第一控制端A與第二控制端B電壓,使N型電晶體Nout2之閘極和源極電壓差V2增加,以加速輸出級電路230對負載的放電能力。。
在本實施例中,輸出級電路230是以AB類輸出級電路為例,但本發明並不限於此,本揭露之動態偵測輸出級電路的輸出電壓值的概念也可應用在輸出級電路是A類輸出級電路或B類輸出級電路的實施態樣中,分別說明如下。
圖3繪示本發明另一實施例的運算放大器電路的概要電路圖。請參考圖2及圖3,本實施例的運算放大器電路300類似於圖2的運算放大器電路200,惟兩者之間的主要差異例如在於運算放大器電路300的輸出級電路330是A類輸出級的電路結構,詳細說明如下。
在本實施例中,輸出級電路330包括電流源I3以及N型電晶體Nout5。電流源I3的一端耦接至系統電壓VDD。電流源I3的另一端耦接至輸出級電路330的輸出端。在此例中,當電流源I3開啟時,電流源I3會對負載充電,以增加輸出級電路330對負載的充電速度。N型電晶體Nout5的汲極耦接至輸出級電路330的輸出端。N型電晶體Nout5的源極耦接至接地電壓。N型電晶體Nout5的閘極作為第二控制端B耦接至偵測電路322。在此例中,偵測電路322
藉由提高N型電晶體Nout5的閘極電壓來導通N型電晶體Nout5,以增加輸出級電路330對負載的放電速度。
圖4繪示本發明另一實施例的運算放大器電路的概要電路圖。請參考圖2及圖4,本實施例的運算放大器電路400類似於圖2的運算放大器電路200,惟兩者之間的主要差異例如在於運算放大器電路400的輸出級電路430是B類輸出級的電路結構,詳細說明如下。
在本實施例中,輸出級電路430包括N型電晶體Nout3以及P型電晶體Pout4。N型電晶體Nout3的汲極耦接至系統電壓。N型電晶體Nout3的源極作為輸出級電路的輸出端。N型電晶體Nout3的閘極作為第一控制端A耦接至偵測電路。偵測電路藉由提高N型電晶體Nout3的閘極電壓來導通N型電晶體Nout3,以增加輸出級電路對負載的充電速度。P型電晶體Pout4的源極耦接至N型電晶體Nout3的汲極。P型電晶體Pout4的汲極耦接至接地電壓。P型電晶體Pout4的閘極作為第二控制端B耦接至偵測電路。偵測電路藉由降低P型電晶體Pout4的閘極電壓來導通P型電晶體Pout4,以增加輸出級電路430對負載的放電速度。
圖5繪示本發明一實施例的偵測電路的概要電路圖。請參考圖5,本實施例的偵測電路500例如至少可應用在上述任一實施例所揭露的運算放大器電路。在本實施例中,偵測電路500包括差動輸入對510、第一電流鏡模組520以及第二電流鏡模組530。其中,第一電流鏡模組520
包括第一電流鏡522以及第一開關524。第二電流鏡模組530包括第二電流鏡532以及第二開關534。
本實施例的差動輸入對510的兩端分別接收先前輸出電壓VOUT-及目前輸出電壓VOUT+。並且,先前輸出電壓VOUT-及目前輸出電壓VOUT+的大小關係將決定電晶體N1或P1何者被開啟。第一電流鏡522耦接至差動輸入對510,並且第一開關524受控於反相的致能訊號ENB。第二電流鏡532耦接至差動輸入對510,並且第二開關534受控於致能訊號EN。在本實施例中,當先前輸出電壓VOUT-大於目前輸出電壓VOUT+時,電晶體N1會被開啟,並且第一開關524會被反相的致能訊號ENB所開啟。此時第一電流鏡522提供第一電流IM1至輸出級電路的第一控制端A,以降低或提高第一控制端A的電壓。反之,當先前輸出電壓VOUT-小於目前輸出電壓時VOUT+,電晶體P1會被開啟,並且第二開關534會被致能訊號EN所開啟。此時第二電流鏡532從輸出級電路的第二控制端B汲取第二電流IM2,以提高或降低第二控制端B的電壓。
詳細而言,以AB類輸出級電路為例,在本實施例中,電晶體N1、P1會判斷先前輸出電壓VOUT-及目前輸出電壓VOUT+的大小關係。若是先前輸出電壓VOUT-大於目前輸出電壓VOUT+與電晶體N1的臨界電壓Vtn之和,電晶體N1即會導通。偵測電路500經由電晶體P2、P3、P4產生第一電流IM1至運算放大器電路,第一電流IM1再對輸出級電路的第一控制端A與第二控制端B充電,使兩者
電壓上升,加速其對負載放電之驅動能力。若是先前輸出電壓VOUT-及目前輸出電壓VOUT+的電壓大小差距越大,電晶體N1導通的幅度就會愈大,其結果將使得提供至運算放大器的第一電流IM1得以增加,輸出級電晶體的閘極電壓會根據先前輸出電壓VOUT-及目前輸出電壓VOUT+的大小關係動態調整其驅動能力之大小。反之,若先前輸出電壓VOUT-小於目前輸出電壓VOUT+與電晶體P1的臨界電壓絕對值|Vtp|之差,則電晶體P1會從差動輸入對510接收目前輸出電壓VOUT+的端點汲取一路電流至電晶體N2,接著再由電晶體N3、N4對輸出級電路汲取第二電流IM2。輸出級電路的第一控制端A與第二控制端B的電壓會因電流被汲取而下降,從而加速輸出級電晶體的充電速度。另一方面,若是先前輸出電壓VOUT-大於目前輸出電壓VOUT+與電晶體P1的臨界電壓絕對值|Vtp|之差,並且小於目前輸出電壓VOUT+與電晶體N1的臨界電壓Vtn之和,則差動輸入對510的電晶體N1、P1皆不會導通,因此也不會對輸出級電路有額外的電流注入或輸出。是以,輸出級電路的驅動能力即維持未被調整的狀態,並且其輸出波形也不會過衝。
本實施例之偵測電路除了直接連接於輸出級電路的第一控制端A與第二控制端B以外,亦可以連接於運算放大器電路中會影響流進或流出第一控制端A與第二控制端B的電流之操作點。
再以AB類輸出級電路為例,圖6繪示圖2之運算放
大器電路的電路結構圖,圖7繪示圖6之偵測電路的電路結構圖。請參考圖6及圖7,本實施例的偵測電路222包括差動輸入對710、第一開關720以及第二開關730。差動輸入對的兩端分別接收先前輸出電壓VOUT-與目前輸出電壓VOUT+。第一開關720的第一端經由節點C以及輸出級運算放大器220內部的第三電流鏡模組224耦接至第一控制端A。第一開關720的第二端耦接至差動輸入對710。第一開關720的控制端受控於致能訊號EN。第二開關730的第一端耦接至差動輸入對710。第二開關的第二端經由節點D以及輸出級運算放大器220內部的第四電流鏡模組226耦接至第二控制端B。第二開關的控制端受控於反相的致能訊號ENB。在本實施例中,當先前輸出電壓VOUT-大於目前輸出電壓VOUT+時,致能訊號EN導通第一開關720,以讓第三電流鏡模組224提供第三電流IM3至第一控制端A。當先前輸出電壓VOUT-小於目前輸出電壓VOUT+時,反相的致能訊號ENB導通第二開關730,以讓第四電流鏡模組226從第二控制端B汲取第四電流IM4。
詳細而言,當先前輸出電壓VOUT-與目前輸出電壓VOUT+兩者的電壓差值大到足以導通電晶體N1時,節點C與差動輸入對710接收目前輸出電壓VOUT+的端點之間會產生一個電流,此電流經由節點C、電晶體N2、N1導通至差動輸入對710接收目前輸出電壓VOUT+的端點。接著,偵測電路222再利用第三電流鏡模組224的電晶體
P5、P6映射相同的電流IM3進入第一控制端A與第二控制端B而對其充電,使得第二控制端B的電壓上升,從而加速N型電晶體Nout2之放電能力。反之,當先前輸出電壓VOUT-與目前輸出電壓VOUT+兩者的電壓差值大到足以導通電晶體P1時,差動輸入對710接收目前輸出電壓VOUT+的端點與節點D之間會產生另一個電流,此電流經由差動輸入對710接收目前輸出電壓VOUT+的端點、電晶體P1、P2導通至節點C。接著,偵測電路222再利用第四電流鏡模組226的電晶體N5、N6從第一控制端A與第二控制端B汲取相同的電流IM4而對其放電,使得第一控制端A的電壓下降,從而加速P型電晶體Pout1之充電能力。
此外,在本揭露中,偵測電路是用以比較先前輸出電壓與目前輸出電壓,並且反應適當的電流至輸出級運算放大器內部,因此偵測電路亦可使用比較器電路來實施。
圖8繪示本發明另一實施例的運算放大器電路的概要電路圖。請參考圖2及圖8,本實施例的運算放大器電路800類似於圖2的運算放大器電路200,惟兩者之間的主要差異例如在於輸出級電路830是以另一種AB類輸出級的電路結構來實施,並且偵測電路822包括比較器電路823,詳細說明如下。
在本實施例中,相較於輸出級電路230,輸出級電路830更包括電流源I1、I2。電流源I1的第一端耦接至系統電壓VDD。電流源I1的第二端耦接至P型電晶體Pout1
的閘極,即第一控制端A。當電流源I1開啟時,第一控制端A與第二控制端B的電壓會上升,以導通N型電晶體Nout2,從而增加輸出級電路830對負載的放電速度。另一方面,電流源I2的第一端耦接至N型電晶體Nout2的閘極,即第二控制端B。電流源I2的第二端耦接至接地電壓。當電流源I2開啟時,第一控制端A與第二控制端B的電壓會下降,以導通P型電晶體Pout1,從而增加輸出級電路830對負載的充電速度。
另外,在本實施例中,比較器電路823受控於致能訊號EN,用以比較目前輸出電壓VOUT+與先前輸出電壓VOUT-,並且據此輸出一比較結果。詳細而言,比較器電路823具有第一輸入端、第二輸入端、控制端及輸出端。第一輸入端接收先前輸出電壓VOUT-。第二輸入端接收目前輸出電壓VOUT+。輸出端輸出兩者的比較結果。控制端接收致能訊號EN。因此,比較器電路823會根據致能訊號EN來決定是否比較目前輸出電壓VOUT+與先前輸出電壓VOUT-。
換句話說,當比較器電路823判定目前輸出電壓VOUT+與先前輸出電壓VOUT-的關係後,即動態調整電流源I1、I2的電流值。若先前輸出電壓VOUT-大於目前輸出電壓VOUT+,比較器電路823會開啟電流源I1,並且開關閉電流源I2。因此,第一控制端A與第二控制端B經由電流源I1充電至高電位,使得N型電晶體Nout2的放電能力增加。反之,若先前輸出電壓VOUT-小於目前輸
出電壓VOUT+,比較器電路823會關閉電流源I1,並且開啟電流源I2。因此,第一控制端A與第二控制端B經由電流源I2放電至低電位,使得P型電晶體Pout1的充電能力增加。
圖9繪示本發明一實施例之提高運算放大器電路的驅動能力的步驟流程圖。請同時參照圖2及圖9,本實施例之提高驅動能力的方法至少適用於上述實施例所揭露的運算放大器電路。在步驟S900中,前置運算放大器210比較目前輸入電壓VIN+與目前輸出電壓VOUT+,並且根據比較結果來產生致能訊號EN。接著,在步驟S910中,偵測電路222根據致能訊號EN來偵測目前輸出電壓VOUT+與先前輸出電壓VOUT-。之後,在步驟S920中,偵測電路222再根據偵測結果來增加輸出級電路230對負載的充電速度或放電速度。
另外,本發明之實施例的動態影像偵測方法可以由圖2至圖8實施例之敘述中獲致足夠的教示、建議與實施說明,因此不再贅述。
綜上所述,在本發明之範例實施例中,在本發明之範例實施例中,運算放大器電路的輸出級模組包括偵測電路。偵測電路可動態的偵測輸出電壓的大小,來調整輸出級電晶體之閘極源極跨壓,從而提高輸出級電路對負載或者下一級電路的充放電能力。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離
本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、800‧‧‧運算放大器電路
110、210、310、410、810‧‧‧前置運算放大器
120、220、320、420、820‧‧‧輸出級運算放大器
130、230、330、430、830‧‧‧輸出級電路
140、240、340、440、840‧‧‧輸出開關
222、322、422、822‧‧‧偵測電路
224‧‧‧第三電流鏡模組
226‧‧‧第四電流鏡模組
510、710‧‧‧差動輸入對
520‧‧‧第一電流鏡模組
522‧‧‧第一電流鏡
524、720‧‧‧第一開關
530‧‧‧第二電流鏡模組
532‧‧‧第二電流鏡
534、730‧‧‧第二開關
823‧‧‧比較器電路
V1、V2‧‧‧輸出級電晶體的閘極源極跨壓
VIN‧‧‧輸入電壓
VIN+‧‧‧目前輸入電壓
VOUT‧‧‧輸出電壓
VOUT-‧‧‧先前輸出電壓
VOUT+‧‧‧目前輸出電壓
VDD‧‧‧系統電壓
Vb1、Vb2、Vb3、Vb4‧‧‧控制電壓
C1、C2‧‧‧電容器
I1、I2、I3‧‧‧電流源
A‧‧‧第一控制端
B‧‧‧第二控制端
C、D‧‧‧節點
Nout、Nout2、Nout5、Nout3、N1、N2、N3、N4、N5、N6‧‧‧N型電晶體
Pout、Pout1、Pout4、P1、P2、P3、P4、P5、P6‧‧‧P型電晶體
SW1‧‧‧開關控制訊號
EN‧‧‧致能訊號
ENB‧‧‧反相的致能訊號
IM1‧‧‧第一電流
IM2‧‧‧第二電流
IM3‧‧‧第三電流
IM4‧‧‧第四電流
S900、S910、S920‧‧‧提高運算放大器電路的驅動能力的步驟
圖1繪示本發明一相關技術的運算放大器電路的概要電路圖。
圖2繪示本發明一實施例的運算放大器電路的概要電路圖。
圖3、圖4及圖8繪示本發明其他實施例的運算放大器電路的概要電路圖。
圖5繪示本發明一實施例的偵測電路的概要電路圖。
圖6繪示圖2之運算放大器電路的電路結構圖。
圖7繪示圖6之偵測電路的電路結構圖。
圖9繪示本發明一實施例之提高運算放大器電路的驅動能力的步驟流程圖。
200‧‧‧運算放大器電路
210‧‧‧前置運算放大器
220‧‧‧輸出級運算放大器
222‧‧‧偵測電路
230‧‧‧輸出級電路
240‧‧‧輸出開關
V1、V2‧‧‧輸出級電晶體的閘極源極跨壓
VIN+‧‧‧目前輸入電壓
VOUT-‧‧‧先前輸出電壓
VOUT+‧‧‧目前輸出電壓
VDD‧‧‧系統電壓
A‧‧‧第一控制端
B‧‧‧第二控制端
Nout2‧‧‧N型電晶體
Pout1‧‧‧P型電晶體
SW1‧‧‧開關控制訊號
EN‧‧‧致能訊號
Claims (17)
- 一種運算放大器電路,用以驅動一負載,該運算放大器電路包括:一輸出級模組,包括一偵測電路及一輸出級電路,該偵測電路用以根據一目前輸入電壓與一目前輸出電壓之一比較結果來偵測該目前輸出電壓與一先前輸出電壓,並且根據一偵測結果來增加該輸出級電路對該負載的充電速度或放電速度。
- 如申請專利範圍第1項所述之運算放大器電路,其中根據該偵測結果,當該先前輸出電壓大於該目前輸出電壓時,該偵測電路增加該輸出級電路對該負載的充電速度。
- 如申請專利範圍第1項所述之運算放大器電路,其中根據該偵測結果,當該先前輸出電壓小於該目前輸出電壓時,該偵測電路增加該輸出級電路對該負載的放電速度。
- 如申請專利範圍第1項所述之運算放大器電路,其中該輸出級電路包括:一第一電晶體,具有第一端、第二端及控制端,該第一電晶體的第一端耦接至一第一電壓,該第一電晶體的第二端作為該輸出級電路的輸出端,該第一電晶體的控制端耦接至該偵測電路,其中該偵測電路藉由降低該第一電晶體的控制端電壓來導通該第一電晶體,以增加該輸出級電路對該負載的充電速度;以及一第二電晶體,具有第一端、第二端及控制端,該第二電晶體的第一端耦接至該第一電晶體的第一端,該第二 電晶體的第二端耦接至一第二電壓,該第二電晶體的控制端耦接至該偵測電路,其中該偵測電路藉由提高該第二電晶體的控制端電壓來導通該第二電晶體,以增加該輸出級電路對該負載的放電速度。
- 如申請專利範圍第4項所述之運算放大器電路,其中該輸出級電路更包括:一第一電流源,具有第一端及第二端,該第一電流源的第一端耦接至該第一電壓,該第一電流源的第二端耦接至該第一電晶體的控制端,其中當該第一電流源開啟時,該第二電晶體的控制端電壓上升,以導通該第二電晶體,從而增加該輸出級電路對該負載的放電速度。
- 如申請專利範圍第4項所述之運算放大器電路,其中該輸出級電路更包括:一第二電流源,具有第一端及第二端,該第二電流源的第一端耦接至該第二電晶體的控制端,該第二電流源的第二端耦接至該第二電壓,其中當該第二電流源開啟時,該第一電晶體的控制端電壓下降,以導通該第一電晶體,從而增加該輸出級電路對該負載的充電速度。
- 如申請專利範圍第1項所述之運算放大器電路,其中該輸出級電路包括:一第三電晶體,具有第一端、第二端及控制端,該第三電晶體的第一端耦接至一第一電壓,該第三電晶體的第二端作為該輸出級電路的輸出端,該第三電晶體的控制端耦接至該偵測電路,其中該偵測電路藉由提高該第三電晶 體的控制端電壓來導通該第三電晶體,以增加該輸出級電路對該負載的充電速度;以及一第四電晶體,具有第一端、第二端及控制端,該第四電晶體的第一端耦接至該第三電晶體的第一端,該第四電晶體的第二端耦接至一第二電壓,該第四電晶體的控制端耦接至該偵測電路,其中該偵測電路藉由降低該第四電晶體的控制端電壓來導通該第四電晶體,以增加該輸出級電路對該負載的放電速度。
- 如申請專利範圍第1項所述之運算放大器電路,其中該輸出級電路包括:一第三電流源,具有第一端及第二端,該第三電流源的第一端耦接至一第一電壓,該第三電流源的第二端耦接至該輸出級電路的輸出端,其中當該第三電流源開啟時,該第三電流源對該負載充電,以增加該輸出級電路對該負載的充電速度;以及一第五電晶體,具有第一端、第二端及控制端,該第五電晶體的第一端耦接至該輸出級電路的輸出端,該第五電晶體的第二端耦接至一第二電壓,該第五電晶體的控制端耦接至該偵測電路,其中該偵測電路藉由提高該第五電晶體的控制端電壓來導通該第五電晶體,以增加該輸出級電路對該負載的放電速度。
- 如申請專利範圍第1項所述之運算放大器電路,其中該輸出級電路包括一第一控制端及一第二控制端,並且該偵測電路包括: 一差動輸入對,具有第一端及第二端,該差動輸入對的第一端接收該先前輸出電壓,該差動輸入對的第二端接收該目前輸出電壓;一第一電流鏡模組,耦接至該差動輸入對,受控於一致能訊號,當該先前輸出電壓大於該目前輸出電壓時,該第一電流鏡模組根據該致能訊號提供一第一電流至該第一控制端;以及一第二電流鏡模組,耦接至該差動輸入對,受控於該致能訊號,當該先前輸出電壓小於該目前輸出電壓時,該第二電流鏡模組根據該致能訊號從該第二控制端汲取一第二電流。
- 如申請專利範圍第1項所述之運算放大器電路,其中該輸出級電路包括一第一控制端及一第二控制端,並且該偵測電路包括:一差動輸入對,具有第一端及第二端,該差動輸入對的第一端接收該先前輸出電壓,該差動輸入對的第二端接收該目前輸出電壓;一第一開關,具有第一端、第二端及控制端,該第一開關的第一端經由一第三電流鏡模組耦接至該第一控制端,該第一開關的第二端耦接至該差動輸入對,該第一開關的控制端受控於一致能訊號,其中當該先前輸出電壓大於該目前輸出電壓時,該致能訊號導通該第一開關,以讓第三電流鏡模組提供一第三電流至該第一控制端;以及一第二開關,具有第一端、第二端及控制端,該第二 開關的第一端耦接至該差動輸入對,該第二開關的第二端經由一第四電流鏡模組耦接至該第二控制端,該第二開關的控制端受控於該致能訊號,其中當該先前輸出電壓小於該目前輸出電壓時,該致能訊號導通該第二開關,以讓第四電流鏡模組從該第二控制端汲取一第四電流。
- 如申請專利範圍第1項所述之運算放大器電路,其中該偵測電路包括:一比較器電路,用以比較該目前輸出電壓與該先前輸出電壓,具有第一輸入端、第二輸入端、控制端及輸出端,該比較器電路的第一輸入端接收該先前輸出電壓,該比較器電路的第二輸入端接收該目前輸出電壓,該比較器電路的輸出端輸出該目前輸出電壓與該先前輸出電壓之一比較結果,該比較器電路的控制端接收一致能訊號,該比較器電路根據該致能訊號來決定是否比較該目前輸出電壓與該先前輸出電壓。
- 如申請專利範圍第1項所述之運算放大器電路,其中當該目前輸入電壓大於或小於該目前輸出電壓時,該偵測電路被致能,以偵測該目前輸出電壓與該先前輸出電壓。
- 如申請專利範圍第1項所述之運算放大器電路,更包括:一前置運算放大器,耦接至該輸出級模組,用以比較該目前輸入電壓與該目前輸出電壓,並且根據該比較結果來輸出一致能訊號至該偵測電路, 其中該偵測電路根據該致能訊號來決定是否偵測該目前輸出電壓與該先前輸出電壓。
- 一種提高運算放大器電路的驅動能力之方法,該運算放大器電路用以驅動一負載,所述方法包括:比較一目前輸入電壓與一目前輸出電壓,並且根據該比較結果來產生一致能訊號;根據該致能訊號來偵測該目前輸出電壓與一先前輸出電壓;以及根據一偵測結果來增加該輸出級電路對該負載的充電速度或放電速度。
- 如申請專利範圍第14項所述之方法,其中增加該輸出級電路對該負載的充電速度或放電速度的步驟包括:根據該偵測結果,當該先前輸出電壓大於該目前輸出電壓時,增加該輸出級電路對該負載的充電速度。
- 如申請專利範圍第14項所述之方法,其中增加該輸出級電路對該負載的充電速度或放電速度的步驟包括:根據該偵測結果,當該先前輸出電壓小於該目前輸出電壓時,增加該輸出級電路對該負載的放電速度。
- 如申請專利範圍第14項所述之方法,其中在根據該比較結果來產生該致能訊號的步驟中,當該目前輸入電壓大於或小於該目前輸出電壓時,產生該致能訊號,以偵測該目前輸出電壓與該先前輸出電壓。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102105894A TWI519062B (zh) | 2013-02-20 | 2013-02-20 | 運算放大器電路及提高其驅動能力的方法 |
US14/016,136 US9106189B2 (en) | 2013-02-20 | 2013-09-02 | Operational amplifier circuit and method for enhancing driving capacity thereof |
US14/741,469 US9467108B2 (en) | 2013-02-20 | 2015-06-17 | Operational amplifier circuit and method for enhancing driving capacity thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102105894A TWI519062B (zh) | 2013-02-20 | 2013-02-20 | 運算放大器電路及提高其驅動能力的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201434265A TW201434265A (zh) | 2014-09-01 |
TWI519062B true TWI519062B (zh) | 2016-01-21 |
Family
ID=51258766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102105894A TWI519062B (zh) | 2013-02-20 | 2013-02-20 | 運算放大器電路及提高其驅動能力的方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9106189B2 (zh) |
TW (1) | TWI519062B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI521496B (zh) * | 2014-02-11 | 2016-02-11 | 聯詠科技股份有限公司 | 緩衝電路、面板模組及顯示驅動方法 |
KR102618521B1 (ko) * | 2019-02-18 | 2023-12-28 | 에스케이하이닉스 주식회사 | 래치 비교기, 상기 래치 비교기를 이용하는 클럭 생성 회로 및 반도체 장치 |
US11005434B2 (en) * | 2019-05-24 | 2021-05-11 | Novatek Microelectronics Corp. | Output stage circuit, operational amplifier, and signal amplifying method capable of suppressing variation of output signal |
JP7379486B2 (ja) * | 2019-06-27 | 2023-11-14 | ラピスセミコンダクタ株式会社 | 表示ドライバ、半導体装置及び増幅回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081161A (en) * | 1998-05-18 | 2000-06-27 | Omnipoint Corporation | Amplifier with dynamatically adaptable supply voltage |
WO2002067415A1 (fr) | 2001-02-22 | 2002-08-29 | Niigata Seimitsu Co., Ltd. | Amplificateur de bande fet |
JP4629892B2 (ja) * | 2001-03-27 | 2011-02-09 | 三菱電機株式会社 | 温度係数生成回路及びそれを用いた温度補償回路 |
JP4291100B2 (ja) * | 2003-10-01 | 2009-07-08 | 日本電気株式会社 | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 |
JP2006322711A (ja) * | 2005-05-17 | 2006-11-30 | Fuji Electric Device Technology Co Ltd | 電圧検出回路および電流検出回路 |
JP4234159B2 (ja) * | 2006-08-04 | 2009-03-04 | シャープ株式会社 | オフセット補正装置、半導体装置および表示装置ならびにオフセット補正方法 |
JP2009118049A (ja) * | 2007-11-05 | 2009-05-28 | Panasonic Corp | 離散時間型増幅回路及びアナログ・ディジタル変換器 |
JP5133168B2 (ja) | 2008-08-05 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 差動増幅回路 |
JP5457220B2 (ja) * | 2010-02-18 | 2014-04-02 | ルネサスエレクトロニクス株式会社 | 出力回路及びデータドライバ及び表示装置 |
JP5441765B2 (ja) | 2010-03-05 | 2014-03-12 | セイコーインスツル株式会社 | スイッチトキャパシタアンプ |
TW201506873A (zh) * | 2013-08-02 | 2015-02-16 | Integrated Solutions Technology Inc | 有機發光顯示器的驅動電路以及偏移電壓調整單元 |
-
2013
- 2013-02-20 TW TW102105894A patent/TWI519062B/zh active
- 2013-09-02 US US14/016,136 patent/US9106189B2/en active Active
-
2015
- 2015-06-17 US US14/741,469 patent/US9467108B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150280664A1 (en) | 2015-10-01 |
TW201434265A (zh) | 2014-09-01 |
US20140218111A1 (en) | 2014-08-07 |
US9467108B2 (en) | 2016-10-11 |
US9106189B2 (en) | 2015-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8330499B2 (en) | Comparator circuit provided with differential amplifier making logical judgment by comparing input voltage with reference voltage | |
US8004350B2 (en) | Impedance transformation with transistor circuits | |
TWI519062B (zh) | 運算放大器電路及提高其驅動能力的方法 | |
TWI427920B (zh) | 耦合阻絕方法及運算放大器 | |
US8531242B2 (en) | Operational amplifier with overdriving circuit and method for same | |
US9525937B2 (en) | Circuit for suppressing audio output noise and audio output circuit | |
US10284144B2 (en) | Amplifier circuit of high response speed and related clamping method | |
US8138834B2 (en) | Current control circuit, class AB operational amplifier system and current control method | |
US7612615B1 (en) | Dual supply amplifier | |
TWI406251B (zh) | 具輸出緩衝器之源極驅動電路 | |
US8232842B1 (en) | Output buffer | |
US8988146B1 (en) | Voltage amplifier for capacitive sensing devices using very high impedance | |
US20080297254A1 (en) | Class ab amplifier | |
US7830207B2 (en) | Amplifier circuit | |
US7969217B2 (en) | Output buffer with slew-rate enhancement output stage | |
US20120169421A1 (en) | Audio amplifying circuit with improved noise performance | |
US11770120B2 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
CN104038166B (zh) | 运算放大器电路及提高其驱动能力的方法 | |
CN103365328A (zh) | 电压缓冲器 | |
US10056898B2 (en) | Input stage of chip and method for controlling source driver of chip | |
JP2012114610A (ja) | 電子回路 | |
US8493150B2 (en) | Class-AB output stage | |
CN106100618B (zh) | 一种电压偏移校正装置及方法 | |
US9838015B2 (en) | Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes | |
TWI778815B (zh) | 動態調整偏壓電流之通道運算放大器電路 |