CN101645693A - Ab类放大器电路和显示装置 - Google Patents

Ab类放大器电路和显示装置 Download PDF

Info

Publication number
CN101645693A
CN101645693A CN200910164987A CN200910164987A CN101645693A CN 101645693 A CN101645693 A CN 101645693A CN 200910164987 A CN200910164987 A CN 200910164987A CN 200910164987 A CN200910164987 A CN 200910164987A CN 101645693 A CN101645693 A CN 101645693A
Authority
CN
China
Prior art keywords
circuit
mos transistor
channel mos
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910164987A
Other languages
English (en)
Inventor
岛谷淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101645693A publication Critical patent/CN101645693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种AB类放大器电路和显示装置。在AB类放大器电路中，输入级电路包括被构造用于接收差分信号的第一差分对和通过第一节点与该第一差分对相连接的第一电流镜电路。中间级电路包括与第一节点相连接的浮动恒流源、其栅极被施加有偏置电压的第一晶体管、以及通过第一晶体管与第一节点相连接的第一恒流源。末级电路包括其栅极与第一节点相连接并且控制输出端子的电压的第一输出级晶体管。第一相位补偿电容具有与第一恒流源和第一晶体管之间的第一连接节点相连接的一端，和与输出端子相连接的另一端。

Description

AB类放大器电路和显示装置
技术领域
本发明涉及“AB”类放大器电路和包括通过AB类放大器电路驱动的显示面板的显示装置。
背景技术
作为AB类放大器电路的应用领域之一，存在已知的TFT_LCD(薄膜晶体管液晶显示)驱动器LSI(在下文中，被称为液晶驱动器)。用于液晶驱动器的AB类放大器电路驱动为液晶面板提供的电容负载(像素电容)。要求此种AB类放大器电路具有低功率消耗量并且能够以高速度充电和放电电容负载。
近年来，需要由AB类放大器电路驱动的用于TV的42英寸或者更大的大尺寸的TFT_LCD面板出现。大尺寸的TFT_LCD面板的负载电容大，并且驱动频率高。同样，因为当驱动速度增加时电流消耗量增加，所以芯片中的热量产生有时候会成为问题。根据上述理由，用于液晶驱动器的AB类放大器电路有可能需要增加驱动速度并且具有低的电流消耗量。
此外，近年来，由于TFT_LCD的价格下降，要求液晶驱动器的成本减少。作为液晶驱动器的成本减少的有效措施，应考虑收缩驱动器的芯片尺寸。为液晶驱动器中的缓冲器电路提供了被连接在电压跟随器构造中的多个AB类放大器电路(例如，400至700个电路)。即，液晶驱动器中的AB类放大器电路的占有率变高。因此，收缩AB类放大器电路的芯片尺寸是收缩液晶驱动器的芯片的关键。
在日本专利申请公开(JP 2005-124120A：第一传统示例)中，描述了用于液晶驱动器并且具有低电流消耗量的AB类放大器电路。图1是示出在第一传统示例中描述的AB类放大器电路的构造的电路图。该AB类放大器电路是所谓的轨对轨放大器。
参考图1，AB类放大器电路包括输入级电路10，该输入级电路10接收作为互补信号的信号INP和INM；中间级电路20，该中间级电路20被通过节点N1和N2与输入级电路10相连接；以及末级电路30，该末级电路30被通过节点N3和N4与中间级电路20相连接并且输出输出信号OUT。
输入级电路10包括：差分电路101，该差分电路101根据输入信号INP和INM将输出输出至节点N1；和差分电路102，该差分电路102根据输入信号INP和INM将输出输出至节点N2。差分电路101包括形成差分对的N沟道MOS晶体管MN11和N沟道MOS晶体管MN12。差分电路102包括形成差分对的P沟道MOS晶体管MP11和P沟道MOS晶体管MP12。通过此种构造，差分电路102在其中差分电路101没有进行操作的输入电压范围内进行操作，并且差分电路101在其中差分电路102没有进行操作的输入电压范围内进行操作。因此，能够获得在整个输入电压范围内进行操作的差分级。即，第一传统示例中的AB类放大器实现轨对轨构造。
在下文中，在下面将会描述AB类放大器电路的构造和操作。首先，将会描述差分电路101的构造。N沟道MOS晶体管MN11和N沟道MOS晶体管MN12形成第一差分对，以将它们的源极连接在一起。N沟道MOS晶体管MN15被连接在第一差分对和负电源(低电压侧的电源)VSS之间。详细地，N沟道MOS晶体管MN15的源极与负电源VSS相连接，其漏极与N沟道MOS晶体管MN11和N沟道MOS晶体管MN12的源极连接在一起，并且其栅极与恒压源端子BN11相连接。偏置电压(恒压)被施加于恒压源端子BN11并且N沟道MOS晶体管MN15用作恒流源。差分电路101进一步包括P沟道MOS晶体管MP13和MP14。P沟道MOS晶体管MP13和P沟道MOS晶体管MP14的源极与正电源(高电压侧的电源)VDD连接在一起。P沟道MOS晶体管MP13的漏极和栅极，以及P沟道MOS晶体管MP14的栅极与N沟道MOS晶体管MN11的漏极被连接在一起。P沟道MOS晶体管MP14的漏极和N沟道MOS晶体管MN12的漏极与节点N1被连接在一起。
接下来，将会描述差分电路102的构造。P沟道MOS晶体管MP11和P沟道MOS晶体管MP12形成第二差分对，以将它们源极连接在一起。P沟道MOS晶体管MP15被连接在第二差分对和正电源VDD之间。详细地，P沟道MOS晶体管MP15的源极与正电源VDD相连接。其漏极与P沟道MOS晶体管MP11和P沟道MOS晶体管MP12的源极连接在一起。其栅极与恒压源端子BP11相连接。偏置电压(恒压)被施加于恒压端子BP11并且P沟道MOS晶体管MP15用作恒流源。差分电路102进一步包括N沟道MOS晶体管MN13和MN14。差分电路102进一步包括P沟道MOS晶体管MP11和MP12。N沟道MOS晶体管MN13和N沟道MOS晶体管MN14的源极与负电源VSS被连接在一起。N沟道MOS晶体管MN13的漏极和栅极以及N沟道MOS晶体管MN14的栅极被连接，以与P沟道MOS晶体管MP11的漏极连接在一起。N沟道MOS晶体管MN14的漏极和P沟道MOS晶体管MP12的漏极与节点N2被连接在一起。P沟道MOS晶体管MP11的栅极和N沟道MOS晶体管MN11的栅极与输入端子INM被连接在一起。P沟道MOS晶体管MP12的栅极和N沟道MOS晶体管MN12的栅极与输入端子INP被连接在一起。
中间级电路20包括N沟道MOS晶体管MN22和P沟道MOS晶体管MP22，该N沟道MOS晶体管MN22和P沟道MOS晶体管MP22用作浮动电流源201；P沟道MOS晶体管MP21，该P沟道MOS晶体管MP21与正电源VDD相连接并且用作恒流源；以及N沟道MOS晶体管MN21，该N沟道MOS晶体管MN21与负电源VSS相连接并且用作恒流源。P沟道MOS晶体管MP22的栅极与被提供偏置电压的恒压源端子BP22相连接。P沟道MOS晶体管MP22的源极与N沟道MOS晶体管MN22的漏极、P沟道MOS晶体管MP21的漏极、以及节点N1和N3被连接在一起。P沟道MOS晶体管MP22的漏极与N沟道MOS晶体管MN22的源极、N沟道MOS晶体管MN21的漏极、以及节点N2和N4被连接在一起。N沟道MOS晶体管MN22的栅极与被提供偏置电压的恒压源端子BN22相连接。N沟道MOS晶体管MN22的源极与P沟道MOS晶体管MP22的漏极、N沟道MOS晶体管MN21的漏极、以及节点N2和N4被连接在一起。N沟道MOS晶体管MN22的漏极与P沟道MOS晶体管MP22的源极、P沟道MOS晶体管MP21的漏极、以及节点N1和N3被连接在一起。
末级电路30是AB类输出级，其中通过中间级电路20中的浮动电流源201控制输出OUT。末级电路30包括P沟道MOS晶体管MP31，其栅极通过节点N3与浮动电流源201相连接；和N沟道MOS晶体管MN31，其栅极通过节点N4与浮动电流源201相连接。P沟道MOS晶体管MP31的源极与正电源VDD相连接并且N沟道MOS晶体管MN31的源极与负电源VSS相连接。P沟道MOS晶体管MP31的漏极和N沟道MOS晶体管MN31的漏极与输出端子OUT被连接在一起。而且，输出端子OUT通过相位补偿电容C1和C2与浮动电流源201相连接。详细地，相位补偿电容C1的一端通过节点N3与浮动电流源201相连接，并且其另一端与输出端子OUT相连接。相位补偿电容C2的一端通过节点N4与浮动电流源201相连接，并且其另一端与输出端子OUT相连接。
通过浮动电流源201确定第一传统示例中的AB类放大器电路中的空载电流。将描述当输出端子OUT与输入端子INM直接连接以使用AB类放大器电路作为电压跟随器电路时，空载电流的功率消耗量。用作电压跟随器的AB类放大器电路是具有高输入阻抗和低输出阻抗的放大器电路，并且照原样将被提供给输入端子INP的电压输出至输出端子OUT。
在这里，假定在输入级电路10中作为恒流源的P沟道MOS晶体管MP15和N沟道MOS晶体管MN15每个的漏极电流是2I。当输入端子INP的电压和输出端子OUT的电压相同时，流过P沟道MOS晶体管MP15和N沟道MOS晶体管MN15中的每一个的漏极电流的一半I流过P沟道MOS晶体管MP11、P沟道MOS晶体管MP12、N沟道MOS晶体管MN11、以及N沟道MOS晶体管MN12的漏极。
当输入端子INP处的电压被偏移成与输出端子OUT处的电压相比较高的电压的一侧时，与流过输入级恒流源(P沟道MOS晶体管MP15或者N沟道MOS晶体管MN15)的漏极电流2I相同值的电流流过P沟道MOS晶体管MP11和N沟道MOS晶体管MN12。但是，没有任何电流流过P沟道MOS晶体管MP12和N沟道MOS晶体管MN11。
另一方面，因为P沟道MOS晶体管MP13和P沟道MOS晶体管MP14形成电流镜电路，所以流过P沟道MOS晶体管MP14的电流变为零。类似地，因为N沟道MOS晶体管MN13和N沟道MOS晶体管MN14形成电流镜电路，所以流过N沟道MOS晶体管MN14的电流变为2I。
由于N沟道MOS晶体管MN12的电流值“2I”与P沟道MOS晶体管MP14的电流值“0”之间的电流值“2I”的差为“-2I”，所以末级电路30中的P沟道MOS晶体管MP31的栅极电压下降。同样，由于N沟道MOS晶体管MN14的电流值“2I”与P沟道MOS晶体管MP12的电流值“0”之间的差为“-2I”，所以末级电路30中的N沟道MOS晶体管MP31的栅极电压下降。因此，输出端子OUT的电压跟随输入端子INP的电压，并且更改为较高电压的一侧。这时，相位补偿电容C2用作耦合电容，以随着输出端子OUT处的电压的变化而增加N沟道MOS晶体管MN31的栅极电压。当N沟道MOS晶体管MN31的栅极电压上升时，渗透电流(penetrating current)通过P沟道MOS晶体管MP31和N沟道MOS晶体管MN31流过从正电源VDD到负电源VSS的通路。
当输入端子INP的电压被更改为与输出端子OUT的电压相比较低电压的一侧时，电流没有流过P沟道MOS晶体管MP11和N沟道MOS晶体管MN12。但是，与漏极电流2I相同值的电流流过P沟道MOS晶体管MP12和N沟道MOS晶体管MN11。另一方面，因为P沟道晶体管MP13和P沟道MOS晶体管MP14形成电流镜电路，所以流过P沟道MOS晶体管MP14的电流变成2I。类似地，因为N沟道MOS晶体管MN13和N沟道MOS晶体管MN14形成电流镜电路，所以流过N沟道MOS晶体管MN14的电流变成零。
因为N沟道MOS晶体管MN12的电流值“0”和P沟道MOS晶体管MP14的电流值“2I”之间的差为“+2I”，所以P沟道MOS晶体管MP31的栅极电压上升。同样，因为N沟道MOS晶体管MN14的电流值“0”和P沟道MOS晶体管MP12的电流值“2I”之间的差为“+2I”，所以N沟道MOS晶体管MN31的栅极电压上升。因此，输出端子OUT处的电压跟随输入端子INP的电压，并且更改为较低电压的一侧。这时，相位补偿电容C1用作耦合电容，以随着输出端子OUT的电压的变化而减少P沟道MOS晶体管MP31的栅极电压。当P沟道MOS晶体管MP31的栅极电压下降时，渗透电流通过P沟道MOS晶体管MP31和N沟道MOS晶体管MN31流过从正电源VDD到负电源VSS的路线。
如上所述，在第一传统示例中的AB类放大器电路中，输出端子OUT的电压跟随输入端子INP的电压。
同样，在日本专利申请公开(JP-P2006-094533A：第二传统示例；JP-A-HeiSei 06-326529：第三传统示例)中描述了使用折叠级联型差分放大电路的AB类放大器电路。
为了实现轨对轨系统，第二和第三传统示例中的AB类差分放大电路包括输入级电路，该输入级电路具有被提供差分信号的两个差分对；中间级电路，该中间级电路具有分别与两个差分对的输出相连接的两个共源共栅电路；以及末级电路，该末级电路与中间级电路相连接以根据差分信号来输出输出信号。
中间级电路包括被提供有偏置电压的浮动电流源。末级电路是AB类输出级电路，其中用浮动电流源控制空载电流。同样，在第二传统示例的AB类放大器电路中，相位补偿电容被提供在中间级电路和末级电路之间。相位补偿电容的一端被与差分对的连接节点相连接，并且其另一端与输出端子OUT相连接。
将会描述当第一传统示例中的AB类差分放大器电路被用作电压跟随器电路以驱动液晶面板时的功率消耗量。当AB类差分放大电路的输入端子INP的电压被更改为与输出端子OUT的电压相比较高电压的一侧时，如上所述，输出端子OUT的电压跟随输入端子INP的电压，并且更改为较高电压的一侧。这时，相位补偿电容C2用作耦合电容，并且渗透电流通过P沟道MOS晶体管MP31和N沟道MOS晶体管MN31流过从正电源VDD到负电源VSS的通路。类似地，当输入端子INP处的电压被更改为与输出端子OUT的电压相比较低电压的一侧时，相位补偿电容C1用作耦合电容，并且渗透电流通过P沟道MOS晶体管MP31和N沟道MOS晶体管MN31流过从正电源VDD到负电源VSS的通路。此种渗透电流对液晶面板中的电容负载的充电和放电操作没有一点贡献。
接下来，将会描述要使用第二或者第三传统示例中的AB类放大器电路作为电压跟随器电流的情况。AB类放大器电路中的中间级电路增加了从输入级电路的差分对输出的电流。同样，对于比来自于与输入级电路相连接的恒流源的电流更大的电流来说，必须流过中间级电路中的浮动电流源。例如，假定输入级电路中的恒流源的电流是2I，在第一传统示例的AB类放大器电路中，能够设计出在流过输入级电路的电流是“4I”并且流过中间级电路的电流值是“I”的条件下的放大器电路。另一方面，在第二传统示例的AB类放大器电路中，必须的是，流过输入级电路的电流是“4I”，并且流过中间级电路的电流是“6I”。即，第二传统示例中的AB类放大器电路的电流消耗量是第一传统示例中的AB类放大器电路的电流效率量的两倍。
同样，第二传统示例中的折叠级联的AB类放大器电路使用许多的元件并且不适合芯片收缩。如上所述，在液晶驱动器中包括被连接以形成电压跟随器电路的多个AB类放大器电路(400-700个电路)。因此，强烈要求减少AB类放大器电路的功率消耗量和芯片面积。
发明内容
本发明的主题是为了提供能够减少的AB类放大器电路的功率消耗量。
在本发明的一个方面，AB类放大器电路包括输入级电路，该输入级电路包括被构造用于接收差分信号的第一差分对，和通过第一节点与第一差分对相连接的第一电流镜电路；中间级电路，该中间级电路包括与第一节点相连接的浮动恒流源、其栅极被施加有偏置电压的第一晶体管、以及通过第一晶体管与第一节点相连接的第一恒流源；末级电路，该末级电路包括其栅极与第一节点相连接并且控制输出端子的电压的第一输出级晶体管；以及第一相位补偿电容，该第一相位补偿电容具有与第一恒流源和第一晶体管之间的第一连接节点相连接的一端和与输出端子相连接的另一端。
在本发明的另一方面，显示装置包括以上的电压跟随器构造的AB类放大器电路；数字模拟转换器，该数字模拟转换器被构造为基于由灰阶电压生成电路生成的基准电压之一，将显示信号提供给放大器电路的非反相输入端子；以及显示面板，该显示面板包括响应于基于显示信号从AB类放大器电路输出的电压而激活的像素电容。
根据本发明，能够减少AB类放大器电路的功率消耗量。同样，能够减少AB类放大器电路的芯片面积。此外，能够高速度地驱动显示面板中的电容负载。
附图说明
结合附图，根据某些实施例的以下描述，本发明的以上和其它方面、优点和特征将更加明显，其中：
图1是示出传统的AB类放大器电路的构造的电路图；
图2是示出根据本发明的显示装置的构造的框图；
图3是示出根据本发明的第一实施例的AB类放大器电路的构造的电路图；
图4是示出根据本发明的第二实施例的AB类放大器电路的构造的电路图；
图5是示出根据本发明的第三实施例的AB类放大器电路的构造的电路图；
图6是示出根据本发明的第四实施例的AB类放大器电路的构造的电路图；
图7是示出根据本发明的第三实施例的修改的AB类放大器电路的构造的电路图；
图8是示出根据本发明的第三实施例的另一修改的AB类放大器电路的构造的电路图；
图9是示出根据本发明的第三实施例的另一修改的AB类放大器电路的构造的电路图；以及
图10是示出根据本发明的第三实施例的另一修改的AB类放大器电路的构造的电路图。
具体实施方式
在下文中，将会参考所附附图，描述使用本发明的AB类放大器电路的显示装置。在附图中，相同的或者相似的附图标记或者符号被指派给相同的或者相似的组件。
图2是示出根据本发明的显示装置1000的构造的框图。参考图2，显示装置1000包括TFT_LCD驱动器LSI(在下文中，被称为液晶驱动器)1001和液晶面板1002，所述液晶面板1002由液晶驱动器1001驱动。
液晶驱动器1001包括数据寄存器1，该数据寄存器1保持8位数字显示信号R、G以及B；锁存电路2，该锁存电路2锁存与选通信号ST同步的数字信号R、G以及B；D/A(数字模拟)转换器3，该D/A(数字模拟)转换器3包括并行的N个数字模拟级；液晶灰阶电压生成电路4，该液晶灰阶电压生成电路4根据液晶的特性输出具有伽玛转换特性的灰阶电压；以及数据线驱动电路部5，该数据线驱动电路部5具有用于缓冲来自于数字模拟转换器3的电压的N个电压跟随器电路51至5n。
液晶面板1002包括为数据线X1至Xn和扫描线Y1的相交部分提供的TFT(薄膜晶体管)61至6n(TFT组6)和像素电容71至7n(像素电容组7)。TFT 61至6n的栅极通过扫描线Y1与栅极驱动器(未示出)相连接。同样，TFT 61至6n的源极通过数据线X1至Xn与电压跟随器电路51至5n相连接并且其漏极通过像素电容71至7n与COM端子相连接。在图2的液晶面板1002中，仅示出了用于一条线的一条扫描线Y1的TFT组6和像素电容组7。但是，通常，提供用于M条扫描线的M个TFT组6和M个像素电容组7。
液晶灰阶电压生成电路4生成基准电压，并且在数字模拟转换器3等等中通过由ROM开关组成的解码器(未示出)选择一个基准电压。数字模拟转换器3基于被选择的基准电压将来自于锁存电路2的8位数字显示信号进行D/A转换，并且将其提供给N个电压跟随器电路51至5n。电压跟随器电路51至5n通过TFT 61至6n将被转换的电压施加到用作像素电容71至7n的液晶元件。这时，通过栅极驱动器(未示出)驱动TFT组6的栅极。
根据本发明的电压跟随器电路51至5n的每个包括连接输出端子OUT和反相输入端子INM的AB类放大器电路50。在下文中，将会描述形成电压跟随器电路51至5n中的每一个的AB类放大器电路50和操作的详细情况。
[第一实施例]
参考图3，将会描述根据本发明的第一实施例的AB类放大器电路50的构造。第一实施例的AB类放大器电路50包括输入级电路100，该输入级电路100接收作为互补信号的非反相输入信号INP和反相输入信号INM；中间级电路20，该中间级电路20通过节点N1和N2与输入级电路10相连接；以及末级电路300，该末级电路300通过节点N3、N4、N5和N6与中间级电路20相连接，并且输出输出信号OUT。
输入级电路100包括差分电路101，该差分电路101根据被提供给非反相输入端子INP和反相输入端子INM的非反相输入信号和反相输入信号将输出输出至节点N1；和差分电路102，该差分电路102根据从非反相输入端子INP和反相输入端子INM输入的非反相输入信号和反相输入信号将输出提供给节点N2。在其中差分电路101不进行操作的输入电压范围内，差分电路102进行操作，并且在其中差分电路102不进行操作的输入电压范围内，差分电路101进行操作。因此，能够获得在整个输入电压范围内进行操作的差分级。即，能够实现轨对轨型的AB类放大器电路50。
将描述差分电路101的构造的详细情况。差分放大器101包括N沟道MOS晶体管MN11，其栅极与输入端子INM相连接；N沟道MOS晶体管MN12，其栅极与输入端子INP相连接；N沟道MOS晶体管MN15以及P沟道MOS晶体管MP13和MP14。形成第一差分对的N沟道MOS晶体管MN11和N沟道MOS晶体管MN12的源极被连接在一起。N沟道MOS晶体管MN15被提供在第一差分对与负电源(低电压侧的电源)VSS之间。详细地，N沟道MOS晶体管MN15的源极与负电源VSS相连接，其漏极与N沟道MOS晶体管MN11和N沟道MOS晶体管MN12的源极连接在一起，并且其栅极与恒压源端子BN11相连接。偏置电压(恒压)被提供给恒压源端子BN11并且N沟道MOS晶体管MN15用作恒流源。P沟道MOS晶体管MP13和P沟道MOS晶体管MP14的源极与正电源(较高电压侧的电源)连接在一起。P沟道MOS晶体管MP13的漏极和栅极以及P沟道MOS晶体管MP14的栅极与N沟道MOS晶体管MN11的漏极连接在一起。P沟道MOS晶体管MN14的漏极和N沟道MOS晶体管MN12的漏极与节点N1连接在一起。
将详细地描述差分电路102的构造。差分电路102包括P沟道MOS晶体管MP11，其栅极与输入端子INM相连接；P沟道MOS晶体管MP12，其栅极与输入端子INP相连接；P沟道MOS晶体管MP15；以及N沟道MOS晶体管MN13和MN14。具有被连接在一起的源极的P沟道MOS晶体管MP11和P沟道MOS晶体管MP12形成第二差分对。P沟道MOS晶体管MP15被提供在第二差分对与正电源VDD之间。P沟道MOS晶体管MP15的源极与正电源VDD相连接，其漏极与P沟道MOS晶体管MP11和P沟道MOS晶体管MP12的源极连接在一起。其栅极与恒压源端子BP11相连接。偏置电压(恒压)被提供给恒压源端子BN11，并且P沟道MOS晶体管MP15用作恒流源。N沟道MOS晶体管MN13和N沟道MOS晶体管MN14的源极与负电源VSS连接在一起。N沟道MOS晶体管MN13的漏极和栅极，以及N沟道MOS晶体管MN14的栅极与P沟道MOS晶体管MP11的漏极连接在一起。N沟道MOS晶体管MN14的漏极和P沟道MOS晶体管MP12的漏极与节点N2连接在一起。
P沟道MOS晶体管MP11的栅极和N沟道MOS晶体管MN11的栅极与输入端子INM连接在一起。P沟道MOS晶体管MP12的栅极和N沟道MOS晶体管MN12的栅极与输入端子INP连接在一起。
中间级电路200包括N沟道MOS晶体管MN22和P沟道MOS晶体管MP22，该N沟道MOS晶体管MN22和P沟道MOS晶体管MP22用作浮动电流源211；P沟道MOS晶体管MP21，该P沟道MOS晶体管MP21与正电源VDD相连接，并且用作恒流源；N沟道MOS晶体管MN21，该N沟道MOS晶体管MN21与负电源VSS相连接并且用作恒流源；P沟道MOS晶体管MP23，该P沟道MOS晶体管MP23被连接在浮动电流源211与P沟道MOS晶体管MP21之间；以及N沟道MOS晶体管MN23，该N沟道MOS晶体管MN23被连接在浮动电流源211和N沟道MOS晶体管MN21之间。
P沟道MOS晶体管MP21的栅极与被提供偏置电压的恒压源端子BP21相连接，P沟道MOS晶体管MP21的源极与正电源VDD相连接，并且其漏极和P沟道MOS晶体管MP23的源极以及节点N5连接在一起。N沟道MOS晶体管MN21的栅极与被提供偏置电压的恒压源端子BN21相连接。N沟道MOS晶体管MN21的源极与负电源VSS相连接，并且其漏极和N沟道MOS晶体管MN23的源极以及节点N6连接在一起。
P沟道MOS晶体管MP22的栅极与被提供偏置电压的恒压源端子BP22相连接。P沟道MOS晶体管MP22的源极与N沟道MOS晶体管MN22的漏极、P沟道MOS晶体管MP23的漏极、以及节点N1和N3连接在一起。P沟道MOS晶体管MP22的漏极与N沟道MOS晶体管MN22的源极、N沟道MOS晶体管MN23的漏极、以及节点N2和N4连接在一起。N沟道MOS晶体管MN22的栅极与被提供偏置电压的恒压源端子BN22相连接。N沟道MOS晶体管MN22的源极与P沟道MOS晶体管MP22的漏极、N沟道MOS晶体管MN23的漏极、以及节点N2和N4连接在一起。N沟道MOS晶体管MN22的漏极与P沟道MOS晶体管MP22的源极、P沟道MOS晶体管MP23的漏极、以及节点N1和N3连接在一起。
P沟道MOS晶体管MP23的栅极与被提供偏置电压的恒压源端子BP23相连接。P沟道MOS晶体管MP23的源极与P沟道MOS晶体管MP21的漏极和节点N5连接在一起，并且其漏极与浮动电流源211以及节点N1和N3连接在一起。通过此种构造，P沟道MOS晶体管MP23进行操作以固定节点N5的电压。N沟道MOS晶体管MN23的栅极与被提供偏置电压的恒压源端子BN23相连接。N沟道MOS晶体管MN23的源极与N沟道MOS晶体管MN21的漏极和节点N6连接在一起，其漏极与浮动电流源211以及节点N2和N4连接在一起。通过此种构造，N沟道MOS晶体管MN23进行操作以固定节点N6的电压。
末级电路300是AB类输出级，根据中级电路200的浮动电流源211，控制其输出OUT。末级电路300包括P沟道MOS晶体管MP31，其栅极通过节点N3与浮动电流源211相连接；N沟道MOS晶体管MN31，其栅极通过节点N4与浮动电流源211相连接。P沟道MOS晶体管MP31的源极与正电源VDD相连接，并且N沟道MOS晶体管MN31的源极与负电源VSS相连接。P沟道MOS晶体管MP31的漏极和N沟道MOS晶体管MN31的漏极与输出端子OUT连接在一起。在这里，P沟道MOS晶体管MP31和N沟道MOS晶体管MN31被称为输出级晶体管。
同样，输出端子OUT通过相位补偿电容C1和C2与节点N5和N6相连接。详细地，相位补偿电容C1的一端通过节点N5和P沟道MOS晶体管MP23与浮动电流源211相连接，并且其另一端与输出OUT相连接。而且，相位补偿电容C2的一端通过节点N6和N沟道MOS晶体管MN23与浮动电流源211相连接，并且其另一端与输出OUT相连接。
当具有上述构造的AB类放大器电路50被用作图2中所示的电压跟随器电路5n时，输入端子INM与输出端子OUT直接相连接。
在下文中，将描述被用作电压跟随器电路5n的第一实施例中的AB类放大器电路50的操作。在这样的情况下，假定作为输入级电路中的恒流源的P沟道MOS晶体管MP15和N沟道MOS晶体管MN15中每一个的漏极电流是2I。
当输入端子INP的电压与输出端子OUT的相同时，作为流过P沟道MOS晶体管MP15或者N沟道MOS晶体管MN15的漏极电流的一半的电流I流过P沟道MOS晶体管MN11、P沟道MOS晶体管MP12、N沟道MOS晶体管MN11、以及N沟道MOS晶体管MN12中的每一个。当输入端子INP的电压被更改为与输出端子OUT相比较高电压的一侧时，与流过输入级恒流源(P沟道MOS晶体管MP15和N沟道MOS晶体管MN15)的电流相同值2I的电流流过P沟道MOS晶体管MP11和N沟道MOS晶体管MN12。没有电流流过P沟道MOS晶体管MP12和N沟道MOS晶体管MN11。另一方面，因为P沟道MOS晶体管MP13和P沟道MOS晶体管MP14形成电流镜电路，所以流过P沟道MOS晶体管MP14的电流变为零。类似地，因为N沟道MOS晶体管MN13和N沟道MOS晶体管MN14形成电流镜电路，所以流过N沟道MOS晶体管MN14的电流变为2I。
由于P沟道MOS晶体管MP14的电流值“0”与N沟道MOS晶体管MN12的电流值“2I”之间的差为“-2I”，所以末级电路30中的P沟道MOS晶体管MP31的栅极电压下降。同样，由于P沟道MOS晶体管MP12的电流值“0”与N沟道MOS晶体管MN14的电流值“2I”之间的差为“-2I”，所以末级电路300中的N沟道MOS晶体管MN31的栅极电压下降。为此，P沟道MOS晶体管MP31被设置为导通状态，并且N沟道MOS晶体管MN31被设置为截止状态。输出端子OUT的电压被升高为正电源VDD。因此，输出端子OUT的电压跟随输入端子INP的电压，并且更改为较高电压的一侧。
这时，相位补偿电容C2作为耦合电容进行操作，以试着通过输出端子OUT的变化增加N沟道MOS晶体管MN23的源极电压(节点N6的电压)。但是，由于N沟道MOS晶体管MN23的漏极电流通过来自于恒压源端子BN23的偏置电压而被保持恒定，所以N沟道MOS晶体管MN23中的栅源电压没有发生变化。即，N沟道MOS晶体管MN23的源极电压(节点N6处的电压)没有上升。因此，输出端子OUT的电压变化不能影响N沟道MOS晶体管MN31的栅极电压(节点N1和N3处的电压)，并且输出端子OUT的电压变化没有改变流过N沟道MOS晶体管MN31的漏极的空载电流。
与输出端子OUT相比较，当输入端子INP的电压被更改为较低电压的一侧时，电流没有流过P沟道MOS晶体管MP11和N沟道MOS晶体管MN12。具有与流过输入级恒流源(P沟道MOS晶体管MP15或者N沟道MOS晶体管MN15)的漏极电流2I相同值的电流流过P沟道MOS晶体管MP12或者N沟道MOS晶体管MN11。另一方面，因为P沟道MOS晶体管MP13和P沟道MOS晶体管MP14形成电流镜电路，所以流过P沟道MOS晶体管MP14的电流变成2I。类似地，N沟道MOS晶体管MN13和N沟道MOS晶体管MN14形成电流镜电路。因此，流过N沟道MOS晶体管MN14的电流值变成零。
由于P沟道MOS晶体管MP14的电流值“2I”与N沟道MOS晶体管MN12的电流值“0”之间的差为“+2I”，所以P沟道MOS晶体管MP31的栅极电压上升。同样，由于P沟道MOS晶体管MP12的电流值“2I”与N沟道MOS晶体管MN14的电流值“0”之间的差为“+2I”，所以N沟道MOS晶体管MN31的栅极电压上升。为此，P沟道MOS晶体管MP31被设置为截止状态并且N沟道MOS晶体管MN31被设置为导通状态。由于负电源VSS，导致输出端子OUT的电压下降。因此，输出端子OUT的电压跟随输入端子INP的电压，并且更改为较低电压的一侧。
这时，相位补偿电容C1作为耦合电容进行操作，以试着通过输出端子OUT的电压变化来将P沟道MOS晶体管MP23的源极电压(节点N5处的电压)下降。但是，因为P沟道MOS晶体管MP23的漏极电流通过来自于恒压源端子BP23的偏置电压而被维持恒定，所以P沟道MOS晶体管MP23中的栅极源极电压没有发生变化。即，P沟道MOS晶体管MP23的源极电压(节点N5处的电压)没有下降。因此，输出端子OUT的电压变化不能影响P沟道MOS晶体管MP31的栅极电压(节点N2和N4处的电压)。输出端子OUT的电压变化没有改变流过P沟道MOS晶体管MP31的漏极的空载电流。
在本发明的AB类放大器电路50中输出端子OUT处的电压跟随输入端子INP的电压。这时，与传统技术中的一样，相位补偿电容C1或者C2作为耦合电容进行操作。通过P沟道MOS晶体管MP23或者N沟道MOS晶体管MN23固定节点N5和N6处的电压。因此，流入传统技术中的AB类放大器电路的渗透电流没有流过P沟道MOS晶体管MP31或者N沟道MOS晶体管MN31。仅仅空载电流基于预设置的偏置电压而流动。因此，与传统的技术相比较，本发明中的AB类放大器电路50能够减少功率消耗量。同样，在没有超过AB类放大器电路的电路面积的情况下，AB类放大器电路50减少了功率消耗量。因此，通过使用AB类放大器电路50的电压跟随器电路5n能够减少电路(芯片)面积，同时抑制液晶驱动器1001或者显示装置1000的功率消耗量。
[第二实施例]
参考图4，将描述根据本发明的第二实施例的AB类放大器电路50的构造。第二实施例中的AB类放大器电路50包括输入级电路100，该输入级电路100接收作为互补信号的非反相输入信号INP和反相输入信号INM；中间级电路210，该中间级电路210通过节点N1和N2与输入级电路100相连接；以及末级电路300，该末级电路300通过节点N3、N4、N5和N6与中间级电路210相连接，并且输出输出信号OUT。
第二实施例中的输入级电路100和末级电路300的构造与第一实施例中的相同，并且省略了它们的描述。
第二实施例中的中间级电路210具有下述构造，其中P沟道MOS晶体管MP24和N沟道MOS晶体管MN24被添加至第一实施例中的中间级电路200。P沟道MOS晶体管MP24的源极与正电源VDD相连接，并且其栅极和漏极与节点N5连接在一起。N沟道MOS晶体管MN24的源极与负电源VSS相连接，并且其栅极和漏极与节点N6连接在一起。即，二极管接法的晶体管被提供在正电源VDD与相位补偿电容C1之间，以及负电源VSS与相位补偿电容C2之间。
参考图4，将描述第二实施例中的AB类放大器电路50的操作。在这里，当输入端子INP的电压与输出端子OUT的电压相同时，假定P沟道MOS晶体管MP24和N沟道MOS晶体管MN24中的每一个的栅源电压变得低于晶体管的阈值电压，使得晶体管被设置为截止状态。
当输入端子INP的电压被偏移成与输出端子OUT的电压相比较高的电压时，电流经由P沟道MOS晶体管MP23、节点N1以及N沟道MOS晶体管MN12流过从节点N5到N沟道MOS晶体管MN15的通路，使得相位补偿电容C1放电。同样，相位补偿电容C2通过从节点6到N沟道MOS晶体管MN21的通路放电。即，通过输入级电路100的恒流源(N沟道MOS晶体管MN15)对相位补偿电容C1进行放电。通过中间级电路210的恒流源(N沟道MOS晶体管MN21)对相位补偿电容C2进行放电。
这时，根据来自于中间级电路210的恒流源(P沟道MOS晶体管MP21、N沟道MOS晶体管MN21)的电流，将P沟道MOS晶体管MP24或者N沟道MOS晶体管MN24控制为接通/截止。通过被设置为导通状态的P沟道MOS晶体管MP24或者N沟道MOS晶体管MN24，对相位补偿电容C1和C2进行放电。例如，在与输出端子OUT的电压相比较，输入端子INP的电压被偏移成较高的电压，并且缺少N沟道MOS晶体管MN21的电流的情况下，因为N沟道MOS晶体管MN21的漏极(节点N6)的电压上升，所以N沟道MOS晶体管MN24被设置为导通状态，使得相位补偿电容C2进行电荷放电。
另一方面，当输入端子INP的电压被偏移成与输出端子OUT的电压相比较低的电压时，利用通过节点N5从P沟道MOS晶体管MP21流过的电流，对相位补偿电容C1进行充电。而且，利用经由节点N2和N沟道MOS晶体管MN23的流过从P沟道MOS晶体管MP15到节点6的通路的电流，对相位补偿电容C2进行充电。即，通过中间级电路210的恒流源(P沟道MOS晶体管MP21)对相位补偿电容C1进行充电。通过输入级电路100的恒流源(P沟道MOS晶体管MP15)对相位补偿电容C2进行充电。这时，根据来自于中间级电路210的恒流源(P沟道MOS晶体管MP21、N沟道MOS晶体管MN21)的电流，将P沟道MOS晶体管MP24或者N沟道MOS晶体管MN24控制为导通/截止。通过被设置为导通状态的P沟道MOS晶体管MP24和N沟道MOS晶体管MN24对相位补偿电容C1和C2进行充电。例如，在输入端子INP的电压被偏移成与输出端子OUT的电压相比较低的电压，并且缺少P沟道MOS晶体管MP21的电流的情况下，因为P沟道MOS晶体管MP21的漏极(节点N5)的电压下降，所以P沟道MOS晶体管MP24被设置为导通状态，以对相位补偿电容C1进行充电。
中间级电路中的恒流源需要设置为如下的电流值，从而足以向或者从相位补偿电容充电和放电。但是，在第二实施例中的AB类放大器电路50中，能够通过以二极管接法连接在电源和相位补偿电容之间的P沟道MOS晶体管MP24或者N沟道MOS晶体管MN24来控制相位补偿电容的充电/放电。因此，中间级电路210中的恒流源(P沟道MOS晶体管MP21、N沟道MOS晶体管MN21)的电流值能够被变小。因此，根据本发明，与第二传统示例中的AB类放大器电路不同，中间级电路中的功率消耗量不大于输入级电路中的功率消耗量。同样，即使输入电压/输出电压像第一实施例一样发生变化，渗透电流也不会流过输出级晶体管(P沟道MOS晶体管MP31、N沟道MOS晶体管MN31)。此外，因为二极管接法的P沟道MOS晶体管MP24和N沟道MOS晶体管MN24充电和放电相位补偿电容C1和C2，所以能够实现加速负载驱动。
渗透电流没有流过输出级晶体管(P沟道MOS晶体管MP31、N沟道MOS晶体管MN31)的构造能够被应用于不需要轨对轨型输入级的放大器电路。在下文中，将参考图5至图10描述输入级电路包括差分电路101或102的AB类放大器电路。
[第三实施例]
参考图5，第三实施例中的AB类放大器电路50具有下述构造，其中从第二实施例中的AB类放大器电路移除了差分电路102。即，第三实施例中的AB类放大器电路50包括被移除了差分电路102的输入级电路100、具有与第二实施例中相同构造的中间级电路210、以及第二实施例中的末级电路300。通过此种构造，第三实施例中的AB类放大器电路50能够在从VSS+几V(例如，1V)到VDD的输入范围内进行操作。
在下文中，将描述被用作电压跟随器电路的第三实施例中的AB类放大器电路50的操作。形成输入级电路的恒流源的N沟道MOS晶体管MN15的漏极电流是2I。
当输入端子INP的电压与输出端子OUT的相同时，作为流过N沟道MOS晶体管MN15的漏极电流的一半的电流I流过N沟道MOS晶体管MN11和N沟道MOS晶体管MN12中的每一个。
当输入端子INP的电压被更改为与输出端子OUT相比较高的电压时，与第一实施例一样，P沟道MOS晶体管MP31的栅极电压下降，使得P沟道MOS晶体管MP31被设置为导通状态。因此，输出端子OUT的电压跟随输入端子INP的电压以更改为较高的电压。
这时，相位补偿电容C2作为耦合电容进行操作，但是与第一实施例一样，N沟道MOS晶体管MN23的源极电压(节点N6的电压)没有上升。因此，即使输出端子OUT的电压发生变化，流过N沟道MOS晶体管MN31的漏极的空载电流也没有发生变化。
当输入端子INP的电压被更改为与输出端子OUT相比较低的电压时，与第一实施例一样，P沟道MOS晶体管MP31的栅极电压上升，使得P沟道MOS晶体管MP31被设置为截止状态。因此，输出端子OUT的电压跟随输入端子INP的电压以更改为较低的电压。
这时，相位补偿电容C1作为耦合电容进行操作，但是与第一实施例一样，P沟道MOS晶体管MP23的源极电压(节点N5的电压)没有下降。因此，即使输出端子OUT的电压发生变化，流过P沟道MOS晶体管MP31的空载电流也不发生变化。
如上所述，根据本发明，即使在没有应用轨对轨系统的AB类放大器电路中，也能够防止在末级电路300中出现渗透电流。而且，与第二实施例一样，通过P沟道MOS晶体管MP24，能够补偿中间级电路210中的恒流源缺少的电流。因此，能够减少在中间级电路210的恒流源(P沟道MOS晶体管MP21)中所必须的对相位补偿电容进行充电和放电的电流。
[第四实施例]
参考图6，第四实施例中的AB类放大器电路50具有下述构造，其中从第二实施例中的AB类放大器电路50中移除了差分电路101。即，第四实施例中的AB类放大器电路50包括移除了差分电路101的第一实施例中的输入级电路100，以及第二实施例中的中间级210和末级电路300。通过此种构造，第四实施例中的AB类放大器电路50响应于其电压范围是从VSS到VDD-几V(例如，1V)的输入信号进行操作。
在下文中，将描述被用作电压跟随器电路的第四实施例中的AB类放大器电路50的操作。在这里，形成输入级电路中的恒流源的N沟道MOS晶体管MN15的漏极电流是2I。
当输入端子INP的电压与输出端子OUT的相同时，作为流过P沟道MOS晶体管MP15的漏极电流的一半的电流I流过P沟道MOS晶体管MP11和P沟道MOS晶体管MP12中的每一个。
当输入端子INP的电压被更改为与输出端子OUT相比较高的电压时，与第一实施例一样，N沟道MOS晶体管MN31的栅极电压下降，使得N沟道MOS晶体管MN31被设置为截止状态。因此，输出端子OUT的电压跟随输入端子INP的电压以更改为较高的电压。这时，相位补偿电容C2作为耦合电容进行操作，但是与第一实施例一样，N沟道MOS晶体管MN23的源极电压(节点N6的电压)没有上升。因此，即使输出端子OUT的电压发生变化，流过N沟道MOS晶体管MN31的空载电流也没有发生变化。
当输入端子INP的电压被更改为与输出端子OUT相比较低的电压时，与第一实施例一样，N沟道MOS晶体管MN31的栅极电压上升，使得N沟道MOS晶体管MN31被设置为导通状态。因此，输出端子OUT的电压跟随输入端子INP的电压以更改为较低的电压。这时，相位补偿电容C1作为耦合电容进行操作，但是与第一实施例一样，P沟道MOS晶体管MP23的源极电压(节点N5的电压)没有下降。因此，即使输出端子OUT的电压发生变化，流过P沟道MOS晶体管MP31的空载电流也没有发生变化。
如上所述，根据本发明，在没有应用轨对轨系统的AB类放大器电路中，能够防止在末级电路300中出现渗透电流。同样，与第二实施例一样，能够通过P沟道MOS晶体管MP24补偿中间级电路210中的恒流源缺少的电流。因此，能够减少在中间级电路210(P沟道MOS晶体管MP21)的恒流源中所必须的对相位补偿电容进行充电和放电的电流。
将描述作为第三或者第四实施例的修改的其中移除相位补偿电容C1或者C2的示例。图7中所示的AB类放大器电路包括中间级电路220，在其中移除了第三实施例中的中间级电路210的相位补偿电容C2和N沟道MOS晶体管MN24。中间级电路220和末级电路300通过节点N3、N4以及N5相连接，并且N沟道MOS晶体管MN23的漏极通过节点N4与N沟道MOS晶体管MN31的栅极相连接。
图8中所示的AB类放大器电路包括中间级电路230，在其中，移除了第四实施例中的中间级电路210的相位补偿电容C1和P沟道MOS晶体管MP24。中间级电路230和末级电路300通过节点N3、N4以及N6相连接，并且P沟道MOS晶体管MN23的漏极通过节点N3与P沟道MOS晶体管MP31的栅极相连接。
图9中所示的AB类放大器电路包括中间级电路240，在其中，移除了第三实施例中的中间级电路210的相位补偿电容C2、N沟道MOS晶体管MN23、以及N沟道MOS晶体管MN24。中间级电路240和末级电路300通过节点N3、N4以及N5被连接，并且N沟道MOS晶体管MN22的源极和N沟道MOS晶体管MN21的漏极通过节点N3与P沟道MOS晶体管MP31被连接在一起。
图10中所示的AB类放大器电路包括中间级电路250，其中，从第四实施例中的中间级电路210移除了相位补偿电容C2、N沟道MOS晶体管MN23、以及N沟道MOS晶体管MN24。中间级电路250和末级电路300通过节点N3、N4以及N5被连接，并且N沟道MOS晶体管MN22的源极和N沟道MOS晶体管MN21的漏极通过节点N3与P沟道MOS晶体管MP31连接在一起。
在图7至图10中所示的AB类放大器电路中，与第一实施例一样没有生成由于相位补偿电容而造成的渗透电流。同样，在图8和图10中所示的AB类放大器电路中，与第二和第四实施例一样，因为使用P沟道MOS晶体管MP24或者N沟道MOS晶体管MN24对相位补偿电容进行充电和放电，所以能够将中间级电路中的恒流源的电流量设置较小。
如上所述，由于不同于传统的技术，能够消除与负载的充电和放电无关的渗透电流，所以根据本发明的AB类放大器电路能够实现低的功率消耗量，并且能够被用作电压跟随器电路。因为通过用于相位补偿电容的P沟道MOS晶体管MP24或者N沟道MOS晶体管MN24能够减少恒流源的电流，所以能够改进AB类放大器电路的响应特性。能够实现负载驱动的低功率消耗操作和高速度操作，同时保持收缩效应。
以上，已经详细地描述了本发明的各种实施例。但是，具体的构造不限于上述实施例，并且在不脱离本发明的范围的情况下能够对其进行修改。同样，如果存在矛盾可以组合两个或者更多个实施例。通过用于驱动液晶显示装置中的数据线的电压跟随器电路作为示例，已经对AB类放大器电路进行了描述。

Claims (14)

1.一种AB类放大器电路，包括：
输入级电路，所述输入级电路包括被构造用于接收差分信号的第一差分对，和通过第一节点与所述第一差分对相连接的第一电流镜电路；
中间级电路，所述中间级电路包括与所述第一节点相连接的浮动恒流源、其栅极被施加有偏置电压的第一晶体管、以及通过所述第一晶体管与所述第一节点相连接的第一恒流源；
末级电路，所述末级电路包括第一输出级晶体管，所述第一输出级晶体管的栅极与所述第一节点相连接，并且所述第一输出级晶体管控制输出端子的电压；以及
第一相位补偿电容，所述第一相位补偿电容具有与所述第一恒流源和所述第一晶体管之间的第一连接节点相连接的一端，和与所述输出端子相连接的另一端。
2.根据权利要求1所述的AB类放大器电路，其中，所述第一恒流源与第一电源相连接，以及
所述中间级电路进一步包括第二晶体管，所述第二晶体管以二极管接法连接在所述第一连接节点和所述第一电源之间。
3.根据权利要求1或者2所述的AB类放大器电路，其中，所述中间级电路进一步包括通过第二节点与所述浮动恒流源相连接的第二恒流源，以及
所述末级电路进一步包括第二输出级晶体管，所述第二输出级晶体管的栅极与所述第二节点相连接，并且所述第二输出级晶体管控制所述输出端子的电压。
4.根据权利要求3所述的AB类放大器电路，其中，所述中间级电路进一步包括第三晶体管，所述第三晶体管的栅极被施加有偏置电压，以及
所述第二恒流源通过所述第三晶体管与所述第二节点相连接。
5.根据权利要求4所述的AB类放大器电路，进一步包括：
第二相位补偿电容，所述第二相位补偿电容具有与所述第二恒流源和所述第三晶体管之间的第二连接节点相连接的一端，和与所述输出端子相连接的另一端。
6.根据权利要求5所述的AB类放大器电路，其中，所述输入级电路进一步包括：
第二差分对，所述第二差分对被构造用于接收差分信号；以及
第二电流镜电路，所述第二电流镜电路通过所述第二节点与所述第二差分对相连接。
7.根据权利要求5所述的AB类放大器电路，其中，所述第二恒流源与第二电源相连接，以及
所述中间级电路进一步包括第四晶体管，所述第四晶体管以二极管接法连接在所述第二连接节点和所述第二电源之间。
8.一种显示装置，包括：
电压跟随器构造的AB类放大器电路；
其中，所述AB类放大器电路包括：
输入级电路，所述输入级电路包括被构造用于接收差分信号的第一差分对，和通过第一节点与所述第一差分对相连接的第一电流镜电路；
中间级电路，所述中间级电路包括与所述第一节点相连接的浮动恒流源、其栅极被施加有偏置电压的第一晶体管、以及通过所述第一晶体管与所述第一节点相连接的第一恒流源；
末级电路，所述末级电路包括第一输出级晶体管，所述第一输出级晶体管的栅极与所述第一节点相连接，并且所述第一输出级晶体管控制输出端子的电压；以及
第一相位补偿电容，所述第一相位补偿电容具有与所述第一恒流源和所述第一晶体管之间的第一连接节点相连接的一端，和与所述输出端子相连接的另一端；
数字模拟转换器，所述数字模拟转换器被构造为基于由灰阶电压生成电路生成的基准电压之一将显示信号提供给所述放大器电路的非反相输入端子；以及
显示面板，所述显示面板包括响应于基于所述显示信号从所述AB类放大器电路输出的电压而激活的像素电容。
9.根据权利要求8所述的显示装置，其中，所述第一恒流源与第一电源相连接，以及
所述中间级电路进一步包括第二晶体管，所述第二晶体管以二极管接法连接在所述第一连接节点和所述第一电源之间。
10.根据权利要求8或者9所述的显示装置，其中所述中间级电路进一步包括第二恒流源，所述第二恒流源通过第二节点与所述浮动恒流源相连接；以及
所述末级电路进一步包括第二输出级晶体管，所述第二输出级晶体管的栅极与所述第二节点相连接，并且所述第二输出级晶体管控制所述输出端子的电压。
11.根据权利要求10所述的显示装置，其中，所述中间级电路进一步包括第三晶体管，所述第三晶体管的栅极被施加有偏置电压；以及
所述第二恒流源通过所述第三晶体管与所述第二节点相连接。
12.根据权利要求11所述的显示装置，其中，所述AB类放大器电路进一步包括：
第二相位补偿电容，所述第二相位补偿电容具有与所述第二恒流源和所述第三晶体管之间的第二连接节点相连接的一端，和与所述输出端子相连接的另一端。
13.根据权利要求12所述的显示装置，其中，所述输入级电路进一步包括：
第二差分对，所述第二差分对被构造用于接收差分信号；以及
第二电流镜电路，所述第二电流镜电路通过所述第二节点与所述第二差分对相连接。
14.根据权利要求12所述的显示装置，其中，所述第二恒流源与第二电源相连接，以及
所述中间级电路进一步包括第四晶体管，所述第四晶体管以二极管接法连接在所述第二连接节点和所述第二电源之间。
CN200910164987A 2008-08-05 2009-08-05 Ab类放大器电路和显示装置 Pending CN101645693A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008201925A JP5075051B2 (ja) 2008-08-05 2008-08-05 Ａｂ級増幅回路、及び表示装置
JP2008201925 2008-08-05

Publications (1)

Publication Number Publication Date
CN101645693A true CN101645693A (zh) 2010-02-10

Family

ID=41652470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910164987A Pending CN101645693A (zh) 2008-08-05 2009-08-05 Ab类放大器电路和显示装置

Country Status (3)

Country Link
US (1) US8363045B2 (zh)
JP (1) JP5075051B2 (zh)
CN (1) CN101645693A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163955A (zh) * 2011-04-18 2011-08-24 上海信朴臻微电子有限公司 单端输入差分输出的低噪声放大器
CN102868376A (zh) * 2011-11-23 2013-01-09 矽创电子股份有限公司 具低功率消耗的运算放大器
CN104796095A (zh) * 2010-03-09 2015-07-22 马维尔国际贸易有限公司 Ab类放大器
CN107528557A (zh) * 2017-09-07 2017-12-29 清华大学 一种数据驱动的运算放大器
CN108768327A (zh) * 2018-05-30 2018-11-06 湖南国科微电子股份有限公司 运算放大器
CN109714031A (zh) * 2018-12-11 2019-05-03 中山芯达电子科技有限公司 一种轨到轨高性能比较器
CN114640329A (zh) * 2022-05-18 2022-06-17 深圳市时代速信科技有限公司 一种驱动电路、驱动芯片以及电子设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384479B2 (en) * 2010-03-08 2013-02-26 Advanced Micro Devices, Inc. Partial cascode in combination with full cascode operational transconductance amplifier
JP2012169820A (ja) * 2011-02-14 2012-09-06 Renesas Electronics Corp プリアンプ回路、及びマイクロフォン
EP2645565B1 (en) 2012-03-27 2019-03-06 Dialog Semiconductor GmbH A fully differential amplifier topology to drive dynamic speakers in class AB mode
EP2667506A1 (en) * 2012-05-24 2013-11-27 ST-Ericsson SA Two-stage operational amplifier in class ab
WO2013179565A1 (ja) * 2012-06-01 2013-12-05 パナソニック株式会社 増幅回路
US9438189B2 (en) * 2012-07-26 2016-09-06 Qualcomm Incorporated Low voltage multi-stage amplifier
US9292045B2 (en) 2013-02-15 2016-03-22 Apple Inc. Apparatus and method for automatically activating a camera application based on detecting an intent to capture a photograph or a video
KR20150141340A (ko) 2014-06-10 2015-12-18 삼성전자주식회사 채널 버퍼 블록을 포함하는 장치들
KR102316476B1 (ko) * 2015-06-16 2021-10-22 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치
KR102439795B1 (ko) 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치
CN105305970B (zh) * 2015-11-19 2018-03-09 重庆大学 一种低功耗动态跨导补偿Class‑AB音频功率放大器
CN108766237B (zh) * 2018-05-11 2020-09-22 昆山国显光电有限公司 驱动基板和显示面板
US11514975B2 (en) * 2021-03-18 2022-11-29 Elite Semiconductor Microelectronics Technology Inc. Amplifier and LPDDR3 input buffer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311145A (en) 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
JP3561196B2 (ja) * 1999-12-17 2004-09-02 東光株式会社 半導体集積回路
ES2261314T3 (es) * 2001-10-10 2006-11-16 Bwg Bergwerk- Und Walzwerk-Maschinenbau Gmbh Procedimiento para rebordear bandas, especialmente bandas metalicas laminadas en caliente.
JP4564285B2 (ja) * 2003-06-20 2010-10-20 株式会社東芝 半導体集積回路
JP4614704B2 (ja) * 2003-07-23 2011-01-19 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバと表示装置
KR100620662B1 (ko) 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로
JP4408715B2 (ja) * 2003-09-26 2010-02-03 Ｎｅｃエレクトロニクス株式会社 駆動回路および処理回路
JP2005223627A (ja) * 2004-02-05 2005-08-18 Asahi Kasei Microsystems Kk 演算増幅回路
JP4663465B2 (ja) * 2004-09-24 2011-04-06 三星電子株式会社 スルーレートの改善のための差動増幅器回路及び方法
KR100674913B1 (ko) 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로
JP4605601B2 (ja) * 2005-05-16 2011-01-05 ルネサスエレクトロニクス株式会社 演算増幅器
JP4549273B2 (ja) * 2005-10-11 2010-09-22 旭化成エレクトロニクス株式会社 演算増幅器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104796095A (zh) * 2010-03-09 2015-07-22 马维尔国际贸易有限公司 Ab类放大器
CN104796095B (zh) * 2010-03-09 2018-05-29 马维尔国际贸易有限公司 Ab类放大器
CN102163955A (zh) * 2011-04-18 2011-08-24 上海信朴臻微电子有限公司 单端输入差分输出的低噪声放大器
CN102868376A (zh) * 2011-11-23 2013-01-09 矽创电子股份有限公司 具低功率消耗的运算放大器
CN102868376B (zh) * 2011-11-23 2015-10-21 矽创电子股份有限公司 具低功率消耗的运算放大器
CN107528557A (zh) * 2017-09-07 2017-12-29 清华大学 一种数据驱动的运算放大器
CN107528557B (zh) * 2017-09-07 2021-03-02 清华大学 一种数据驱动的运算放大器
CN108768327A (zh) * 2018-05-30 2018-11-06 湖南国科微电子股份有限公司 运算放大器
CN109714031A (zh) * 2018-12-11 2019-05-03 中山芯达电子科技有限公司 一种轨到轨高性能比较器
CN109714031B (zh) * 2018-12-11 2023-03-17 中山芯达电子科技有限公司 一种轨到轨高性能比较器
CN114640329A (zh) * 2022-05-18 2022-06-17 深圳市时代速信科技有限公司 一种驱动电路、驱动芯片以及电子设备

Also Published As

Publication number Publication date
JP2010041392A (ja) 2010-02-18
JP5075051B2 (ja) 2012-11-14
US8363045B2 (en) 2013-01-29
US20100033464A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
CN101645693A (zh) Ab类放大器电路和显示装置
CN100442344C (zh) 驱动电路
CN1777026B (zh) 具有对称电路布局的电压比较器电路
CN103326681B (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
CN101179258B (zh) 数据接收电路、数据驱动器及显示装置
CN102376283B (zh) 输出电路、数据驱动器和显示装置
CN102446488A (zh) 半导体器件
CN101645252A (zh) 显示面板驱动器和显示装置
CN101114421A (zh) 输出驱动装置及显示装置
JP2008078987A (ja) 演算増幅器及び液晶表示装置の駆動方法
CN101645696A (zh) 差分放大器
CN103324230B (zh) 电压-电流转换器
CN100571037C (zh) 可有效放大小振幅信号的振幅的电平转换电路
CN102064817B (zh) I/o驱动电路
CN1917370B (zh) 接收机和用于操作接收机的方法
US8310428B2 (en) Display panel driving voltage output circuit
CN102446480B (zh) 一种电压转换电路
KR20100060611A (ko) 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
US8294653B2 (en) Display panel driving voltage output circuit
CN101739963B (zh) 驱动电路系统以及提高运算放大器回转率的方法
CN101931374A (zh) 差分信号接收电路和显示设备
WO2018070261A1 (ja) ドライバ回路およびその制御方法、並びに、送受信システム
CN100377258C (zh) 移位寄存电路
CN101277562A (zh) 电源电路及显示装置
CN101013881A (zh) 放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100210