CN101931374A

CN101931374A - 差分信号接收电路和显示设备

Info

Publication number: CN101931374A
Application number: CN2010101938887A
Authority: CN
Inventors: 村田俊一
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2009-06-22
Filing date: 2010-05-31
Publication date: 2010-12-29
Also published as: JP2011004309A; US20100321360A1

Abstract

本发明涉及一种差分信号接收电路和显示设备。该差分信号接收电路包括：第一差分电路，该第一差分电路包括第一导电类型的多个耗尽型晶体管并且具有第一输出节点和第二输出节点；第二差分电路，该第二差分电路包括与第一导电类型相对的第二导电类型的多个增强型晶体管，并且具有与第一和第二输出节点分别相连接的输出节点；以及反相器电路，该反相器电路连接在第一输出节点与第二输出节点之间。

Description

差分信号接收电路和显示设备

技术领域

本发明涉及一种用于接收小振幅差分信号的差分信号接收电路和具有差分信号接收电路的显示设备。

背景技术

近年来，薄且功率低的平板显示设备主要用作个人计算机(PC)和电视接收器的监视器。在平板显示设备具有代表性的液晶显示设备中，快速开发了显著增加显示像素的数目并且同时增加显示颜色的技术。在液晶显示设备中，表示显示数据的数字数据信号被外部地输入，被转换为模拟电压信号，并且被施加到液晶像素，以将图像显示在屏幕上。在表示显示数据的数字数据信号的传输中，应用使用诸如RSDS(低摆幅差分信号)的小振幅差分信号和miniLVDS(微型低压差分信号)的数据传输标准。由于数据量随着同时产生的颜色和显示像素的数目增加而增加，所以期望在显示设备中更快地进行显示数据的传输。因此，显示驱动器需要接收电路，所述接收电路用于将被输入的小振幅差分信号高速地转换为内部逻辑电压信号。

在表示显示数据的信号中，由于传输系统中的制造变化、反射、噪声等而引起电压和振幅波动。为此，在从接收电路输出的信号中，延迟时间波动并且占空比波动，所述占空比示出波形中的高(H)电平时段与低(L)电平时段之间的比率。在专利文献1和专利文献2中公开的用于减少波动的技术是公知的。

图1示出专利文献1中公开的电路构造的框图。电路包括P沟道MOS晶体管的差分对10；N沟道MOS晶体管的差分对20；P沟道MOS晶体管31；N沟道MOS晶体管34；开关32、33、35和36；反相器37和46；以及电流求和电路40。

差分信号VIN+和VIN-提供给差分对10和差分对20中的每个。P沟道MOS晶体管31连接在差分对10与电源电压VDD之间，并且用作电流源。P沟道MOS晶体管31的栅极经由开关32被连接到偏置电压VBSP并且经由开关33被连接到电源电压VDD。N沟道MOS晶体管34被连接在差分对20与电源电压VSS之间并且用作电流源。N沟道MOS晶体管34的栅极经由开关35被连接到偏置电压VBSN并且经由开关36被连接到电源电压VSS。通过电流求和电路40对差分对10和20的输出进行相加，并且经由反相器46从输出端子OUT输出相加得到的信号。

基于控制信号Sc来控制开关32和35的断开和闭合。另外，基于具有的逻辑电平由于反相器37而与控制信号Sc的逻辑电平相反的信号来控制开关33和36。因此，基于控制信号Sc，通过反相器37来控制上述两个差分对10和20，使得差分对中的任何一个能够进行操作。

根据差分信号的电压范围来切换差分对之一的操作。即，如图2中所示，当作为差分信号的电压范围的中心值的电压Vcm是电压VDD/2或更大时，N沟道MOS晶体管的差分对20被控制为被激活，并且当是电压VDD/2或更小时，P沟道MOS晶体管的差分对10被控制为被激活。

当电压Vcm是电压VDD/2或更大时，激活差分对20，开关35闭合并且开关36断开。偏置电压VBSN施加到晶体管34的栅极，并且晶体管34作为恒流源进行操作以激活差分对20。这时，开关32断开并且开关33闭合。因此，电压VDD施加到晶体管34的栅极，使得晶体管31将处于截止状态以不激活差分对10。

当电压Vcm是电压VDD/2或更小时，激活差分对10，开关32闭合并且开关33断开。偏置电压VBSP施加到晶体管31的栅极，并且晶体管31作为恒流源进行操作以激活差分对10。这时，开关35断开并且开关闭合。因此，电压VSS施加到晶体管34的栅极，使得晶体管34将处于截止状态以不激活差分对20。

如上所述，通过根据差分信号的电压Vcm来激活差分对10和差分对20中的任何一个，能够扩展可接收的差分信号的电压范围。此外，为了实现扩展，需要切换接收电路外部的控制信号Sc。另外，当差分信号的电压范围处于电压Vcm的附近时，很难确定要被激活的差分对。此外，切换的差分对有时具有不同的特性，使得延迟时间和占空比会被劣化。

接下来，参考图3中所示的框图，将描述在专利文献2中公开的电路。节点NVI+和节点NVI-是输入节点，差分信号输入到所述输入节点。晶体管51和52组成差分电路，并且它们的源极共同地连接到用于输出恒定电流I1的恒流源61。晶体管52的漏极经由电流镜电路72被连接到用于输出恒定电流I3的恒流源63以及晶体管54的栅极。晶体管51的漏极经由电流镜电路71被连接到用于输出恒定电流I2的恒流源62以及晶体管53的栅极。晶体管53的漏极连接到节点A并且直接用作输出节点NVO1。晶体管54的漏极连接到节点B并且直接用作输出节点NVO2。反相器81和82以交叉耦合的方式连接在节点A与节点B之间。

将输入节点NV1+的电压表示为VIN+并且将输入节点NV1-的电压表示为VIN-，当(NV1+)＞(NV1-)时，即，在输入节点之间存在电压差，晶体管52导通并且晶体管51截止。因此，电流I1流到晶体管52。

在这样的情况下，当恒流源61和63的电流值处于I1＞I3的关系中时，晶体管54的栅极电压上升，以导通晶体管54。因此，节点B处的电压处于电源电压VSS(GND：L电平)中。由于晶体管53截止，所以节点A处的电压处于电源电压VDD(H电平)。这样，节点NA和节点NB处于反相关系中。因此，包括反相器81和82的锁存电路进行操作，并且输出节点NVO1处于H电平并且输出节点NVO2处于L电平。

如上所述，当输出节点NVO1和NVO2输出反相电压时，包括反相器81和82的锁存电路进行操作，以加速输出电压的切换。用这种方式，防止表示输出波形中的H电平时段与L电平时段之间的比率的占空比变得不稳定。

然而，在上述电路中，当差分信号的电压差小时，锁存电路不能很好地进行操作使得输出变得不稳定。图4是示出流过差分晶体管51和52的电流I51和I52之间的关系图；以及恒流源61、62和63的电流值I1、I2和I3。在这里，假设I2＝I3＝I1/2，并且如在图2中的时刻t1处所示的那样给定输入差分信号。如图4中所示，在Vdiff＝(VIN+)-(VIN-)＝0.4V的情况下，流过晶体管52的电流I52变得基本上等于流入电流源61的电流I1，并且流过晶体管51的电流I51几乎变为零。因此，晶体管54导通并且晶体管53截止。在这样的情况下，由于输出节点NVO2处的电压Vout2处于L电平时，包括反相器81和82的锁存电路进行操作，并且因此输出节点NVO1处的电压Vout1处于H电平。

由于晶体管54根据栅极电压进行操作，所以栅极电压的变化速率与流过晶体管52的电流I52与流过恒流源63的电流I3之间的电流差(I52-I3)相关。随着电流差(I52-I3)变得较大，能够使操作速度更快。其间，在Vdiff＝(VIN+)-(VIN-)＝0.2V的情况下，与Vdiff＝0.4V的情况相比较，电流差(I52-I3)变小。因此，栅极电压的变化速率变慢。因此，当电流操作频率增加时，在输出节点NVO1和NVO2处的电压被完全地切换之前数据被切换到下一个数据。为此，电压VOUT1和VOUT2在反相器81和82的阈值电压的附近变化。因此，包括反相器81和82的锁存电路没有进行操作，并且输出变得不稳定。

另外，由于信号输入级中的差分电路包括N沟道MOS晶体管，所以在低输入电压的情况下接收电路不能进行操作。关于此情况，将会参考图5进行解释。在图5中，由晶体管50来替换恒流源61。将晶体管51和52的栅极和源极之间的电压分别表示为Vgs1和Vgs2，恒流源50响应于施加到晶体管50的栅极的偏置电压BIASN而输出恒定电流I1。输入电压的下限如下。假设输入电压差Vdiff＝(VIN+)-(VIN-)是0.4V，晶体管50的饱和电压Vds(sat)是0.2V，当电流I1流过晶体管52时的栅极和源极之间的电压Vgs2是1V时，Vgs2+Vds(sat)＝1+0.2＝1.2V。即，由于即使当1.2V或更小的信号被输入时满足晶体管50，所以电路不能进行操作。

如上所述，因为由于反射、噪声、制造变化等而使传输系统中的输入电压范围变化，所以传统的差分信号接收电路要求输入数据电压范围和输入数据差分振幅范围是宽广的。

引用列表：

[专利文献1]：JP 2004-297462A

[专利文献2]：JP-A-Heisei 5-67950

发明内容

本发明的目的是提供一种差分信号接收电路，即使在小差分输入振幅的情况下，所述差分信号接收电路输出具有低抖动的稳定信号。

在本发明的一方面中，差分信号接收电路包括：第一差分电路，所述第一差分电路包括第一导电类型的多个耗尽型晶体管并且具有第一输出节点和第二输出节点；第二差分电路，所述第二差分电路包括与第一导电类型相对的第二导电类型的多个增强型晶体管，并且具有与第一和第二输出节点分别相连接的输出节点；以及反相器电路，所述反相器电路连接在第一输出节点与第二输出节点之间。

在本发明的另一方面中，显示设备包括：显示面板，所述显示面板包括数据线、扫描线以及在数据线和扫描线的交点处布置的像素；栅极驱动器电路，所述栅极驱动器电路被构造为响应于控制信号而顺序地驱动扫描线；以及源极驱动器电路，所述源极驱动器电路被构造为响应于数据信号而驱动数据线。源极驱动器电路包括差分信号接收电路，所述差分信号接收电路接收数据信号。差分信号接收电路包括：第一差分电路，所述第一差分电路包括第一导电类型的多个耗尽型晶体管并且具有第一输出节点(NA)和第二输出节点；第二差分电路，所述第二差分电路包括与第一导电类型相对的第二导电类型的多个增强型晶体管，并且具有与第一和第二输出节点(NA、NB)分别相连接的输出节点；以及反相器电路，所述反相器电路连接在第一输出节点和第二输出节点之间。

在本发明的又一方面中，通过下述操作来实现差分信号接收方法：通过第一导电类型的耗尽型晶体管的差分对来接收差分信号；通过与第一导电类型相对的第二导电类型的增强型晶体管的差分对来接收差分信号；将与流过耗尽型晶体管的电流相对应的电流从与耗尽型晶体管相连接的电流镜电路分别提供到第一和第二节点；将与流过增强型晶体管的电流相对应的电流从与增强型晶体管相连接的电流镜电路分别提供到第一和第二节点；以及通过其输入被连接到第一节点并且其输出被连接到第二节点的反相器，基于第一节点的电压来驱动第二节点。

根据本发明，即使在小差分输入振幅的情况下，差分信号接收电路能够输出具有低抖动的稳定信号。

附图说明

根据下面结合附图对某些实施例进行的描述，本发明的以上和其他方面、优点和特征将更加明显，其中：

图1是示出传统的差分电路的构造的示意图；

图2是示出输入到传统的差分电路的差分信号的波形示意图；

图3是示出另一传统的差分电路的构造的示意图；

图4是示出施加到差分级的晶体管的电流与电压之间的关系的示意图；

图5是示出输入电压范围的示意图；

图6是示出根据本发明实施例的液晶显示设备的构造的示意图；

图7是示出根据本发明实施例的源极驱动器电路的构造的示意图；

图8是示出根据本发明实施例的差分信号接收电路的构造的示意图；

图9是示出输入信号和操作范围的示意图；

图10是示出电压范围(N沟道)的示意图；

图11是示出输入电压范围(P沟道)的示意图；

图12是示出要被比较的电路的操作的仿真结果的示意图；

图13是示出本发明的接收电路的操作的仿真结果的示意图；以及

图14是示出根据本发明另一实施例的接收电路的构造的示意图。

具体实施方式

在下文中，将参考附图来描述使用本发明的差分信号接收电路的显示设备。

图6是根据本发明的液晶显示设备的框图。液晶显示设备包括显示控制单元201、容纳在显示控制单元201中的电源电路202、源极驱动器(SD)的源极驱动器电路203、栅极驱动器(GD)的栅极驱动器电路204以及液晶面板(TFT-LCD：薄膜晶体管液晶显示器)205。在液晶面板205中，像素以矩阵的形式被布置在数据线和扫描线的交点处。显示控制单元201将显示数据信号和控制信号提供到源极驱动器电路210和栅极驱动器电路220。电源电路202提供用于操作源极驱动器203和栅极驱动器204所需要的基准电压。

源极驱动器电路210基于显示数据信号和控制信号、沿着液晶面板205的列方向来驱动数据线。栅极驱动器电路220基于控制信号、沿着液晶面板205的行方向来驱动扫描线。

在这里，图7示出用于接收显示数据信号的源极驱动器电路210的内部框图。显示数据信号是表示彩色数据的信号，所述显示数据信号作为具有小振幅的差分信号被传输。源极驱动器电路210通过接收电路301接收显示数据信号。接收电路301中的每个接收电路将差分信号转换为单端信号并且将该信号输出到内部逻辑电路302。单端信号响应于控制信号而在内部逻辑电路302中进行串行-并行转换，并且进行D/A(数字/模拟)转换，并且最后被输出到液晶面板205。

图8是在接收电路301中使用的差分信号接收电路的电路图。差分信号接收电路包括N沟道MOS晶体管MN1和MN2的差分电路110、P沟道MOS晶体管MP1和MP2的差分电路120、恒流源II1和II2、电流镜电路101至104以及反相器INV1至INV3。

晶体管MN1和MN2是耗尽型晶体管，其构造差分电路110。因此，晶体管MN1和MN2的源极经由输出恒定电流I1的恒流源II1被共同地连接到电源电压VSS。晶体管MN1的漏极连接到电流镜电路102的基准电流节点。晶体管MN2的漏极连接到电流镜电路101的基准电流节点。晶体管MP1和MP2构造差分电路120，并且其源极经由输出恒定电流I2的恒流源II2被共同地连接到电源电压VDD。晶体管MP1的漏极连接到电流镜电路103的基准电流节点。晶体管MP2的漏极连接到电流镜电路104的基准电流节点。晶体管MN1和MP1的栅极都连接到输入节点NVI-。晶体管MN2和MP2的栅极都连接到输入节点NVI+。差分信号被输入到输入节点NVI+和NVI-。输入节点VNI+的电压示出为VIN+，并且输入节点NVI-的电压示出为VIN-。

电流镜电路102的输出节点和电流镜电路103的输出节点连接到节点NA。电流镜电路101的输出节点和电流镜电路104的输出节点连接到节点NB。节点NA连接到反相器INV1的输入，并且节点NB连接到反相器INV1的输出。反相器INV2和INV3串联连接在接收电路的输出节点NVO与节点NB之间。

电流镜电路101和102连接到电源电压VDD，以基于流到基准电流节点的电流将来自输出节点的电流提供到节点NA和NB。电流镜电路103和104连接到电源电压VSS，以基于流到基准电流节点的电流将来自节点NA和NB的电流提供到输出节点。

将描述图9中所示的在时刻t1处的操作。具体地，差分信号被提供到具有(NVI+)＞(NVI-)的关系的输入节点NVI+和NVI-。

由于满足(NVI+)＞(NVI-)的关系，所以晶体管MN2导通，并且晶体管MN1截止。因此，恒定电流I1流过耗尽型晶体管MN1和MN2的差分电路110中的晶体管MN2。在这样的情况下，电流镜电路101进行操作，并且电流镜电路102停止。类似地，晶体管MP1导通，并且晶体管MP2截止。因此，恒定电流I2流过晶体管MP1和MP2的差分电路100中的晶体管MP1。在这样的情况下，电流镜电路103进行操作，并且电流镜电路104停止。

由于电流镜电路101操作并且电流镜电路104停止，所以节点NB的电压上升。类似地，由于电流镜电路103操作并且电流镜电路102停止，所以节点NA的电压下降。由于节点NA的电压下降，反相器INV1的输出电压变高，其使节点NB的电压上升。在此操作中，差分信号被转换为节点NB中的单端信号，并且使用反相器INV2和INV3作为缓冲器，将其输出到输出节点NVO作为单端信号VOUT。

在这里，参考图10，将描述输入电压范围的下限。晶体管MN1和MN2的栅极与源极之间的电压分别被假设为Vgs1和Vgs2。在恒流源II1中，偏置电压VBIASN被施加到晶体管MN0，以输出电流I1。在图9中所示的时刻t1的情况下，假设晶体管MN0的饱和电压Vds(sat)是0.2V，并且因为晶体管MN1是耗尽型晶体管，所以当电流I1流过晶体管时栅极与源极之间的电压Vgs2是0V，输入电压的下限是Vgs2+Vds(sat)＝0+0.2＝0.2V。即，能够输入具有等于或高于0.2V的信号电平的数据信号。

参考图11，将描述输入电压范围的上限。晶体管MP1和MP2的栅极与源极之间的电压分别被假定表示为Vgs1和Vgs2。在恒流源II2中，偏置电压VBIASP施加到晶体管MP0。在图9中所示的时刻t1的情况下，假设晶体管MP0的饱和电压Vds(sat)是0.2V并且假设当电流I2流过晶体管MP1时栅极与源极之间的电压Vgs1是1V，输入电压的上限是Vgs1+Vds(sat)＝1+0.2＝1.2V。即，能够输入具有等于或低于(VDD-1.2V)的信号电平的数据信号。

在图1中所示的电路中，为了扩展输入电压范围，要求根据输入电压切换通过控制端子从外部提供的控制信号Sc。在本发明中，由于输入电压范围宽广，不需要用于外部信号的控制端子。即，不需要通过外部控制电路来切换操作的晶体管，并且还能够扩展输入电压范围，以接受小振幅信号。

接下来，将描述当小电压差(Vdiff)的差分信号被输入在输入节点NVI+与NVI-之间的操作。

首先，在图8中所示的电路中，将描述不存在反相器INV1时的操作。当输入差分信号输入到具有(NVI+)＞(NVI-)的关系的输入节点NVIN+和NVI-时，晶体管MN2导通，并且晶体管MN1截止。因此，恒定电流I1流过具有耗尽型晶体管MN1和MN2的差分电路中的晶体管MN2。在这样的情况下，电流镜电路101操作，并且电流镜电路102停止。其间，晶体管MP1导通，并且晶体管MP2截止。因此，恒定电流I2流过具有晶体管MP1和MP2的差分电路中的晶体管MP1。在这样的情况下，电流镜电路103操作，并且电流镜电流104停止。

由于电流镜电路101操作并且电流镜电路104停止，因此节点NB的电压上升。另外，由于电流镜电路103操作并且电流镜电路102停止，因此节点NA的电压下降。图12示出仿真该状态时的波形。当输入差分信号的电压差(Vdiff)小并且操作频率高时，节点NA和NB的电压波形将会是与正弦曲线相类似的波形。

接下来，如图8中所示，将描述当存在反相器INV1时的操作。在节点NA和NB中，电压处于反相关系。例如，当节点NA变成L电平时，反相器INV1操作使得节点NB处于H电平。即，在节点NA处提供有信号电平的反相器INV1操作，以协助节点NB的电压变化。因此，如图13中所示，反相器INV1扩大节点NB处的电压振幅。因此，即使当输入差分信号的电压差(Vdiff)小时，能够获得具有大振幅的输出。另外，由于通过反相器INV1缩短波形的上升和下降的转换时间，所以具有稳定占空比和具有低抖动的信号被输出到输出节点NVO。

在图2中所示的电路中，当输入差分信号的电压差(Vdiff)小时，锁存电路不进行操作并且输出变得不稳定。然而，在本发明中，如上所述，即使当输入电压差(Vdiff)小时，也能够实现稳定的操作。

如上所述，当作为非掺杂型晶体管的耗尽型N沟道MOS晶体管的差分放大器电路与增强型P沟道MOS晶体管的差分放大器电路相组合时，能够扩展输入电压范围。此外，当反相器被提供在其相位彼此相反的差分信号之间并且通过反相器执行协助操作时，能够在短时间内执行电压切换，并且因此，即使当输入电压差(Vdiff)小时，差分信号接收电路也能够稳定地进行操作。

图14是示出具有增益A1，替代被用作比较器并且与节点NA和NB相连接的反相器INV2的差分放大器701的连接的示例的图。差分放大器701的输出经由输出电路702被连接到输出节点NVO。以此方式，即使当输入电压差(Vdiff)小时，输出也能够获得稳定的占空比。

如上所述，根据本发明，当耗尽型N沟道MOS晶体管的差分级与增强型P沟道MOS晶体管的差分级相组合时，能够扩大输入信号的电压范围。此外，即使当输入差分信号的电压差小时，也能够输出具有稳定的占空比的信号。

当输入信号是接近电源电压VDD的小振幅信号时，优选的是，将耗尽型P沟道MOS晶体管的差分级与增强型N沟道MOS晶体管的差分级相组合。

Claims

1.一种差分信号接收电路，包括：

第一差分电路，所述第一差分电路包括第一导电类型的多个耗尽型晶体管，并且具有第一输出节点和第二输出节点；

第二差分电路，所述第二差分电路包括与所述第一导电类型相对的第二导电类型的多个增强型晶体管，并且具有与所述第一和第二输出节点分别相连接的输出节点；以及

反相器电路，所述反相器电路连接在所述第一输出节点与所述第二输出节点之间。

2.根据权利要求1所述的差分信号接收电路，进一步包括：

波形整形电路，所述波形整形电路与所述第二输出节点相连接，并且被构造为输出单端信号，

其中所述反相器电路具有与所述第一输出节点相连接的输入以及与所述第二输出节点相连接的输出。

3.根据权利要求1所述的差分信号接收电路，进一步包括：

差分放大器电路，所述差分放大器电路具有与所述第一和第二输出节点相连接的差分输入。

4.根据权利要求1至3中的任何一项所述的差分信号接收电路，其中所述第一差分电路包括：

第一恒流源，所述第一恒流源被共同地连接到所述耗尽型晶体管的源极，并且被构造为将恒定电流提供到所述耗尽型晶体管；

第一电流镜电路，所述第一电流镜电路与所述耗尽型晶体管中的一个耗尽型晶体管的漏极相连接，并且被构造为将与流过所述一个耗尽型晶体管的电流相对应的电流提供给所述第一输出节点；以及

第二电流镜电路，所述第二电流镜电路与所述耗尽型晶体管中的另一个耗尽型晶体管的漏极相连接，并且被构造为将与流过所述另一个耗尽型晶体管的电流相对应的电流提供给所述第二输出节点，以及

其中所述第二差分电路包括：

第二恒流源，所述第二恒流源被共同地连接到所述增强型晶体管的源极，并且被构造为将恒定电流提供给所述增强型晶体管；

第三电流镜电路，所述第三电流镜电路与所述增强型晶体管中的一个增强型晶体管的漏极相连接，并且被构造为将与流过所述一个增强型晶体管的电流相对应的电流提供给所述第一输出节点；以及

第四电流镜电路，所述第四电流镜电路与所述增强型晶体管中的另一个增强型晶体管的漏极相连接，并且被构造为将与流过所述另一个增强型晶体管的电流相对应的电流提供给所述第二输出节点。

5.根据权利要求1至3中的任何一项所述的差分信号接收电路，其中所述第一差分电路包括耗尽型N沟道MOS晶体管的差分对，以及

其中所述第二差分电路包括增强型P沟道MOS晶体管的差分对。

6.一种显示设备，包括：

显示面板，所述显示面板包括数据线、扫描线以及在所述数据线和所述扫描线的交点处布置的像素；

栅极驱动器电路，所述栅极驱动器电路被构造为响应于控制信号来顺序地驱动所述扫描线；以及

源极驱动器电路，所述源极驱动器电路被构造为响应于数据信号来驱动所述数据线，

其中所述源极驱动器电路包括差分信号接收电路，所述差分信号接收电路接收所述数据信号，

其中所述差分信号接收电路包括：

7.根据权利要求6所述的显示设备，进一步包括：

8.根据权利要求6所述的显示设备，进一步包括：

9.根据权利要求6至8中的任何一项所述的显示设备，其中所述第一差分电路包括：

第一恒流源，所述第一恒流源被共同地连接到所述耗尽型晶体管的源极，并且被构造为将恒定电流提供给所述耗尽型晶体管；

其中所述第二差分电路包括：

10.根据权利要求6至8中的任何一项所述的显示设备，其中所述第一差分电路包括耗尽型N沟道MOS晶体管的差分对，以及

其中所述第二差分电路包括增强型P沟道MOS晶体管的差分对。

11.根据权利要求6所述的显示设备，其中所述显示面板包括液晶显示面板。

12.一种差分信号接收方法，包括：

通过第一导电类型的耗尽型晶体管的差分对来接收差分信号；

通过与所述第一导电类型相对的第二导电类型的增强型晶体管的差分对来接收所述差分信号；

将与流过所述耗尽型晶体管的电流相对应的电流从与所述耗尽型晶体管相连接的电流镜电路分别提供给第一和第二节点；

将与流过所述增强型晶体管的电流相对应的电流从与所述增强型晶体管相连接的电流镜电路分别提供给所述第一和第二节点；以及

通过其输入连接到所述第一节点并且其输出连接到所述第二节点的反相器，基于所述第一节点的电压来驱动所述第二节点。