CN102339584A - 转换速率促进电路、具有该电路的输出缓冲器及其方法 - Google Patents

转换速率促进电路、具有该电路的输出缓冲器及其方法 Download PDF

Info

Publication number
CN102339584A
CN102339584A CN2011102214389A CN201110221438A CN102339584A CN 102339584 A CN102339584 A CN 102339584A CN 2011102214389 A CN2011102214389 A CN 2011102214389A CN 201110221438 A CN201110221438 A CN 201110221438A CN 102339584 A CN102339584 A CN 102339584A
Authority
CN
China
Prior art keywords
signal
input signal
unit
comparer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102214389A
Other languages
English (en)
Other versions
CN102339584B (zh
Inventor
金珉成
蒋一权
柳枝澔
金瑛哲
尹浚烈
李暾雨
金素娟
闵庚源
李在勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megna Zhixin Hybrid Signal Co.,Ltd.
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN102339584A publication Critical patent/CN102339584A/zh
Application granted granted Critical
Publication of CN102339584B publication Critical patent/CN102339584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

提供了一种转换速率促进电路、具有该电路的输出缓冲器及其方法。在包括上拉单元和下拉单元的输出缓冲器中，其中，所述上拉单元通过接收缓冲器输入信号并执行上拉操作来提供第一电平的缓冲器输出信号，所述下拉单元通过接收缓冲器输入信号并执行下拉操作来提供具有与第一电平相反的相位的第二电平的缓冲器输出信号，转换速率促进电路包括：第一比较器，通过输入第一输入信号和第二输入信号来产生第一促进信号，以促进输出缓冲器的上拉单元的上拉操作；第二比较器，通过输入第一输入信号和第二输入信号来产生第二促进信号，以促进输出缓冲器的下拉单元的下拉操作。

Description

转换速率促进电路、具有该电路的输出缓冲器及其方法
本申请要求于2010年7月19日提交到韩国知识产权局的第10-2010-0069425号韩国专利申请的优先权，其全部公开合并于此，以资所有目的的参考。
技术领域
以下描述涉及源极驱动器，更为具体地讲，涉及用于输出缓冲器的转换速率促进电路和用于具有输出缓冲器的源极驱动器的输出缓冲器。
背景技术
在作为代表性平板显示器的液晶显示器(LCD)设备中，随着分辨率增加，最大驱动频率增加。因此，用于驱动液晶显示器的液晶面板的源极驱动器应在短的时间内驱动期望的目标值。然而，随着液晶面板的负载增加，源极驱动器的转换速率降低。转换速率表示输出信号多快地赶上输入信号，并表示时间对电压的梯度。如果转换速率低，则源极驱动器无法将期望的目标值提供给液晶面板，从而降低图像品质。
在具有高负载的源极驱动器中，增加输出缓冲器的驱动器晶体管的大小可以是获得高转换速率的方式。但是，该方法需求大空间，并因此促进成本。
发明内容
根据一总体方面，提供了一种用于输出缓冲器的转换速率促进电路，所述转换速率促进电路包括上拉单元和下拉单元，所述上拉单元通过接收缓冲器输入信号并执行上拉操作来提供第一电平的缓冲器输出信号，所述下拉单元通过接收输入信号并执行下拉操作来提供具有与第一电平相反相位的第二电平的缓冲器输出信号，所述电路包括：第一比较器，被配置为通过输入第一输入信号和第二输入信号来产生第一促进信号，所述第一促进信号被配置为促进输出缓冲器的上拉单元的上拉操作；第二比较器，被配置为通过输入第一输入信号和第二输入信号来产生第二促进信号，所述第二促进信号被配置为促进输出缓冲器的下拉单元的下拉操作。
在所述电路中，第一输入信号可包括缓冲器输入信号，第二输入信号可包括缓冲器输出信号。
在所述电路中，第一比较器还可被配置为响应于缓冲器输入信号从高电平改变到低电平而产生第一促进信号。
在所述电路中，第一比较器还可被配置为在产生第一促进信号之后被停止。
在所述电路中，第一比较器可包括：第一比较单元，被配置为接收第一输入信号和第二输入信号并比较第一输入信号与第二输入信号；第一信号产生单元，被配置为根据第一比较单元的输出信号产生第一促进信号。
在所述电路中，上拉单元可包括：PMOS晶体管；电流镜，包括一对PMOS晶体管，下拉单元可包括：NMOS晶体管；电流镜，包括一对NMOS晶体管。
在所述电路中，第一比较单元可包括一对晶体管，所述一对晶体管被配置为用于差分放大，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；第一比较单元的输出信号可被提供给所述一对晶体管中被提供第一输入信号的的晶体管的漏极。
在所述电路中，第一信号产生单元可包括：第一PMOS晶体管，被配置为基于第一偏置信号执行电流镜操作；第二PMOS晶体管，连接到第一PMOS晶体管并被配置为基于第一比较单元的输出信号产生第一促进信号，其中，第一信号产生单元，还被配置为将第一促进信号提供给下拉单元的电流镜。
在所述电路中，第一比较单元可包括一对晶体管，所述一对晶体管被配置为用于差分放大，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；第一比较单元的输出信号可被提供给所述一对晶体管中被提供第一输入信号的的晶体管的漏极。
在所述电路中，第一信号产生单元可包括：第一PMOS晶体管，被配置为基于第一偏置信号执行电流镜操作；第二PMOS晶体管，连接到第一PMOS晶体管并被配置为基于第一比较单元的输出信号产生第一促进信号，其中，第一信号产生单元还被配置为将第一促进信号提供给下拉单元的下拉晶体管。
在所述电路中，上拉单元可包括PMOS晶体管，下拉单元可包括NMOS晶体管。
在所述电路中，第一比较单元可包括一对NMOS晶体管，所述一对晶体管被配置为用于差分放大，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；第一比较单元的输出信号可被提供给所述一对NMOS晶体管中被提供第一输入信号的的晶体管的漏极。
在所述电路中，第一信号产生单元可包括：第一PMOS晶体管，被配置为基于第一偏置信号执行电流镜操作；第二PMOS晶体管，连接到第一PMOS晶体管并被配置为基于第一比较单元的输出信号产生第一促进信号，其中，第一信号产生单元还被配置为将第一促进信号提供给下拉单元的下拉晶体管。
在所述电路中，第一比较器还可包括第一控制器，所述第一控制器被配置为在第一比较单元产生第一促进信号之后停止第一比较单元的操作。
在所述电路中，第一控制器可包括第一NMOS晶体管，所述第一NMOS晶体管连接到第一比较单元并被配置为基于第一使能信号停止第一比较单元的操作。
在所述电路中，第二比较器还可被配置为响应于缓冲器输入信号从低电平改变到高电平而产生第二促进信号。
在所述电路中，第二比较器还可被配置为在产生第二促进信号之后被停止。
在所述电路中，第二比较器可包括：第二比较单元，被配置为输入第一输入信号和第二输入信号并比较第一输入信号与第二输入信号；第二信号产生单元，被配置为根据第二比较单元的输出信号产生第二促进信号。
在所述电路中，上拉单元可包括：PMOS晶体管；电流镜，包括一对PMOS晶体管，下拉单元可包括：NMOS晶体管；电流镜，包括一对NMOS晶体管。
在所述电路中，第二比较单元可包括一对PMOS晶体管，所述一对PMOS晶体管被配置为用于差分放大，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；第二比较单元的输出信号可被提供给所述一对PMOS晶体管中的提供有第一输入信号的晶体管的漏极。
在所述电路中，第二信号产生单元可包括：第二NMOS晶体管，被配置为基于包括与第一偏置信号相反的相位的第二偏置信号执行电流镜操作；第三NMOS晶体管，连接到第二NMOS晶体管并被配置为基于第二比较单元的输出信号产生第二促进信号，其中，第二信号产生单元还被配置为将第二促进信号提供给上拉单元的电流镜。
在所述电路中，第二比较单元包括一对PMOS晶体管，所述一对PMOS晶体管被配置为用于差分放大，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；第二比较单元的输出信号可被提供给所述一对PMOS晶体管中的提供有第二输入信号的晶体管的漏极。
在所述电路中，第二信号产生单元可包括：第二NMOS晶体管，被配置为基于包括与第一偏置信号相反的相位的第二偏置信号执行电流镜操作；第三NMOS晶体管，连接到第二NMOS晶体管并被配置为基于第二比较单元的输出信号产生第二促进信号，其中，第二信号产生单元还被配置为将第二促进信号提供给上拉单元的上拉晶体管。
在所述电路中，上拉单元可包括PMOS晶体管；下拉单元课包括NMOS晶体管。
在所述电路中，第一比较单元可包括一对PMOS晶体管，所述一对PMOS晶体管被配置为用于差分放大，所述一对PMOS晶体管中第一输入信号和第二输入信号提供给各自的栅极；第二比较单元的输出信号可被提供给所述一对PMOS晶体管中的提供有第二输入信号的晶体管的漏极。
在所述电路中，第二信号产生单元可包括：第二NMOS晶体管，被配置为基于包括与第一偏置信号相反的相位的第二偏置信号来执行电流镜操作；第三PMOS晶体管，连接到第二PMOS晶体管并被配置为基于第二比较单元的输出信号产生第二促进信号，其中，第二信号产生单元还被配置为将第二促进信号提供给上拉单元的上拉晶体管。
在所述电路中，第二比较器还可包括第二控制器，所述第二控制器被配置为在第二比较单元产生第二促进信号之后停止第二比较单元的操作。
在所述电路中，第二控制器可包括第三PMOS晶体管，所述第三PMOS晶体管连接到第二比较单元并被配置为基于包括与第一使能信号相反的相位的第二使能信号停止第一比较单元的操作。
在另一总体方面，提供了一种用于源极驱动器的输出缓冲器，所述输出缓冲器包括：放大电路单元和转换速率促进单元。其中，放大电路单元，包括：上拉单元，被配置为通过接收缓冲器输入信号以及执行上拉操作来提供第一电平的缓冲器输出信号；下拉单元，被配置为通过接收缓冲器输入信号以及执行下拉操作来提供包括与第一电平相反的相位的第二电平的缓冲器输出信号。转换速率促进电路，被配置为通过将缓冲器输入信号设置为第一输入信号以及将缓冲器输出信号设置为第二输入信号来产生第一提供信号和第二促进信号，以促进放大电路单元的上拉单元的上拉操作和下拉单元的下拉操作。
在所述输出缓冲器中，转换速率促进单元可包括：第一比较器，被配置为：输入第一输入信号和第二输入信号，以及，产生第一促进信号；第二比较器，被配置为：输入第一输入信号和第二输入信号，以及，产生第二促进信号。
在所述输出缓冲器中，第一比较器和第二比较器中的每一个可包括：比较单元，被配置为输入第一输入信号和第二输入信号并比较第一输入信号与第二输入信号；信号产生单元，被配置为根据比较单元的输出信号产生第一促进信号和第二促进信号。
在所述输出缓冲器中，所述第一比较器和第二比较器中的每一个还可包括：控制器，被配置为在所述第一比较器和第二比较器产生第一促进信号和第二促进信号之后，基于第一使能信号和第二使能信号停止所述第一比较器和第二比较器的操作。
在另一总体方面中，提供了一种具有输出缓冲器的源极驱动器，其中，输出缓冲器输入输入信号并提供输出信号，所述源极驱动器包括放大电路单元和转换速率促进电路，其中，放大电路单元包括：上拉单元，被配置为通过接收缓冲器输入信号以及执行上拉操作来提供第一电平的缓冲器输出信号；下拉单元，被配置为通过接收缓冲器输入信号以及执行下拉操作来提供包括与第一电平相反的相位的第二电平的缓冲器输出信号。转换速率促进电路被配置为通过将缓冲器输入信号设置为第一输入信号以及将缓冲器输出信号设置为第二输入信号来产生第一提供信号和第二促进信号，以促进放大电路单元的上拉单元的上拉操作和下拉单元的下拉操作。
在另一总体方面中，提供了一种用于输出缓冲器的转换速率促进电路的方法，所述方法包括：由第一比较器通过输入第一输入信号和第二输入信号来产生第一促进信号，所述第一促进信号被配置为促进所述输出缓冲器的上拉单元的上拉操作；由第二比较器通过输入第一输入信号和第二输入信号来产生第二促进信号，所述第二促进信号被配置为促进所述输出缓冲器的下拉单元的下拉操作。
在另一总体方面中，提供了一种用于输出缓冲器的转换速率促进电路，所述电路包括：第一比较器，被配置为通过输入第一信号和第二信号来产生第一促进信号，所述第一促进信号被配置为促进输出缓冲器的上拉单元的上拉操作；第二比较器，被配置为通过输入第一信号和第二信号来产生第二促进信号，所述第二促进信号被配置为促进输出缓冲器的下拉单元的下拉操作。
在所述电路中，第一比较器还可被配置为响应于第一信号从高电平改变到低电平产生第一促进信号。
在所述电路中，第一比较器可还被配置为在产生第一促进信号之后被停止。
在所述电路中，第一比较器可包括：第一比较单元，被配置为接收第一信号和第二信号并比较第一信号与第二信号；第一信号产生单元，被配置为根据第一比较单元的输出信号产生第一促进信号。
在所述电路中，第二比较器还可被配置为响应于第一信号从低电平改变到高电平产生第二促进信号。
在所述电路中，第二比较器可包括：第二比较单元，被配置为输入第一信号和第二信号并比较第一信号与第二信号；第二信号产生单元，被配置为根据第二比较单元的输出信号产生第二促进信号。
可从以下详细的描述、附图和权利要求，将清楚其它特征和方面。
附图说明
图1是示出根据示例实施例的平板显示器元件的框图。
图2是示出图1中的源极驱动器的框图。
图3是示出根据示例实施例的输出缓冲器的框图。
图4是示出图3中的输出缓冲器的详细电路图。
图5是图4中的输出缓冲器的操作波形图。
图6是根据另一示例实施例的输出缓冲器的框图。
图7是图6中的输出缓冲器的详细电路图。
图8是图7中的输出缓冲器的操作波形图。
贯穿附图和详细描述，除非另有描述，相同附图标号应被理解为指示相同元件、特征和结构。为了清楚、示出和方便，这些元件的相对大小和描述可被夸大。
具体实施方式
提供以下详细描述以有助于读者获得在此描述的方法、设备和/或系统的全面的理解。因此，在此描述的系统、设备和/或方法的各种改变、修改和等同物将被建议给本领域普通技术人员。描述的处理步骤和/或操作的进程为示例，然而，步骤和/或操作的顺序不限于在此阐述，并可以以本领域已知的方式改变，除非必须以特定顺序发生的步骤和/或操作之外。另外，为了更加清除和简明，可省略公知功能和结构的描述。
图1是示出根据示例实施例的平板显示器设备的示意性框图。参照图1，平板显示器设备可包括：栅极驱动器10，可将驱动信号提供给多条栅极线G1-Gn；源极驱动器20，可将数据信号提供给多条数据线D1-Dm；平板显示器面板30，多个像素31可在所述平板显示器板31上设置于栅极线G1-Gn与数据线D1-Dm的交叉处。
设置于平板显示器面板30上的像素31可被栅极驱动信号驱动并且可基于数据显示图像，其中，所述栅极驱动信号可从栅极驱动器10提供给栅极线G1-Gn，所述数据可从源极驱动器20提供给数据线D1-Dm。平板显示器面板30可包括液晶显示器(LCD)面板。
平板显示器面板还可包括控制器40控制栅极驱动器10和源极驱动器20。
图2是示出图1中的源极驱动器20的框图。参照图2，源极驱动器可包括移位寄存器21、锁存器22、数模转换器(DAC)25和输出缓冲器27。
可基于锁存使能信号对每条列线取样每个像素31的R、G、B(红、绿、蓝)数据，并且将所述数据存储于锁存器23。数模转换器25可将存储于锁存器23的数字R、G、B数据转换为模拟R、G、B数据。输出缓冲器27可放大可由数模转换器27已转换的模拟R、G、B数据信号，并可通过数据线D1-Dm将放大的信号提供给平板显示器面板30的每个像素31。从而，平板显示器板30可显示期望的图像。
图3是示出根据示例实施例的输出缓冲器的框图。参照图3，输出缓冲器27可包括放大电路单元271和转换速率促进电路300。放大电路单元271可接收缓冲器输入信号IN，并可提供第一电平或第二电平的缓冲器输出信号OUT。放大电路单元271可以为可通过对缓冲器输入信号IN进行放大来提供缓冲器输出信号OUT的放大器，并可包括单位增益放大器(unity gainamplifier)。
在图3中，放大电路单元271可包括输出端2，该输出端2可提供缓冲器输出信号OUT。放大电路单元271可包括上拉单元和下拉单元，其中，所述上拉单元可通过基于缓冲器输入信号IN执行上拉操作来提供第一电平的缓冲器输出信号OUT，所述下拉单元可通过基于缓冲器输入信号IN执行下拉操作来提供第二电平的缓冲器输出信号OUT。
上拉单元可包括上拉晶体管PU，所述上拉晶体管PU可从其栅极接收上拉信号并可连接在电压源电压(例如，VDD)与输出端之间。上拉晶体管PU可包括PMOS晶体管。上拉单元还可包括电流镜，所述电流镜可包括PMOS晶体管PM1、PM2。下拉单元可包括下拉晶体管PD，所述下拉晶体管PD可从其栅极接收下拉信号并可连接在接地电压(例如，VSS)与输出端之间。下拉晶体管PD可包括NMOS晶体管。下拉单元还可包括电流镜，所述电流镜可包括NMOS晶体管PN1、PN2。上拉晶体管PU和下拉晶体管PD的栅极还可连接到电阻器R。
转换速率促进电路单元300可通过将缓冲器输入信号IN设置为第一输入信号INP以及将缓冲器输出信号设置为第二输入信号INN来将第一促进信号Ipout和第二促进信号Inout提供给放大电路单元271。第一促进信号Ipout可被提供给放大电路单元27 1的下拉单元以促进下拉操作，以及，第二促进信号Inout可被提供给放大电路单元271的上拉单元以促进上拉操作。
在图3中，L表示负载，并可包括电阻器R和电容器C。
图4是图3中的转换速率促进电路单元300的详细电路图。参照图4，转换速率促进电路单元300可包括：第一比较器310，可通过将第一输入信号INP与第二输入信号INN相比较来将第一促进信号Ipout提供给放大电路单元271的下拉单元，其中，所述第一输入信号INP为缓冲器输入信号IN，第二输入信号INN为缓冲器输出信号OUT；第二比较器320，可通过将第一输入信号INP与第二输入信号INN相比较来将第二促进信号Inout提供给放大电路单元271的上拉单元。
第一比较器310可包括：第一比较单元311，可比较第一输入信号INP与第二输入信号INN；第一信号产生单元313，可基于第一比较单元311的输出信号产生第一促进信号Ipout。
第一比较单元311可包括：PMOS晶体管MP1、MP2，可通过从其栅极接收第一偏置信号BIASP来提供电流镜；NMOS晶体管MN1、MN2，可差分放大提供给其栅极的第一输入信号INP和第二输入信号INN，并可将输出信号N1提供给NMOS晶体管MN1的漏极(PMOS晶体管MP1的漏极)，其中，所述NMOS晶体管MN1被提供第一输入信号INP。
第一比较器311还可包括NMOS晶体管MN3，所述NMOS晶体管MN3可通过从其栅极接收第二偏置信号BIASN来启动第一比较器311的操作。第二偏置信号BIASN可以是具有与第一偏置信号BIASP的相反相位的信号。
第一信号产生单元313可包括：PMOS晶体管MP3，可通过从其栅极接收第一偏置电压BIASP来提供电流镜；PMOS晶体管MP4，可通过从其栅极接收第一比较器311的输出信号N1来产生第一促进信号Ipout。
第一比较器310还可包括第一控制器315，该第一控制器315可控制第一比较器310的操作。响应于第一比较器310产生第一促进信号Ipout，第一控制器315可停止第一比较器310的操作。第一控制器315可包括NMOS晶体管MN4，其中，第一使能信号EN施加到所述NMOS晶体管MN4的栅极。
第二比较器320可包括：第二比较单元321，可比较第一输入信号INP与第二输入信号INN；第二信号产生单元323，可基于第二比较单元321的输出信号产生第二促进信号Inout。
第二比较单元321可包括：NMOS晶体管MN5、MN6，可通过从其栅极接收第二偏置电压BIASN来提供电流镜；PMOS晶体管MP6、MP5，可差分放大提供给其栅极的第一输入信号INP与第二输入信号INN，并可将输出信号N2提供给PMOS晶体管MP6的漏极(NMOS晶体管MN6的漏极)，其中，所述PMOS晶体管MP6提供有第一输入信号INP。第二比较器321还可包括PMOS晶体管MP7，所述PMOS晶体管MP7可通过从其栅极接收第一偏置信号BIASP来启动第二比较器321的操作。
第二信号产生单元323可包括：NMOS晶体管MN7，可通过从其栅极接收第二偏置电压BIASN来提供电流镜；NMOS晶体管MN8，可通过从其栅极接收第二比较器321的输出信号来产生第二促进信号。
第二比较器320还可包括第二控制器325，该第二控制器325可控制第二比较器320的操作。响应于第二比较器320产生第二促进信号Inout，第二控制器325可停止第二比较器320的操作。第二控制器325还可包括PMOS晶体管MP8，第二使能信号ENB施加到栅极。第二使能信号ENB可以为具有与第一使能信号EN相反的相位的信号。
通过参照图5的操作波形示图来解释图3和图4中的输出缓冲器27的操作。
如图5所示，响应于缓冲器输入信号IN从第一电平改变到第二电平，例如，响应于缓冲器输入信号IN从低电平改变到高电平，第一输入信号INP和第二输入信号INN可被提供给转换速率促进电路单元300，其中，第一输入信号INP可以为高电平信号，第二输入信号INN可以为相比于第一输入信号INP为相对低的电平信号。在一实施例中，第一使能信号EN可以为高电平信号，第二使能信号ENB可以成为低电平信号。因此，第一比较器310和第二比较器320可被启动。
第一比较器310的第一比较单元311的输出信号N1可提供低电平信号，并且可被提供给PMOS晶体管MP4的栅极。如图5中所示，PMOS晶体管MP4可被导通，并且第一信号产生单元313可产生第一促进信号Ipout。第一促进信号Ipout可被提供给放大电路单元271的下拉单元，以形成电流镜PN1、PN2的电流通路。因此，如图5所示，响应于由第一比较器的第一促进信号Ipout形成电流通路，下拉晶体管PD的栅极电压电平Vnout可急剧降低，并且放大电路单元271的输出信号OUT可基于缓冲器输入信号IN急剧变成高电平。
同时，在第二比较器320中，第二比较器320的输出信号N2还可成为低电平信号并且可被提供给NMOS晶体管MN8的栅极。NMOS晶体管MN8可被截止，并且第二信号产生单元323可以使第二促进信号Inout不被产生。
在缓冲器输出信号OUT响应于缓冲器输入信号IN从低电平改变为高电平而改变为高电平之后，第一使能信号EN可成为低电平，并且第二使能信号ENB可成为高电平。因此，第一比较器313和第二比较器323的操作可被停止。可以期望，在缓冲器输入信号IN从低电平改变到高电平(例如，图5的时间段t 1)时，第二使能信号ENB保持低电平。
在示例实施例中，在第一比较器310和第二比较器320基于缓冲器输入信号IN输出缓冲器输出信号OUT之后，第一使能信号EN和第二使能信号ENB可被设置为停止。因此，在输出信号OUT被输出之后，第一比较器310和第二比较器320的操作可被停止，进一步防止电流的消耗。所以，响应于转换速率促进功能添加到输出缓冲器27，可仅对预定时间段(例如，图5中的时间段t1)执行促进操作，因此添加到输出缓冲器27的转换速率促进功能引起的电流消耗会影响不大。
同时，如图5中所示，响应于缓冲器输入信号IN从第二电平改变到第一电平，例如，响应于缓冲器输入信号IN从高电平改变到低电平，第一输入信号INP和第二输入信号INN可被提供给转换速率促进电路单元300，其中，所述第一输入信号INP可以为低电平信号，所述第二输入信号INN可以为相比于第一输入信号INP为相对高电平。在一示例中，第一使能信号EN可以为高电平信号，第二使能信号ENB可以成为低电平信号。因此，第一比较器310和第二比较器320可以被启动。
第一比较器310的第一比较单元311的输出信号N1可成为高电平信号，并可被提供给PMOS晶体管PM4的栅极。PMOS晶体管MP4可被截止，并且第一信号产生单元313可引起不产生第一促进信号Ipout。
第二比较器320的第二比较单元321的输出信号N2可成为高电平信号，并可被提供给NMOS晶体管MN8的栅极。因此，NMOS晶体管MN8可被导通，并且第二信号产生单元323可产生第二促进信号Inout。
第二促进信号Inout可被提供给放大电路单元271的上拉单元，以形成电流镜PM1、PM2的电流通路。因此，上拉晶体管PU的栅极电压电平Vpout可通过上拉单元的电流镜PM1、PM2急剧增加，因此，放大电路单元271的输出信号OUT可成为低电平，如图5中所示。
如上所述，在第一比较器310和第二比较器320基于缓冲器输入信号IN输出缓冲器输出信号OUT之后，第一使能信号EN和第二使能信号ENB被设置为停止，用于停止第一比较器310和第二比较器320的操作。可以期望，在缓冲器输入信号IN从高电平改变到低电平(图5中的t2)的同时，第一使能信号EN保持高电平。
图6是根据另一示例实施例的输出缓冲器的框图。参照图6，输出缓冲器27可包括放大电路单元281和转换速率促进电路单元600。放大电路单元281可以为如下的放大器并且可包括单位增益放大器，即，所述放大器可接收缓冲器输入信号IN以提供第一电平或第二电平的缓冲器输出信号OUT。
在图6的示例中，放大电路单元281可具有输出端2，所述输出端2可提供缓冲器输出信号OUT，但这仅是示例。放大电路单元281可具有上拉单元和下拉单元，其中，所述上拉单元可通过基于缓冲器输入信号IN执行上拉操作来提供第一电平的缓冲器输出信号，下拉单元可通过基于缓冲器输入信号IN执行下拉操作来提供第二电平的缓冲器输出信号OUT。与图3的输出缓冲器不同，在该示例实施例中的输出缓冲器中，上拉单元和下拉单元可分别只包括PMOS晶体管PU和NMOS晶体管PD。
转换速率促进电路单元600可通过将缓冲器输入信号IN设置为第一输入信号INP和将缓冲器输出信号设置为第二输入信号INN来对放大电路单元28 1提供第一促进信号Inout和第二促进信号Ipout。第一促进信号Inout可被提供给放大电路单元281的下拉晶体管PD的栅极，以促进下拉操作，并且第二促进信号Ipout可被提供给放大电路单元281的上拉晶体管PU的栅极以促进上拉操作。
图7是图6中的转换速率促进电路单元600的详细电路图。参照图7，转换速率促进电路单元600可提供：第一比较器710，可通过将第一输入信号INP与第二比较输入信号INN相比较来将第一促进信号Inout提供给放大电路单元281，其中，第一输入信号INP为缓冲器输入信号IN，第二输入信号INN为缓冲器输出信号OUT；第二比较器720，可通过将第一输入信号INP与第二输入信号INN相比较来将第二促进信号Ipout提供给放大电路单元281。
第一比较器710和第二比较器720的配置与图4中的第一比较器和第二比较器的配置大部分相同。但是，第一比较器710的第一比较单元711可将输出信号N3提供给NMOS晶体管MN2的漏极(PMOS晶体管MP2的漏极)，其中，在NMOS晶体管MN2中第二输入信号INN提供给栅极；第二比较器720的第二比较器721可将输出信号N4提供给PMOS晶体管MP5的漏极(NMOS晶体管MN5的漏极)，其中，在PMOS晶体管MP5中第二输入信号INN提供给栅极。
因此，从第一比较器710输出的第一促进信号Inout可被直接提供给放大电路单元281的上拉晶体管PU的栅极，从第二比较器720输出的第二促进信号Ipout可被直接提供给放大电路单元281的下拉晶体管PD的栅极。
将参照图8的操作波形示图来解释图6和图7的输出缓冲器27的操作。
响应于缓冲器输入信号IN从第一电平改变到第二电平，例如，响应于缓冲器输入信号IN从低电平改变到高电平，如图8所示，第一输入信号INP和第二输入信号INN可被提供给转换速率促进电路单元600，其中，所述第一输入信号INP可以为高电平信号，所述第二输入信号INN可以为相比于第一输入信号INP为相对低电平信号。在一示例中，第一使能信号EN可以为高电平信号，第二使能信号ENB可以成为低电平信号。因此，第一比较器710和第二比较器720可被使能。
第一比较器710的第一比较单元711的输出信号N3可提供高电平信号，并且可被提供给PMOS晶体管MP4的栅极。PMOS晶体管MP4可被截止，第一信号产生单元313可引起不产生第一促进信号Inout。第二比较器720的第二比较单元721的输出信号N4也可成为高电平，并可被提供给NMOS晶体管MN8的栅极。NMOS晶体管MN8可被导通，并且第二信号产生单元323可产生第二促进信号Ipout，如图8所示。
第二促进信号Ipout可被提供给放大电路单元281的上拉晶体管PU的栅极。因此，提供给上拉晶体管PU的栅极的上拉信号可急剧地增加，并因此，缓冲器输出信号OUT可基于缓冲器输入信号IN急剧地成为高电平。
在缓冲器输出信号OUT响应于缓冲器输入信号IN从低电平改变到高电平而改变到高电平之后，第一使能信号EN可成为低电平，第二使能信号ENB可成为高电平。因此，第一比较器313和第二比较器323的操作可被停用。可以期望，当缓冲器输入信号IN从低电平变为高电平(例如，图8中的时间段t1)时，第二使能信号ENB保持低电平。
在输出信号OUT被输出之后，第一比较器710和第二比较器720的操作可被停止，防止电流的进一步消耗。因此，即使转换速率促进功能添加到输出缓冲器277，通过转换速率促进功能添加到输出缓冲器277而引起的电流消耗可能不明显。
同时，响应于缓冲器输入信号IN从第二电平改变到第一电平，例如，响应于缓冲器输入信号IN从高电平改变到低电平，如图8所示，第一输入信号INP和第二输入信号INN可被提供给转换速率促进电路单元600，所述第一输入信号INP可以为低电平信号，第二输入信号INN可以为相比于第一输入信号INP为相对高的电平。在一示例中，第一使能信号EN可以为高电平信号，并且第二使能信号ENB可成为低电平信号。因此，第一比较器710和第二比较器720可被启动。
第一比较器710的第一比较单元711的输出信号N3可成为低电平并可被提供给PMOS晶体管MP4的栅极。如图8所示，PMOS晶体管MP4可被导通，第一信号产生单元313可产生第一促进信号Inout。比较器720的第二比较单元721的输出信号N4还可成为低电平，并且可被提供给NMOS晶体管MN8的栅极。NMOS晶体管MN8可被截止，第二信号产生单元323可引起不产生第二促进信号Ipout。
第一促进信号Inout可被提供给放大电路单元281的下拉晶体管PD的栅极。因此，提供给下拉晶体管PD的栅极的下拉信号可急剧增加，并因此，缓冲器输出信号OUT可急剧成为低电平。
相似地，在第一比较器710和第二比较器720基于缓冲器输入信号IN输出缓冲器输出信号OUT之后，第一使能信号EN和第二使能信号ENB可被设置为停止，用于停止第一比较器710和第二比较器720的操作。可以期望，第一使能信号EN保持高电平，而缓冲器输入信号IN从高电平改变到低电平(例如，图8中的时间段t2)。
在图6中示出的示例中，放大电路单元281的上拉单元和下拉单元可分别包括PMOS晶体管和NMOS晶体管，但是这仅是示例。如图4所示，上拉单元可包括上拉晶体管PU和电流镜PM1、PM2，下拉单元可包括下拉晶体管PD和电流镜PN 1、PN2。在一示例中，从第一比较器710输出的第一促进信号Ipout可被直接提供给下拉晶体管PD的栅极，与第一促进信号Ipout提供给下拉单元的电流镜的图4的示例不同；以及，从第二比较器720输出的第二促进信号Inout可被直接提供给上拉晶体管PU的栅极，与第二促进信号Inout提供给上拉单元的电流镜的图4的示例不同。
在一示例实施例中，第一比较器的第一信号产生单元和第二比较器的第二信号产生单元可具有提供有预定的第一偏置信号BIASP和第二偏置信号BIASN的PMOS晶体管MP3和NMOS晶体管MN7。因此，预定电平的第一促进信号Inout和第二促进信号Ipout可被产生，稳定的执行转换速率促进操作。
如上所述，MOS晶体管的漏极电流可被表示为以下的等式(1)。
ID＝K·W/L·(Vgs-Vth)2            (1)
在上述等式(1)中，为了从传统输出缓冲器获得与实施例相同的转换速率，包括输出端的MOS晶体管的宽度(W)对长度(L)的比率(W/L)应增加到(W/L)2。即，在实施例中，如果MOS晶体管的栅源电压(Vgs)增加大于1V，则可节省与(W/L)2相当的面积。
上面，已描述了一些示例。然而，应该理解，可进行各种修改。例如，如果以不同的顺序执行描述的技术和/或如果以不同的方式组合描述的系统、构架、装置或电路中的部件和/或通过其他部件或其等同物来代替或补充描述的系统、构架、装置或电路中的部件，则可获得合适的结果。例如，可合适地调换相位和晶体管类型。因此，其它实施在权利要求的范围内。

Claims (40)

1.一种用于输出缓冲器的转换速率促进电路，所述输出缓冲器包括上拉单元和下拉单元，所述上拉单元通过接收缓冲器输入信号并执行上拉操作来提供第一电平的缓冲器输出信号，所述下拉单元通过接收缓冲器输入信号并执行下拉操作来提供具有与第一电平相反相位的第二电平的缓冲器输出信号，所述电路包括：
第一比较器，被配置为通过输入第一输入信号和第二输入信号来产生第一促进信号，所述第一促进信号被配置为促进所述输出缓冲器的下拉单元的下拉操作；以及，
第二比较器，被配置为通过输入第一输入信号和第二输入信号来产生第二促进信号，所述第二促进信号被配置为促进所述输出缓冲器的上拉单元的上拉操作。
2.根据权利要求1所述的电路，其中，
第一输入信号包括缓冲器输入信号；以及，
第二输入信号包括缓冲器输出信号。
3.根据权利要求2所述的电路，其中，第一比较器还被配置为响应于缓冲器输入信号从低电平改变到高电平而产生第一促进信号。
4.根据权利要求3所述的电路，其中，第一比较器还被配置为在产生第一促进信号之后被停止。
5.根据权利要求3所述的电路，其中，第一比较器包括：
第一比较单元，被配置为接收第一输入信号和第二输入信号并比较第一输入信号与第二输入信号；以及，
第一信号产生单元，被配置为根据第一比较单元的输出信号产生第一促进信号。
6.根据权利要求5所述的电路，其中，
上拉单元包括：
PMOS晶体管；以及，
电流镜，包括一对PMOS晶体管；以及，
下拉单元包括：
NMOS晶体管；以及，
电流镜，包括一对NMOS晶体管。
7.根据权利要求6所述的电路，其中，
第一比较单元，包括被配置为用于差分放大的一对晶体管，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；以及，
第一比较单元的输出信号被提供给所述一对晶体管中被提供第一输入信号的晶体管的漏极。
8.根据权利要求7所述的电路，其中，第一信号产生单元包括：
第一PMOS晶体管，被配置为基于第一偏置信号执行电流镜操作；以及
第二PMOS晶体管，连接到第一PMOS晶体管并被配置为基于第一比较单元的输出信号产生第一促进信号，
其中，第一信号产生单元还被配置为将第一促进信号提供给下拉单元的电流镜。
9.根据权利要求2所述的电路，其中，第二比较器还被配置为响应于缓冲器输入信号从低电平改变到高电平而产生第二促进信号。
10.根据权利要求9所述的电路，其中，第二比较器包括：
第二比较单元，被配置为接收第一输入信号和第二输入信号并比较第一输入信号第二输入信号；以及，
第二信号产生单元，被配置为根据第二比较单元的输出信号产生第二促进信号。
11.根据权利要求10所述的电路，其中，
上拉单元包括PMOS晶体管；以及，
下拉单元包括NMOS晶体管。
12.根据权利要求11所述的电路，其中，
第二比较单元，包括被配置为用于差分放大的一对PMOS晶体管，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；以及，
第二比较单元的输出信号被提供给所述一对PMOS晶体管中被提供第二输入信号的晶体管的漏极。
13.根据权利要求12所述的电路，其中，第二信号产生单元包括：
第一NMOS晶体管，被配置为基于第二偏置信号执行电流镜操作；
第二NMOS晶体管，连接到第一NMOS晶体管并被配置为基于第二比较单元的输出信号产生第二促进信号，
其中，第二信号产生单元，还被配置为将第二促进信号提供给上拉单元的上拉晶体管。
14.根据权利要求5所述的电路，其中，第一比较器还包括第一控制器，所述第一控制器被配置为在第一比较单元产生第一促进信号之后停止第一比较单元的操作。
15.根据权利要求14所述的电路，第一控制器包括第一NMOS晶体管，所述第一NMOS晶体管连接到第一比较单元并被配置为基于第一使能信号停止第一比较单元的操作。
16.根据权利要求2所述的电路，其中，第二比较器还被配置为响应于缓冲器输入信号从高电平改变到低电平而产生第二促进信号。
17.根据权利要求16所述的电路，其中，第二比较器还被配置为在产生第二促进信号之后被停止。
18.根据权利要求16所述的电路，其中，第二比较器包括：
第二比较单元，被配置为输入第一输入信号和第二输入信号并比较第一输入信号与第二输入信号；以及，
第二信号产生单元，被配置为根据第二比较单元的输出信号产生第二促进信号。
19.根据权利要求18所述的电路，其中，
上拉单元包括：
PMOS晶体管；以及，
电流镜，包括一对PMOS晶体管；以及，
下拉单元包括：
NMOS晶体管；以及
电流镜，包括一对NMOS晶体管。
20.根据权利要求19所述的电路，其中，
第二比较单元，包括被配置为用于差分放大的一对PMOS晶体管，所述一对晶体管中第一输入信号和第二输入信号被提供给各自的栅极；
第二比较单元的输出信号被提供给所述一对PMOS晶体管中的被提供第一输入信号的晶体管的漏极。
21.根据权利要求20所述的电路，其中，第二信号产生单元包括：
第二NMOS晶体管，被配置为第二偏置信号执行电流镜操作；以及，
第三NMOS晶体管，连接到第二NMOS晶体管并被配置为基于第二比较单元的输出信号产生第二促进信号，
其中，第二信号产生单元还被配置为将第二促进信号提供给上拉单元的电流镜。
22.根据权利要求2所述的电路，其中，第一比较器还被配置为响应于缓冲器输入信号从高电平改变到低电平而产生第一促进信号。
23.根据权利要求22所述的电流，其中，第一比较器包括：
第一比较单元，被配置为接收第一输入信号和第二输入信号并比较第一输入信号和第二输入信号；以及，
第一信号产生单元，被配置为根据第二比较单元的输出信号产生第二促进信号。
24.根据权利要求23所述的电路，其中，
上拉单元包括PMOS晶体管；以及，
下拉单元包括NMOS晶体管。
25.根据权利要求24所述的电路，其中，
第一比较单元包括被配置为用于差分放大的一对NMOS晶体管，所述一对PMOS晶体管中第一输入信号和第二输入信号提供给各自的栅极；以及
第一比较单元的输出信号被提供给所述一对NMOS晶体管中的提供有第二输入信号的晶体管的漏极。
26.根据权利要求25所述的电路，其中，第一信号产生单元包括：
第一PMOS晶体管，被配置为基于第一偏置信号来执行电流镜操作；以及，
第二PMOS晶体管，连接到第一PMOS晶体管并被配置为基于第一比较单元的输出信号产生第一促进信号，
其中，第一信号产生单元还被配置为将第一促进信号提供给下拉单元的下拉晶体管。
27.根据权利要求18所述的电路，其中，第二比较器还包括第二控制器，所述第二控制器被配置为在第二比较单元产生第二促进信号之后停止第二比较单元的操作。
28.根据权利要求27所述的电路，其中，第二控制器包括第三PMOS晶体管，所述第三PMOS晶体管连接到第二比较单元并被配置为基于包括与第一使能信号相反的相位的第二使能信号停止第一比较单元的操作。
29.一种用于源极驱动器的输出缓冲器，所述输出缓冲器包括：
放大电路单元，包括：
上拉单元，被配置为通过接收缓冲器输入信号以及执行上拉操作来提供第一电平的缓冲器输出信号；
下拉单元，被配置为通过接收缓冲器输入信号以及执行下拉操作来提供包括与第一电平相反的相位的第二电平的缓冲器输出信号；以及，
转换速率促进电路，被配置为通过将缓冲器输入信号设置为第一输入信号以及将缓冲器输出信号设置为第二输入信号来产生第一促进信号和第二促进信号，以促进放大电路单元的上拉单元的上拉操作和下拉单元的下拉操作。
30.根据权利要求29所述的输出缓冲器，其中，转换速率促进单元包括：
第一比较器，被配置为：
输入第一输入信号和第二输入信号，以及，
产生第一促进信号；以及
第二比较器，被配置为：
输入第一输入信号和第二输入信号，以及，
产生第二促进信号。
31.根据权利要求30所述的输出缓冲器，其中，第一比较器和第二比较器中的每一个包括：
比较单元，被配置为输入第一输入信号和第二输入信号并比较第一输入信号与第二输入信号；
信号产生单元，被配置为根据比较单元的输出信号分别产生第一促进信号和第二促进信号。
32.根据权利要求31所述的输出缓冲器，其中，所述第一比较器和第二比较器中的每一个还包括：控制器，被配置为在所述第一比较器和第二比较器产生第一促进信号和第二促进信号之后，基于第一使能信号或第二使能信号停止所述第一比较器或第二比较器的操作。
33.一种具有输出缓冲器的源极驱动器，其中，输出缓冲器输入输入信号并提供输出信号，所述源极驱动器包括：
放大电路单元，包括：
上拉单元，被配置为通过接收缓冲器输入信号以及执行上拉操作来提供第一电平的缓冲器输出信号；以及，
下拉单元，被配置为通过接收缓冲器输入信号以及执行下拉操作来提供包括与第一电平相反的相位的第二电平的缓冲器输出信号；以及，
转换速率促进电路，被配置为通过将缓冲器输入信号设置为第一输入信号以及将缓冲器输出信号设置为第二输入信号来产生第一提供信号和第二促进信号，以促进放大电路单元的上拉单元的上拉操作和下拉单元的下拉操作。
34.一种用于输出缓冲器的转换速率促进电路的方法，所述方法包括：
由第一比较器通过输入第一输入信号和第二输入信号来产生第一促进信号，所述第一促进信号被配置为促进所述输出缓冲器的上拉单元的上拉操作；以及，
由第二比较器通过输入第一输入信号和第二输入信号来产生第二促进信号，所述第二促进信号被配置为促进所述输出缓冲器的下拉单元的下拉操作。
35.一种用于输出缓冲器的转换速率促进电路，所述电路包括：
第一比较器，被配置为通过输入第一信号和第二信号来产生第一促进信号，所述第一促进信号被配置为促进输出缓冲器的上拉单元的上拉操作；以及，
第二比较器，被配置为通过输入第一信号和第二信号来产生第二促进信号，所述第二促进信号被配置为促进输出缓冲器的下拉单元的下拉操作。
36.根据权利要求35所述的电路，其中，第一比较器还被配置为响应于第一信号从高电平改变到低电平而产生第一促进信号。
37.根据权利要求36所述的电路，其中，第一比较器还被配置为在产生第一促进信号之后被停止。
38.根据权利要求36所述的电路，其中，第一比较器包括：
第一比较单元，被配置为接收第一信号和第二信号并比较第一信号与第二信号；以及
第一信号产生单元，被配置为根据第一比较单元的输出信号产生第一促进信号。
39.根据权利要求35所述的电路，其中，第二比较器还被配置为响应于第一信号从低电平改变到高电平而产生第二促进信号。
40.根据权利要求39所述的电路，其中，第二比较器包括：
第二比较单元，被配置为输入第一信号和第二信号并比较第一信号与第二信号；
第二信号产生单元，被配置为根据第二比较单元的输出信号产生第二促进信号。
CN201110221438.9A 2010-07-19 2011-07-19 转换速率促进电路、具有该电路的输出缓冲器及其方法 Active CN102339584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100069425A KR101147354B1 (ko) 2010-07-19 2010-07-19 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
KR10-2010-0069425 2010-07-19

Publications (2)

Publication Number Publication Date
CN102339584A true CN102339584A (zh) 2012-02-01
CN102339584B CN102339584B (zh) 2016-05-25

Family

ID=45466474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110221438.9A Active CN102339584B (zh) 2010-07-19 2011-07-19 转换速率促进电路、具有该电路的输出缓冲器及其方法

Country Status (3)

Country Link
US (1) US8648637B2 (zh)
KR (1) KR101147354B1 (zh)
CN (1) CN102339584B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377627A (zh) * 2012-04-27 2013-10-30 瑞鼎科技股份有限公司 驱动装置、驱动装置运作方法及自我判断电压转换速率增强放大器
CN103472882A (zh) * 2013-09-30 2013-12-25 电子科技大学 集成摆率增强电路的低压差线性稳压器
CN104113320A (zh) * 2013-04-19 2014-10-22 美格纳半导体有限公司 具有半摆幅轨对轨结构的用于输出缓冲的设备
CN105406825A (zh) * 2015-11-27 2016-03-16 珠海市一微半导体有限公司 一种加速运放稳定的电路及方法
CN106898285A (zh) * 2015-12-18 2017-06-27 硅工厂股份有限公司 输出缓冲器及包括输出缓冲器的源极驱动电路
CN108053799A (zh) * 2018-01-23 2018-05-18 深圳市华星光电技术有限公司 放大电路、源极驱动器及液晶显示器
CN108270428A (zh) * 2018-02-06 2018-07-10 上海艾为电子技术股份有限公司 缓冲器及缓冲方法
CN110189716A (zh) * 2018-02-22 2019-08-30 辛纳普蒂克斯公司 用于驱动显示面板的设备和方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5916453B2 (ja) * 2012-03-19 2016-05-11 ラピスセミコンダクタ株式会社 容量性表示パネルの駆動回路
KR102055841B1 (ko) * 2013-03-05 2019-12-13 삼성전자주식회사 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로
KR102251227B1 (ko) * 2015-01-20 2021-05-12 엘지디스플레이 주식회사 데이터 구동 회로장치 및 이를 포함한 표시장치
KR102470761B1 (ko) 2015-07-29 2022-11-24 삼성전자주식회사 출력 신호의 슬루 레이트를 향상시키는 버퍼 증폭기 회로와 이를 포함하는 장치들
KR102540570B1 (ko) * 2015-12-18 2023-06-07 주식회사 엘엑스세미콘 출력 버퍼 및 이를 포함하는 소스 구동 회로
TWI594227B (zh) * 2016-07-29 2017-08-01 奕力科技股份有限公司 輸出緩衝裝置
US10164817B2 (en) * 2017-03-21 2018-12-25 Micron Technology, Inc. Methods and apparatuses for signal translation in a buffered memory
KR101846378B1 (ko) * 2017-05-18 2018-04-09 주식회사 에이코닉 슬루 레잇 개선회로 및 이를 이용한 버퍼
JP6414275B2 (ja) * 2017-05-23 2018-10-31 セイコーエプソン株式会社 階調電圧生成回路、データ線ドライバー、半導体集積回路装置、及び、電子機器
KR102450738B1 (ko) 2017-11-20 2022-10-05 삼성전자주식회사 소스 구동 회로 및 이를 포함하는 디스플레이 장치
KR102661500B1 (ko) * 2019-06-07 2024-05-03 매그나칩믹스드시그널 유한회사 슬루율을 조절하기 위한 슬루율 조절 회로, 이를 포함하는 버퍼 회로 및 슬루율 조절 방법
KR102633090B1 (ko) 2019-08-05 2024-02-06 삼성전자주식회사 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로
KR20230051948A (ko) 2021-10-12 2023-04-19 주식회사 엘엑스세미콘 슬루 레이트 제어기, 슬루 레이트 제어기의 구동 방법, 슬루 레이트 제어기를 포함하는 데이터 구동부, 및 데이터 구동부의 구동 방법
CN114023234B (zh) * 2021-11-10 2023-07-04 Tcl华星光电技术有限公司 显示装置及电子设备
KR20240120858A (ko) * 2023-02-01 2024-08-08 주식회사 엘엑스세미콘 차동증폭기 및 디스플레이패널 구동을 위한 데이터구동장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US7030670B2 (en) * 2003-12-04 2006-04-18 Via Technologies Inc. Precise slew rate control line driver
CN1983354A (zh) * 2005-12-14 2007-06-20 奇景光电股份有限公司 源极驱动器输出级电路、缓冲器电路及其电压调制方法
CN101145781A (zh) * 2006-09-13 2008-03-19 联詠科技股份有限公司 过驱动数字模拟转换器、源极驱动器与其方法
CN101237233A (zh) * 2007-01-27 2008-08-06 三星电子株式会社 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
CN101447768A (zh) * 2007-11-30 2009-06-03 Oki半导体株式会社 放大电路
CN101739963A (zh) * 2008-11-05 2010-06-16 瑞鼎科技股份有限公司 驱动电路系统以及提高运算放大器回转率的方法
CN101777316A (zh) * 2009-01-08 2010-07-14 奇景光电股份有限公司 具有高驱动能力的输出缓冲器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717278B1 (ko) * 2005-05-31 2007-05-15 삼성전자주식회사 슬루 레이트 조절이 가능한 소스 드라이버
KR20070070818A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 출력신호의 슬루 레이트를 조절할 수 있는 데이터 라인드라이버와 그 방법, 상기 데이터 라인 드라이버를구비하는 디스플레이 장치
US20080106297A1 (en) 2006-11-03 2008-05-08 Mediatek Inc. Slew rate controlled circuits
KR100880223B1 (ko) * 2007-09-03 2009-01-28 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US7030670B2 (en) * 2003-12-04 2006-04-18 Via Technologies Inc. Precise slew rate control line driver
CN1983354A (zh) * 2005-12-14 2007-06-20 奇景光电股份有限公司 源极驱动器输出级电路、缓冲器电路及其电压调制方法
CN101145781A (zh) * 2006-09-13 2008-03-19 联詠科技股份有限公司 过驱动数字模拟转换器、源极驱动器与其方法
CN101237233A (zh) * 2007-01-27 2008-08-06 三星电子株式会社 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
CN101447768A (zh) * 2007-11-30 2009-06-03 Oki半导体株式会社 放大电路
CN101739963A (zh) * 2008-11-05 2010-06-16 瑞鼎科技股份有限公司 驱动电路系统以及提高运算放大器回转率的方法
CN101777316A (zh) * 2009-01-08 2010-07-14 奇景光电股份有限公司 具有高驱动能力的输出缓冲器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377627A (zh) * 2012-04-27 2013-10-30 瑞鼎科技股份有限公司 驱动装置、驱动装置运作方法及自我判断电压转换速率增强放大器
CN104113320B (zh) * 2013-04-19 2018-06-29 美格纳半导体有限公司 具有半摆幅轨对轨结构的用于输出缓冲的设备
CN104113320A (zh) * 2013-04-19 2014-10-22 美格纳半导体有限公司 具有半摆幅轨对轨结构的用于输出缓冲的设备
CN103472882A (zh) * 2013-09-30 2013-12-25 电子科技大学 集成摆率增强电路的低压差线性稳压器
CN103472882B (zh) * 2013-09-30 2015-04-15 电子科技大学 集成摆率增强电路的低压差线性稳压器
CN105406825B (zh) * 2015-11-27 2018-07-20 珠海市一微半导体有限公司 一种加速运放稳定的电路及方法
CN105406825A (zh) * 2015-11-27 2016-03-16 珠海市一微半导体有限公司 一种加速运放稳定的电路及方法
CN106898285A (zh) * 2015-12-18 2017-06-27 硅工厂股份有限公司 输出缓冲器及包括输出缓冲器的源极驱动电路
CN106898285B (zh) * 2015-12-18 2021-08-17 硅工厂股份有限公司 输出缓冲器及包括输出缓冲器的源极驱动电路
CN108053799A (zh) * 2018-01-23 2018-05-18 深圳市华星光电技术有限公司 放大电路、源极驱动器及液晶显示器
CN108270428A (zh) * 2018-02-06 2018-07-10 上海艾为电子技术股份有限公司 缓冲器及缓冲方法
CN108270428B (zh) * 2018-02-06 2022-04-22 上海艾为电子技术股份有限公司 缓冲器及缓冲方法
CN110189716A (zh) * 2018-02-22 2019-08-30 辛纳普蒂克斯公司 用于驱动显示面板的设备和方法

Also Published As

Publication number Publication date
KR101147354B1 (ko) 2012-05-23
CN102339584B (zh) 2016-05-25
US20120013378A1 (en) 2012-01-19
KR20120009565A (ko) 2012-02-02
US8648637B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
CN102339584A (zh) 转换速率促进电路、具有该电路的输出缓冲器及其方法
CN108091307B (zh) 输出电路以及液晶显示装置的数据驱动器
KR102074230B1 (ko) 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로
US8963640B2 (en) Amplifier for output buffer and signal processing apparatus using the same
CN101174397B (zh) 数据驱动器及显示装置
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US8466909B2 (en) Output buffer having high slew rate, method of controlling output buffer, and display driving device including output buffer
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
CN101237233A (zh) 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
JP2015211266A (ja) 差動増幅回路及び表示駆動回路
US20170032740A1 (en) Source driver including output buffer, display driving circuit, and operating method of source driver
JP2017153017A (ja) 半導体装置
US10720121B2 (en) Half-power buffer amplifier, data driver and display apparatus including the same
KR20080074689A (ko) 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
CN102098013B (zh) 差分放大器及其控制方法
JP2010041374A (ja) 差動増幅回路
KR20100060611A (ko) 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
CN105469753B (zh) 放大器以及包含放大器的显示驱动器
CN101931374A (zh) 差分信号接收电路和显示设备
US11189244B2 (en) Output amplifier and display driver integrated circuit including the same
JP2012109848A (ja) 差動増幅回路および液晶表示装置
JP6929624B2 (ja) 表示ドライバ及び半導体装置
CN110189716B (zh) 用于驱动显示面板的设备和方法
CN105429604B (zh) 放大电路
JP6755652B2 (ja) 表示ドライバ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240424

Address after: Han Guozhongqingbeidao

Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd.

Country or region after: Republic of Korea

Address before: Xiangting Cave, Xingde District, Chungbuk Kiangju City, South Korea

Patentee before: Magnachip Semiconductor, Ltd.

Country or region before: Republic of Korea

TR01 Transfer of patent right