KR102633090B1 - 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로 - Google Patents

데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로 Download PDF

Info

Publication number
KR102633090B1
KR102633090B1 KR1020190094993A KR20190094993A KR102633090B1 KR 102633090 B1 KR102633090 B1 KR 102633090B1 KR 1020190094993 A KR1020190094993 A KR 1020190094993A KR 20190094993 A KR20190094993 A KR 20190094993A KR 102633090 B1 KR102633090 B1 KR 102633090B1
Authority
KR
South Korea
Prior art keywords
voltage
level
node
output
gamma
Prior art date
Application number
KR1020190094993A
Other languages
English (en)
Other versions
KR20210018575A (ko
Inventor
이성호
김진우
송용주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190094993A priority Critical patent/KR102633090B1/ko
Priority to US16/811,881 priority patent/US11288992B2/en
Priority to CN202010445990.5A priority patent/CN112331119A/zh
Publication of KR20210018575A publication Critical patent/KR20210018575A/ko
Application granted granted Critical
Publication of KR102633090B1 publication Critical patent/KR102633090B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로를 제공한다. 디스플레이 구동 회로는 감마 생성기, 선택기 및 전압 레귤레이터를 포함한다. 감마 생성기는 상이한 전압 레벨들을 갖는 감마 전압들을 각각 노드들로 출력한다. 선택기는 노드들 중 하나의 노드를 선택하여, 선택된 노드의 전압을 출력한다. 전압 레귤레이터는 선택된 노드의 전압에 기초하여 선택된 노드로 제 1 전류를 입력하거나 선택된 노드로부터 제 2 전류를 출력하여, 선택된 노드의 전압의 전압 레벨을 선택된 노드로 출력되는 감마 전압의 전압 레벨로 조절한다.

Description

데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로{A DISPLAY DRIVING CIRCUIT FOR ACCELERATING VOLTAGE OUTPUT TO DATA LINE}
본 발명은 디스플레이 구동 회로에 관한 것으로, 좀 더 상세하게는 데이터 라인으로의 전압 출력을 가속시키는 소스 드라이버에 관한 것이다.
디스플레이 장치는 사용자에게 영상을 제공할 수 있다. 예로서, 디스플레이 장치는 스마트 폰(Smart phone), 태플릿 PC(Tablet PC), PMP(Portable multimedia player), 랩탑 PC(Laptop personal computer), 및 웨어러블 기기(wearable device) 등과 같은 전자 장치들 중 하나이다.
근래, 디스플레이 장치의 HD(High Definition) 이미지 및 UHD(Ultra High Definition) 이미지와 같은 고해상도 이미지에 대한 수요가 증가하고 있다. 디스플레이 패널의 해상도가 HD(High Definition)에서부터 UHD(Ultra High Definition)로 증가함에 따라, 라인 타임(line time)이 감소되고 있다. 따라서, 소스 드라이버는 보다 짧은 시간 내에 출력 전압의 레벨을 타겟 레벨로 조절해야 한다.
본 발명은 상술된 기술적 과제를 해결하기 위한 것으로써, 본 발명의 목적은 데이터 라인으로의 전압 출력을 가속시키는 디스플레이 드라이버 회로를 제공하는 데 있다.
본 발명의 일 실시 예에 따른 디스플레이 구동 회로는 감마 생성기, 선택기 및 전압 레귤레이터를 포함할 수 있다. 감마 생성기는 상이한 전압 레벨들을 갖는 감마 전압들을 각각 노드들로 출력할 수 있다. 선택기는 노드들 중 하나의 노드를 선택하여, 선택된 노드의 전압을 출력할 수 있다. 전압 레귤레이터는 선택된 노드의 전압에 기초하여 선택된 노드로 제 1 전류를 입력하거나 선택된 노드로부터 제 2 전류를 출력하여, 선택된 노드의 전압의 전압 레벨을 선택된 노드로 출력되는 감마 전압의 전압 레벨로 조절할 수 있다.
본 발명의 다른 일 실시 예에 따른 디스플레이 구동 회로는 감마 생성기, 선택기 및 전압 레귤레이터를 포함할 수 있다. 감마 생성기는 제 1 전압 레벨을 갖는 제 1 감마 전압을 제 1 노드로 출력하고, 제 1 전압 레벨보다 높은 제 2 전압 레벨을 갖는 제 2 감마 전압을 제 2 노드로 출력할 수 있다. 선택기는 제 1 노드의 제 1 노드 전압을 출력한 후에 제 2 노드의 제 2 노드 전압을 출력할 수 있다. 전압 레귤레이터는 제 2 노드 전압의 레벨이 제 1 기준 레벨보다 낮은 경우, 제 2 노드로 제 1 전류를 입력할 수 있다. 제 1 기준 레벨은 제 2 전압 레벨보다 임계 레벨만큼 높은 레벨과 제 2 전압 레벨보다 임계 레벨만큼 낮은 레벨 사이의 레벨일 수 있다.
본 발명의 또 다른 일 실시 예에 따른 디스플레이 구동 회로는 감마 생성기, 선택기 및 전압 레귤레이터를 포함할 수 있다. 감마 생성기는 제 1 전압 레벨을 갖는 제 1 전압을 제 1 노드로 출력하고, 제 1 전압 레벨보다 높은 제 2 전압 레벨을 갖는 제 2 전압을 제 2 노드로 출력할 수 있다. 선택기는 제 2 노드의 제 2 노드 전압을 출력한 후에 제 1 노드의 제 1 노드 전압을 출력할 수 있다. 전압 레귤레이터는 제 1 노드 전압의 레벨이 제 1 기준 레벨보다 높은 경우, 제 1 노드로부터 제 1 전류를 출력할 수 있다. 제 1 기준 레벨은 제 1 전압 레벨보다 임계 레벨만큼 높은 레벨과 제 1 전압 레벨보다 임계 레벨만큼 낮은 레벨 사이의 레벨일 수 있다.
본 발명의 실시 예에 따른 소스 드라이버는 출력 앰프로 입력되는 전압 레벨을 타겟 레벨로 빠르게 조절함으로써, 데이터 라인으로의 전압 출력을 가속시킬 수 있다. 본 발명의 실시 예에 따른 소스 드라이버는 데이터 라인들로 전압들을 출력하는 시간들을 균일하게 조정할 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 구동 회로를 포함하는 전자 장치의 예시적인 구성을 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 소스 드라이버의 예시적인 구성을 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 4는 소스 드라이버의 동작을 설명하기 위한 그래프이다.
도 5는 본 발명의 실시 예에 따른 소스 드라이버의 동작 효과를 설명하기 위한 그래프이다.
도 6은 본 발명의 실시 예에 따른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 7은 본 발명의 실시 예에 따른 전압 레귤레이터의 동작을 설명하기 위한 흐름도이다.
도 8은 본 발명의 실시 예에 따른 전압 레귤레이터의 동작을 설명하기 위한 흐름도이다.
도 9는 본 발명의 실시 예에 따른 전압 레귤레이터의 세부적인 구성을 설명하기 위한 블록도이다.
도 10은 본 발명의 다른 실시 예에 다른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 11은 본 발명의 또 다른 실시 예에 다른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 12는 본 발명의 또 다른 실시 예에 다른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 13은 본 발명의 또 다른 실시 예에 따른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 14는 본 발명의 실시 예들에 따른 디스플레이 드라이버 회로를 포함하는 전자 장치의 예시적인 구성을 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 디스플레이 구동 회로를 포함하는 전자 장치의 예시적인 구성을 보여주는 블록도이다.
전자 장치는 디스플레이 구동 회로(1000) 및 디스플레이 패널(2000)을 포함할 수 있다. 전자 장치는 영상 표시 기능을 제공하는 디스플레이 장치일 수 있다. 예로서, 전자 장치는 스마트 폰(Smart phone), 태플릿 PC(Tablet PC), PMP(Portable multimedia player), 랩탑 PC(Laptop personal computer), 카메라(Camera), 전자북 리더기(e-book reader) 및 웨어러블 기기(wearable device) 등과 같은 전자 장치들 중 적어도 하나를 포함할 수 있다.
디스플레이 구동 회로(1000)는 타이밍 컨트롤러(100), 게이트 드라이버(200) 및 소스 드라이버(300)를 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 타이밍 컨트롤러(100)는 디스플레이 구동 회로(1000)와 상이한 IC 칩(Integrated Circuit Chip) 상에 구현될 수도 있다.
타이밍 컨트롤러(100)는 외부 장치(예로서, Application Processor)로부터 데이터 및 타이밍 신호들을 수신할 수 있다. 타이밍 컨트롤러(100)로 수신되는 데이터는 디스플레이 패널(2000)에 표시되는 영상에 관한 데이터일 수 있다. 타이밍 컨트롤러(100)로 수신되는 타이밍 신호들은 게이트 드라이버(200) 및 소스 드라이버(300)를 구동하기 위한 신호들일 수 있다. 타이밍 컨트롤러(100)는 데이터 및 타이밍 신호들에 기초하여, 데이터(DATA), 제어 신호들(CTRL1, CTRL2) 및 선택 신호(CLS)를 생성할 수 있다.
게이트 드라이버(200)는 제어 신호(CTRL1)를 수신할 수 있다. 게이트 드라이버(200)는 제어 신호(CTRL1)에 응답하여, 게이트 라인들(GL1~GL4) 각각으로 게이트 온 신호를 순차적으로 출력할 수 있다.
소스 드라이버(300)는 데이터(DATA), 제어 신호(CTRL2) 및 선택 신호(CLS)를 수신할 수 있다. 소스 드라이버(300)는 제어 신호(CTRL2) 및 선택 신호(CLS)에 응답하여, 데이터(DATA)를 영상 신호들로 변환할 수 있다.
소스 드라이버(300)는 레벨 시프터들(310~360), 선택기들(311~361), 출력 앰프들(312~362), 감마 생성기(400) 및 전압 레귤레이터(500)를 포함할 수 있다.
레벨 시프터들(310, 320, 340~360), 선택기들(311, 321, 341~361), 출력 앰프들(312, 322, 342~362)은 각각 레벨 시프터(330), 선택기(331) 및 출력 앰프(332)의 동작들과 실질적으로 동일한 동작들을 제공할 수 있다. 따라서, 본 발명의 이해를 돕기 위해, 이하 설명들에서, 레벨 시프터(330), 선택기(331) 및 출력 앰프(332)의 동작들에 관하여 집중적으로 설명한다.
레벨 시프터(330)는 데이터(DATA)를 수신할 수 있다. 레벨 시프터(330)는 데이터(DATA)의 계조를 나타내는 계조 신호를 생성할 수 있다. 감마 생성기(400)는 복수의 감마 전압들을 생성할 수 있다. 복수의 감마 전압들은 각각 상이한 전압 레벨들을 가질 수 있다. 선택기는(311)는 계조 신호 및 복수의 감마 전압들을 수신할 수 있다.
선택기(331)는 복수의 감마 전압들 중 계조 신호에 대응하는 감마 전압들을 순차적으로 출력할 수 있다. 구체적으로, 계조 신호는 디지털 신호일 수 있다. 이 경우, 계조 신호는 비트들로 구성될 수 있다. 예로서, 계조 신호는 제 1 비트 집합과 제 2 비트 집합이 순차적으로 나열된 신호일 수 있다. 제 1 비트 집합 및 제 2 비트 집합은 각각 제 1 전압 레벨을 갖는 제 1 감마 전압, 제 2 전압 레벨을 갖는 제 2 감마 전압에 대응할 수 있다. 선택기(331)는 계조 신호가 수신되는 경우, 제 1 비트 집합에 응답하여 제 1 감마 전압을 출력한 후에, 제 2 비트 집합에 응답하여 제 2 감마 전압을 출력할 수 있다.
선택기(331)는 감마 전압들(예로서, 제 1 감마 전압 및 제 2 감마 전압)을 출력 앰프(332)로 순차적으로 출력할 수 있다. 출력 앰프(332)는 수신되는 감마 전압들에 응답하여 데이터 라인(DL3)으로 영상 신호를 출력할 수 있다.
디스플레이 패널(2000)에 포함되는 데이터 라인들(DL1~DL6) 및 게이트 라인들(GL1~GL4)의 수가 증가할수록, 출력 앰프(332)가 빠른 속도로 영상 신호를 출력할 것이 요구된다. 출력 앰프(332)가 빠른 속도로 영상 신호를 출력하기 위해서, 선택기(331)는 빠른 속도로 계조 신호에 대응하는 감마 전압들을 출력해야 한다. 본 발명의 실시 예에 따른 선택기(331)는 전압 레귤레이터(500)에 기초하여, 계조 신호에 대응하는 감마 전압들을 빠른 속도로 출력할 수 있다. 구체적으로, 전압 레귤레이터(500)는 선택기(331)로 입력되는 전압의 레벨을 타겟 레벨로 빠르게 풀다운 시키거나 풀업 시킬 수 있다.
구체적으로, 전압 레귤레이터(500)는 선택기(331)로부터 제 1 전압 레벨을 갖는 제 1 감마 전압이 출력된 후에 선택기(331)의 출력 전압의 레벨이 빠른 속도로 제 2 전압 레벨로 조절되도록 동작할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 구동 회로(1000)의 라인 타임(line time)이 감소될 수 있다. 라인 타임은 데이터 라인들(DL1~DL6) 중 하나의 데이터라인에 위치하는 화소들에 입력 신호를 입력하는 시간과 관련될 수 있다. 도 1에서는 하나의 전압 레귤레이터(500)만 도시되지만, 본 발명은 이에 한정되지 않는다. 소스 드라이버(300)는 하나 이상의 전압 레귤레이터(500)를 포함할 수 있고, 전압 레귤레이터(500)는 선택기들(311~361) 중 몇몇 선택기들 사이에 위치할 수 있다. 전압 레귤레이터(500)의 구성들 및 동작들은 도 2 내지 도 13을 참조하여 자세하게 설명될 것이다.
디스플레이 패널(2000)은 수평 방향(또는, 행 방향)으로 배열되는 게이트 라인들(GL1~GL4), 수직 방향(또는, 열 방향)으로 배열되는 데이터 라인들(DL1~DL6) 및 화소들(PX들)을 포함할 수 있다. 화소들(PX들)은 게이트 라인들(GL1~GL4)과 데이터 라인들(DL1~DL6)이 교차하는 영역에 위치할 수 있다. 도 1에서, 6개의 데이터 라인들(DL1~DL6) 및 4개의 게이트 라인들(GL1~GL4)이 도시되지만, 본 발명은 이에 한정되지 않는다. 전자 장치는 복수의 데이터 라인들 및 복수의 게이트 라인들을 포함할 수 있다.
디스플레이 패널(2000)은 게이트 온 신호 및 영상 신호들을 수신할 수 있다. 화소들(PX들)은 각각 영상 신호들을 수신할 수 있다. 전체 화소들(PX들) 중 게이트 온 신호가 수신되는 게이트 라인에 위치하는 화소들은 영상 신호들에 대응하는 광 신호들을 출력할 수 있다. 디스플레이 패널(2000)은 화소들로부터 출력되는 광 신호들에 기초하여, 사용자에게 영상을 표시할 수 있다.
도 2는 본 발명의 실시 예에 따른 소스 드라이버의 예시적인 구성을 보여주는 블록도이다. 소스 드라이버(300a)의 구성 요소들은 도 1의 소스 드라이버(300)의 구성 요소들과 유사한 동작들을 제공할 수 있다.
소스 드라이버(300a)는 레벨 시프터들(310~330), 선택기들(311~331), 출력 앰프들(312~332), 감마 생성기(400), 전압 레귤레이터들(500~502) 및 기생 회로들(parastic circuits, 600~602)을 포함할 수 있다. 도 2에서는 감마 생성기(400)의 좌측에 위치하는 구성 요소들만 도시되지만, 본 발명은 이에 한정되지 않는다. 도 1에서처럼, 감마 생성기(400)의 우측에도 레벨 시프터들, 선택기들, 출력 앰프들, 전압 레귤레이터들 및 기생 회로들이 위치할 수 있다.
소스 드라이버(300a)는 3개의 전압 레귤레이터들(500~502)을 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 소스 드라이버(300a)는 하나 이상의 전압 레귤레이터를 포함함으로써, 영상 신호를 빠른 속도로 출력할 수 있다. 또한, 소스 드라이버(300a)는 3개의 전압 레귤레이터들(500~502) 중 몇몇 전압 레귤레이터들을 선택적으로 포함할 수도 있다.
도 1을 참조하는 설명에서와 같이, 도 2를 참조하여서도 레벨 시프터(330), 선택기(331) 및 출력 앰프(332)의 동작들에 관하여 집중적으로 설명한다. 레벨 시프터들(310, 320), 선택기들(311, 321), 출력 앰프들(312, 322)은 각각 레벨 시프터(330), 선택기(331) 및 출력 앰프(332)의 동작들과 실질적으로 동일한 동작들을 제공할 수 있다.
이하 설명들에서, 선택기(331)는 제 1 전압 레벨을 갖는 제 1 감마 전압을 일정 시간 동안 출력한 후에 제 2 전압 레벨을 갖는 제 2 감마 전압을 일정 시간 동안 출력하는 것으로 가정된다. 선택기(331)는 제 1 비트 집합 및 제 2 비트 집합이 순차적으로 나열된 계조 신호에 응답하여, 제 1 감마 전압을 출력한 후에 제 2 감마 전압을 출력할 수 있다. 이하 설명들에서, 본 발명의 이해를 돕기 위해, 레벨 시프터(330)는 제 1 비트 집합을 출력한지 일정 시간이 지난 후에 제 2 비트 집합을 출력하는 것으로 표현된다. 선택기(331)는 제 2 비트 집합이 수신되는 경우, 제 2 감마 전압을 출력하기 위한 동작을 시작한다. 본 발명의 이해를 돕기 위해, 선택기(331)가 출력 앰프(332)로 입력하고자 하는 전압은 타겟 전압으로 표현된다. 또한, 타겟 전압의 레벨은 타겟 레벨로 표현된다.
소스 드라이버(300a)는 기생 회로들(600~602)을 포함할 수 있다. 기생 회로들(600~602)로 인해, 감마 생성기(400)에서 생성된 감마 전압들이 출력 앰프(312~332)로 전달되는데 지연이 발생할 수 있다. 기생 회로들(600~602)은 각각 기생 저항 및 기생 커패시터를 포함할 수 있다. 이하 설명들에서, 설명의 편의를 위해, 기생 회로(600)의 저항에 의한 전압 강하는 무시된다.
선택기(331)가 제 1 감마 전압을 출력하는 동안, 노드(n0)의 전압 레벨은 제 1 전압 레벨일 수 있다. 이하 설명들에서, 노드(n0)의 전압의 레벨은 노드(n0)의 전압 레벨로 표현된다. 선택기(331)가 제 1 감마 전압을 출력하는 동안, 기생 회로(600)의 커패시터에 제 1 감마 전압에 대응하는 전하가 충전될 수 있다. 따라서, 선택기(331)로 제 2 비트 집합이 수신된 이후에, 노드(n0)의 전압 레벨이 제 1 전압 레벨로부터 제 2 전압 레벨로 조절되는데 지연이 발생할 수 있다. 또한, 기생 회로들(601, 602)의 커패시터들에도 전하가 충전될 수 있다. 기생 회로들(601, 602)의 커패시터들에 충전된 전하는 출력 앰프들(312, 322)로 입력되는 감마 전압들과 관련될 수 있다. 기생 회로들(601, 602, 630)의 커패시터들에 충전되어 있는 전하에 의하여서도 노드(n0)의 전압이 조절되는데 지연이 발생할 수 있다. 전압 레귤레이터(500)는 노드(n0)의 전압 레벨이 제 1 전압 레벨로부터 제 2 전압 레벨로 조절되는데 발생하는 지연 시간을 단축시킬 수 있다. 지연 시간을 단축시키기 위한 전압 레귤레이터(500)의 동작들은 도 3을 참조하여 자세하게 설명된다.
도 2에 도시되지는 않았지만, 선택기들(311, 321)과 출력 앰프들(312, 322) 사이에도 기생 회로들이 존재할 수 있다. 따라서, 출력 앰프들(312, 322)로 타겟 전압들이 입력되기까지 지연이 발생할 수 있다. 전압 레귤레이터들(500, 501)은 출력 앰프(322)로 타겟 전압이 입력되는데 소요되는 지연 시간을 단축시킬 수 있다. 또한, 전압 레귤레이터들(500, 501, 502)은 출력 앰프(312)로 타겟 전압이 입력되는데 소요되는 지연 시간을 단축시킬 수 있다.
소스 드라이버(300a)에 포함되는 전압 레귤레이터들의 개수 및 위치는 전압 레귤레이터들의 크기, 가격, 효과 등을 종합적으로 고려하여 결정할 수 있다. 데이터 라인들(DL1~DL3)로 영상 신호들을 빠르게 출력하기 위해, 복수의 감마 생성기들을 이용하는 것보다 전압 레귤레이터들(500~502)을 이용함으로써 소스 드라이버(300a)의 면적을 줄일 수 있다. 또한, 전압 레귤레이터들(500~502)을 이용함으로써 감마 생성기(400)로부터 출력되는 감마 전압들이 출력 앰프(312)까지 전달되는데 소요되는 시간을 감소시킴으로써, 데이터 라인(DL1)으로 영상 신호가 출력되는 시각과 데이터 라인(DL2)으로 영상 신호가 출력되는 시각 사이의 시간 차이를 감소시킬 수 있다. 즉, 본 발명의 실시 예에 따른 소스 드라이버(300a)는 데이터 라인들로 전압들을 출력하는 시간들을 균일하게 조정할 수 있다.
도 3은 본 발명의 실시 예에 따른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 3을 참조하여, 감마 생성기(400)와 선택기(331) 사이에 위치하는 전압 레귤레이터(500)가 자세하게 설명된다. 따라서, 본 발명의 이해를 돕기 위해, 도 3에서는 도 2에 도시된 소스 드라이버(300a)의 구성 요소들 중 일부만 도시된다.
감마 생성기(400)는 선택기(331)로 복수의 감마 전압들(v1~v3)을 출력할 수 있다. 감마 전압들(v1~v3)의 레벨들은 각각 제 1 전압 레벨, 제 2 전압 레벨, 제 3 전압 레벨일 수 있다. 제 1 전압 레벨은 제 2 전압 레벨보다 낮고, 제 2 전압 레벨은 제 3 전압 레벨보다 낮을 수 있다. 도 3에서는 3개의 감마 전압들(v1~v3)만 표시되지만, 본 발명은 이에 한정되지 않는다.
선택기(331)는 복수의 연결선들(w1~w3)을 통해 감마 생성기(400)와 연결될 수 있다. 복수의 연결선들(w1~w3)은 전기 신호를 전달하기 위한 전선일 수 있다. 감마 생성기(400)로부터 출력된 감마 전압들(v1~v3)은 각각 복수의 연결선들(w1~w3)을 통해 선택기(331)로 입력될 수 있다. 복수의 연결선들(w1~w3) 상에 전압 레귤레이터(500)가 위치할 수 있다. 전압 레귤레이터(500)는 전압 레귤레이터들(510~530)을 포함할 수 있다. 구체적으로, 복수의 연결선들(w1~w3) 상에 각각 전압 레귤레이터들(510~530)이 위치할 수 있다.
도 3에서는 복수의 연결선들(w1~w3) 상에 각각 전압 레귤레이터들(510~530)이 위치하지만, 본 발명은 이에 한정되지 않는다. 전압 레귤레이터(500)는 전압 레귤레이터들(510~530) 중 하나 이상의 전압 레귤레이터를 선택적으로 포함할 수 있다.
전압 레귤레이터들(510~530) 각각은 전압 레귤레이터(500)와 유사한 동작들을 제공할 수 있다. 전압 레귤레이터들(510~530)은 노드(n0)의 전압 레벨이 타겟 전압 레벨로 조절되는데 발생하는 지연 시간을 감소시킬 수 있다.
레벨 시프터(330)는 계조 신호(gs0)를 출력할 수 있다. 계조 신호(gs0)는 제 1 비트 집합(bs1), 제 2 비트 집합(bs2) 및 제 3 비트 집합(bs3)이 차례로 나열된 신호일 수 있다. 비트 집합들(bs1~bs3)은 각각 감마 전압들(v1~v3)에 대응할 수 있다. 선택기(331)는 비트 집합이 입력되는 경우, 비트 집합에 대응하는 감마 전압을 출력하기 위한 동작을 시작할 수 있다.
선택기(331)는 복수의 연결선들(w1~w3)로부터 입력되는 감마 전압들(v1~v3) 중 하나의 감마 전압을 선택적으로 출력하는 멀티플렉서를 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 선택기(331)는 하나 이상의 디코더 및 하나 이상의 멀티플렉서의 조합으로 구현될 수도 있다. 예로서, 선택기(331)로 제 1 비트 집합(bs1)이 입력된 후에 제 2 비트 집합(bs2)이 입력되는 경우, 선택기(331)는 제 2 감마 전압(v2)을 출력하기 위한 동작을 시작할 수 있다. 선택기(331)로부터 제 1 감마 전압이 출력되는 동안, 노드(n0)의 전압 레벨은 제 1 전압 레벨일 수 있다. 전압 레귤레이터(520)는 노드(n0)의 전압 레벨이 제 1 전압 레벨으로부터 제 2 전압 레벨로 조절되는데 발생하는 지연 시간을 감소시킬 수 있다. 즉, 전압 레귤레이터들(510~530)은 각각 노드(n0)의 전압 레벨이 제 1 전압 레벨, 제 2 전압 레벨 및 제 3 전압 레벨로 조절되는데 발생하는 지연 시간들을 감소시킬 수 있다.
도 4는 소스 드라이버의 동작을 설명하기 위한 그래프이다.
시각 't0' 전에, 도 3의 선택기(331)는 제 1 감마 전압을 출력할 수 있다. 시각 't0'에서, 선택기(331)는 도 3의 제 2 비트 집합(bs2)을 입력받을 수 있다. 따라서, 선택기(331)는 시각 't0'에서 제 2 감마 전압(v2)을 출력하기 위한 동작을 시작할 수 있다.
그래프(710)는 이상적인 경우에, 도 3의 노드(n1)의 전압 레벨을 나타낸다. 이상적인 경우, 출력 앰프(332)는 선택기(331)로 제 2 비트 집합(bs2)이 입력되는 즉시, 제 2 감마 전압(v2)을 출력할 수 있다.
도 3의 전압 레귤레이터(520)가 동작하지 않는 경우, 도 3의 노드(n0)의 전압 레벨은 제 2 전압 레벨로 보다 느리게 조절된다. 그래프(711)는 노드(n0)의 전압 레벨이 제 2 전압 레벨로 보다 느리게 조절되는 경우에, 노드(n0)의 전압 레벨을 나타낸다. 그래프(712)는 도 3의 노드(n1)의 전압 레벨을 나타낸다. 노드(n0)의 전압 레벨이 제 2 전압 레벨로 보다 느리게 조절되기 때문에, 노드(n1)의 전압 레벨 또한 제 2 전압 레벨로 보다 느리게 조절된다.
도 5는 본 발명의 실시 예에 따른 소스 드라이버의 동작 효과를 설명하기 위한 그래프이다.
도 4를 참조하여 설명되었듯이, 시각 't0' 전에, 도 3의 선택기(331)는 제 1 감마 전압을 출력할 수 있다. 시각 't0'에서, 선택기(331)는 도 3의 제 2 비트 집합(bs2)을 입력받을 수 있다. 따라서, 선택기(331)는 시각 't0'에서 제 2 감마 전압(v2)을 출력하기 위한 동작을 시작할 수 있다.
도 4를 참조하여 설명되었듯이, 그래프(710)는 이상적인 경우에, 도 3의 노드(n1)의 전압 레벨을 나타낸다.
도 3의 전압 레귤레이터(520)가 동작하는 경우, 도 3의 노드(n0)의 전압 레벨은 제 2 전압 레벨로 보다 빠르게 조절될 수 있다. 그래프(713)는 노드(n0)의 전압 레벨이 제 2 전압 레벨로 보다 빠르게 조절되는 경우에, 노드(n0)의 전압 레벨을 나타낸다. 그래프(714)는 도 3의 노드(n1)의 전압 레벨을 나타낸다. 노드(n0)의 전압 레벨이 제 2 전압 레벨로 보다 빠르게 조절되기 때문에, 노드(n1)의 전압 레벨 또한 제 2 전압 레벨로 보다 빠르게 조절될 수 있다.
도 2 및 도 3을 참조하여 설명되었듯이, 본 발명의 실시 예에 따른 소스 드라이버(300a)는 전압 레귤레이터(520)를 이용하여, 출력 앰프(332)로 입력되는 전압의 레벨(노드(n0)의 전압 레벨)을 제 2 전압 레벨로 보다 빠르게 조절할 수 있다. 즉, 도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 소스 드라이버(300a)는 출력 앰프(332)로 입력되는 전압의 레벨(노드(n0)의 전압 레벨)을 빠르게 조절함으로써, 출력 앰프(332)에서 출력되는 전압의 레벨(노드(n1)의 전압 레벨)을 빠르게 조절할 수 있다.
다만, 소스 드라이버(300a)의 동작 효과는 도 4를 참조하여 설명되는 동작 효과에 한정되지 않는다. 소스 드라이버(300a)는 제 2 감마 전압(v2)을 출력하다가 제 1 감마 전압(v1)을 출력하는 경우에도, 노드(n0)의 전압 레벨을 제 1 전압 레벨로 빠르게 조절할 수 있다. 즉, 소스 드라이버(300a)는 노드(n0)의 전압 레벨을 타겟 레벨로 빠르게 조절할 수 있다.
도 6은 본 발명의 실시 예에 따른 전압 레귤레이터를 설명하기 위한 블록도이다.
전압 레귤레이터(510)는 센싱 회로(511), 전압원(512), 및 입력 회로(513)를 포함할 수 있다. 도 5의 전압 레귤레이터(520)는 센싱 회로들(521, 524), 전압원들(522, 525), 입력 회로(523) 및 출력 회로(526)를 포함할 수 있다. 이하 설명들에서, 센싱 회로(521), 전압원(522), 및 입력 회로(523)를 포함하는 구성은 전압 레귤레이터(520a)로 표현된다. 센싱 회로(524), 전압원(525), 및 출력 회로(526)를 포함하는 구성은 전압 레귤레이터(520b)로 표현된다. 전압 레귤레이터(530)는 센싱 회로(531), 전압원(532), 및 출력 회로(533)를 포함할 수 있다.
다만, 본 발명은 이에 한정되지 않고, 전압 레귤레이터(510)는 전압원(512), 및 입력 회로(513)를 포함하지 않을 수 있다. 전압 레귤레이터(520)는 전압원들(522, 525), 입력 회로(523) 및 출력 회로(526)를 포함하지 않을 수 있다. 전압 레귤레이터(530)는 전압원(532), 및 출력 회로(533)를 포함하지 않을 수 있다.
이하, 본 발명의 이해를 돕기 위해, 센싱 회로들(521, 524), 전압원들(522, 525), 입력 회로(523) 및 출력 회로(526)의 동작들이 집중적으로 설명된다. 센싱 회로(511) 및 입력 회로(513)는 센싱 회로(521) 및 입력 회로(523)와 유사한 동작들을 제공할 수 있다. 센싱 회로(531) 및 출력 회로(533)는 센싱 회로(524) 및 출력 회로(526)와 유사한 동작들을 제공할 수 있다.
제 1 비트 집합(bs1) 및 제 2 비트 집합(bs2)이 순차적으로 수신되는 경우, 선택기(331)는 제 1 감마 전압(v1) 및 제 2 감마 전압(v2)을 순차적으로 출력할 수 있다. 전압 레귤레이터(520a)는 노드(n0)의 전압 레벨을 제 1 전압 레벨로부터 제 2 전압 레벨로 빠르게 조절할 수 있다. 즉, 노드(n0)의 전압 레벨을 빠르게 높이는데에 전압 레귤레이터(520a)가 이용될 수 있다.
입력 회로(523)는 전원 노드로부터 센싱 회로(521)로 전류(I0)를 출력할 수 있다. 전원 노드의 전압은 전원 전압(VDD)일 수 있다. 전원 전압(VDD)의 레벨은 제 3 전압 레벨보다 높을 수 있다. 센싱 회로(521)는 전류(I0)를 수신할 수 있다. 전압원(522)은 기준 전압(vn0)을 센싱 회로(521)로 출력할 수 있다. 센싱 회로(521)는 기준 전압(vn0)과 노드(n2)의 전압을 비교할 수 있다. 센싱 회로(521)는 기준 전압(vn0)의 제 1 기준 레벨과 노드(n2)의 전압 레벨을 비교할 수 있다. 센싱 회로(521)는 노드(n2)의 전압 레벨이 제 1 기준 레벨보다 낮은 경우, 전류(I0)를 노드(n2)로 출력할 수 있다. 센싱 회로(521)는 노드(n2)의 전압 레벨이 제 1 기준 레벨보다 높거나 동일한 경우, 전류(I0)를 노드(n2)로 출력하지 않을 수 있다.
제 1 기준 레벨은 제 2 전압 레벨에 기초하여 결정될 수 있다. 구체적으로, 제 1 기준 레벨은 제 2 전압 레벨보다 임계 레벨만큼 높은 레벨과 제 2 전압 레벨보다 임계 레벨만큼 낮은 레벨 사이의 레벨일 수 있다. 예로서, 임계 레벨은 1[V]일 수 있다.
센싱 회로(521)는 노드(n2)로 전류(I0)를 출력함으로써, 노드(n2)의 전압 레벨을 빠르게 제 1 기준 레벨로 높일 수 있다. 노드(n2)의 전압 레벨이 전압 레귤레이터(520a)에 의해 제 1 기준 레벨로 증가된 이후에는, 노드(n2)의 전압 레벨은 감마 생성기(400)에 의해 제 2 전압 레벨까지 증가될 수 있다. 제 1 기준 레벨은 제 2 전압 레벨보다 임계 레벨만큼 높은 레벨일 수 있다. 이 경우, 전압 레귤레이터(520a)는 노드(n2)의 전압 레벨을 보다 더 빠르게 제 2 전압 레벨로 높일 수 있다.
즉, 전압 레귤레이터(520a)는 노드(n2)로 전류(I0)를 출력함으로써, 노드(n2)의 전압 레벨을 빠르게 제 2 전압 레벨로 높일 수 있다. 노드(n2)의 전압 레벨을 빠르게 제 2 전압 레벨로 높이는 것은 노드(n0)의 전압 레벨을 빠르게 제 2 전압 레벨로 높이는 것을 의미한다. 전압 레귤레이터(520a)와 유사하게, 전압 레귤레이터(510)는 노드(n0)의 전압 레벨을 빠르게 제 1 전압 레벨로 조절할 수 있다.
도 2를 참조하여 설명된 것처럼, 선택기(331)가 제 2 감마 전압(v2)를 출력하기 위한 동작을 시작하는 시점에서, 기생 회로(600)의 커패시터에는 제 1 감마 전압의 제 1 전압 레벨에 대응하는 전하가 충전되어 있을 수 있다. 센싱 회로(521)는 기생 회로(600)의 커패시터에 의해 발생하는 지연을 단축시킬 수 있다.
제 3 비트 집합(bs3) 및 제 2 비트 집합(bs2)이 순차적으로 수신되는 경우, 선택기(331)는 제 3 감마 전압(v3) 및 제 2 감마 전압(v2)을 순차적으로 출력할 수 있다. 전압 레귤레이터(520b)는 노드(n0)의 전압 레벨을 제 3 전압 레벨로부터 제 2 전압 레벨로 빠르게 조절할 수 있다. 즉, 노드(n0)의 전압 레벨을 빠르게 낮추는데에 전압 레귤레이터(520b)가 이용될 수 있다.
전압원(525)은 기준 전압(vp0)을 센싱 회로(524)로 출력할 수 있다. 센싱 회로(524)는 기준 전압(vp0)과 노드(n2)의 전압을 비교할 수 있다. 센싱 회로(524)는 기준 전압(vp0)의 제 2 기준 레벨과 노드(n2)의 전압 레벨을 비교할 수 있다. 센싱 회로(524)는 노드(n2)의 전압 레벨이 제 2 기준 레벨보다 높은 경우, 전류(I1)를 노드(n2)로부터 출력 회로(526)로 출력할 수 있다. 출력 회로(526)는 전류(I1)를 접지로 출력할 수 있다. 접지의 전압은 접지 전압(VSS)일 수 있다. 접지 전압(VSS)의 레벨은 제 1 전압 레벨보다 낮을 수 있다. 센싱 회로(521)는 노드(n2)의 전압 레벨이 제 2 기준 레벨보다 낮거나 동일한 경우, 전류(I1)를 출력 회로(526)로 출력하지 않을 수 있다.
제 2 기준 레벨은 제 2 전압 레벨에 기초하여 결정될 수 있다. 구체적으로, 제 2 기준 레벨은 제 2 전압 레벨보다 임계 레벨만큼 높은 레벨과 제 2 전압 레벨보다 임계 레벨만큼 낮은 레벨 사이의 레벨일 수 있다. 예로서, 임계 레벨은 1[V]일 수 있다.
센싱 회로(526)는 노드(n2)로부터 전류(I1)를 출력함으로써, 노드(n2)의 전압 레벨을 빠르게 제 2 기준 레벨로 낮출 수 있다. 노드(n2)의 전압 레벨이 전압 레귤레이터(520b)에 의해 제 2 기준 레벨로 r감소된 이후에는, 노드(n2)의 전압 레벨은 감마 생성기(400)에 의해 제 2 전압 레벨까지 감소될 수 있다. 제 2 기준 레벨은 제 2 전압 레벨보다 임계 레벨만큼 낮은 레벨일 수 있다. 이 경우, 전압 레귤레이터(520b)는 노드(n2)의 전압 레벨을 보다 더 빠르게 제 2 전압 레벨로 낮출 수 있다.
즉, 전압 레귤레이터(520b)는 노드(n2)로부터 전류(I1)를 출력함으로써, 노드(n2)의 전압 레벨을 빠르게 제 2 전압 레벨로 낮출 수 있다. 노드(n2)의 전압 레벨을 빠르게 제 2 전압 레벨로 낮추는 것은 노드(n0)의 전압 레벨을 빠르게 제 2 전압 레벨로 낮추는 것을 의미한다. 전압 레귤레이터(520b)와 유사하게, 전압 레귤레이터(530)는 노드(n0)의 전압 레벨을 빠르게 제 3 전압 레벨로 조절할 수 있다.
선택기(331)가 제 2 감마 전압(v2)를 출력하기 위한 동작을 시작하는 시점에서, 기생 회로(600)의 커패시터에는 제 3 감마 전압의 제 3 전압 레벨에 대응하는 전하가 충전되어 있을 수 있다. 센싱 회로(521)는 기생 회로(600)의 커패시터에 의해 발생하는 지연을 단축시킬 수 있다.
전압 레귤레이터(510)는 도 6에 도시된 것과 달리, 전압 레귤레이터(520b)와 유사한 동작들을 제공하는 구성 요소를 더 포함할 수도 있다. 다만, 제 1 전압 레벨이 감마 생성기(400)에서 생성되는 감마 전압들의 레벨들 중 가장 낮다면, 전압 레귤레이터(510)는 추가의 구성 요소를 포함하지 않을 수 있다.
전압 레귤레이터(530)는 도 6에 도시된 것과 달리, 전압 레귤레이터(520a)와 유사한 동작들을 제공하는 구성 요소를 더 포함할 수도 있다. 다만, 제 3 전압 레벨이 감마 생성기(400)에서 생성되는 감마 전압들의 레벨들 중 가장 높다면, 전압 레귤레이터(530)는 추가의 구성 요소를 포함하지 않을 수 있다.
또한, 전압 레귤레이터(500)는 전압 레귤레이터들(510, 520a, 520b, 530) 중 하나 이상의 전압 레귤레이터를 포함하는 것만으로도, 노드(n0)의 전압 레벨을 빠르게 타겟 레벨로 조절할 수 있다.
도 7은 본 발명의 실시 예에 따른 전압 레귤레이터의 동작을 설명하기 위한 흐름도이다. 도 7을 참조하여, 도 6의 전압 레귤레이터(520a)의 동작이 설명된다.
도 6을 참조하여 설명된 것처럼, 전압 레귤레이터(520a)는 도 6의 노드(n0)의 전압 레벨이 제 2 전압 레벨보다 높은 레벨로부터 제 2 전압 레벨로 조절되는 경우에 이용될 수 있다. 따라서, 도 7을 참조하는 설명에서, 노드(n0)의 전압 레벨은 제 2 전압 레벨보다 높은 레벨로 조절되어 있는 것으로 가정된다.
S110 동작에서, 도 6의 선택기(331)는 계조 신호(gs0)를 수신할 수 있다. 구체적으로, 도 6의 선택기(331)는 계조 신호(gs0)에 포함되는 제 2 비트 세트(bs2)를 수신할 수 있다. 선택기(331)는 제 2 비트 세트(bs2)가 수신되는 경우, 노드(n0)로 제 2 감마 전압(v2)을 출력하기 위한 동작을 시작할 수 있다.
S120 동작에서, 도 6의 센싱 회로(521)는 노드(n2)의 전압과 기준 전압(vn0)을 비교하여, 전류(I0)를 노드(n2)로 출력할지 여부를 결정할 수 있다.
노드(n2)의 전압 레벨이 제 1 기준 레벨보다 낮은 경우, 절차는 S130 동작으로 이동된다. S130 동작에서, 센싱 회로(521)는 노드(n2)로 전류(I0)를 출력할 수 있다. 전류(I0)는 전원 노드로부터 출력될 수 있다. 전원 노드로부터 출력된 전류(I0)는 도 6의 입력 회로(513)를 통해 센싱 회로(521)로 수신될 수 있다. 이 경우, 노드(n2)의 전압 레벨은 전류(I0)에 의해 빠르게 제 1 기준 레벨로 증가될 수 있다. 물론, 제 2 감마 전압(v2) 역시, 노드(n2)의 전압 레벨을 제 1 기준 레벨로 증가시키는데 이용될 수 있다.
노드(n2)의 전압 레벨이 제 1 기준 레벨보다 높은 경우, 절차는 S140 동작으로 이동된다. S140 동작에서, 센싱 회로(521)는 노드(n2)로 전류(I0)를 출력하지 않을 수 있다. 이 경우, 노드(n2)의 전압 레벨은 제 1 기준 레벨과 제 2 전압 레벨 사이의 레벨일 수 있다. 제 2 감마 전압(v2)은 노드(n2)로 출력될 수 있다. 제 2 감마 전압(v2)으로 인해, 노드(n2)의 전압 레벨은 제 2 전압 레벨로 증가될 수 있다.
도 8은 본 발명의 실시 예에 따른 전압 레귤레이터의 동작을 설명하기 위한 흐름도이다. 도 8을 참조하여, 도 6의 전압 레귤레이터(520b)의 동작이 설명된다.
도 6을 참조하여 설명된 것처럼, 전압 레귤레이터(520b)는 도 6의 노드(n0)의 전압 레벨이 제 2 전압 레벨보다 낮은 레벨로부터 제 2 전압 레벨로 조절되는 경우에 이용될 수 있다. 따라서, 도 8을 참조하는 설명에서, 노드(n0)의 전압 레벨은 제 2 전압 레벨보다 낮은 레벨로 조절되어 있는 것으로 가정된다.
S210 동작에서, 도 6의 선택기(331)는 계조 신호(gs0)를 수신할 수 있다. 구체적으로, 도 6의 선택기(331)는 계조 신호(gs0)에 포함되는 제 2 비트 세트(bs2)를 수신할 수 있다. 선택기(331)는 제 2 비트 세트(bs2)가 수신되는 경우, 노드(n0)로 제 2 감마 전압(v2)을 출력하기 위한 동작을 시작할 수 있다.
S220 동작에서, 도 6의 센싱 회로(524)는 노드(n2)의 전압과 기준 전압(vp0)을 비교하여, 전류(I1)를 접지로 출력할지 여부를 결정할 수 있다.
노드(n2)의 전압 레벨이 제 2 기준 레벨보다 높은 경우, 절차는 S230 동작으로 이동된다. S230 동작에서, 센싱 회로(524)는 노드(n2)로부터 전류(I1)를 출력할 수 있다. 노드(n2)로부터 출력된 전류(I1)는 도 6의 출력 회로(526)를 통해 접지로 수신될 수 있다. 이 경우, 노드(n2)의 전압 레벨은 전류(I1)에 의해 빠르게 제 2 기준 레벨로 감소될 수 있다. 물론, 제 2 감마 전압(v2) 역시, 노드(n2)의 전압 레벨을 제 2 기준 레벨로 감소시키는데 이용될 수 있다.
노드(n2)의 전압 레벨이 제 2 기준 레벨보다 낮은 경우, 절차는 S240 동작으로 이동된다. S240 동작에서, 센싱 회로(524)는 노드(n2)로부터 전류(I1)를 출력하지 않을 수 있다. 이 경우, 노드(n2)의 전압 레벨은 제 2 기준 레벨과 제 2 전압 레벨 사이의 레벨일 수 있다. 제 2 감마 전압(v2)은 노드(n2)로 출력될 수 있다. 제 2 감마 전압(v2)으로 인해, 노드(n2)의 전압 레벨은 제 2 전압 레벨로 감소될 수 있다.
도 9는 본 발명의 실시 예에 따른 전압 레귤레이터의 세부적인 구성을 설명하기 위한 블록도이다. 구성 요소들(521a, 523a, 524a, 526a)은 도 6의 구성 요소들(521, 523, 524, 526)과 실질적으로 동일한 동작들을 제공할 수 있다.
입력 회로(523a)는 트랜지스터(TR1)를 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 입력 회로(523a)는 트랜지스터(TR1) 대신 저항을 포함할 수도 있다. 구체적으로, 트랜지스터(TR1)는 PMOS 트랜지스터일 수 있다. 트랜지스터(TR1)의 게이트 단자로 접지 전압(VSS)이 입력될 수 있다. 트랜지스터(TR1)의 소스 단자는 전원 노드로 연결되고, 드레인 단자는 센싱 회로(521a)로 연결될 수 있다. 전원 전압(VDD)의 레벨이 접지 전압(VSS)의 레벨보다 낮으므로, 트랜지스터(TR1)를 통해 전원 노드로부터 센싱 회로(521a)로 전류(I0)가 출력될 수 있다.
센싱 회로(521a)는 트랜지스터(TR2)를 포함할 수 있다. 구체적으로, 트랜지스터(TR2)는 NMOS 트랜지스터일 수 있다. 트랜지스터(TR2)의 게이트 단자는 전압원(522)으로 연결될 수 있다. 트랜지스터(TR2)의 게이트 단자로 기준 전압(vn0)이 입력될 수 있다. 트랜지스터(TR2)의 드레인 단자는 입력 회로(523a)로 연결되고, 소스 단자는 노드(n2)로 연결될 수 있다. 노드(n2)의 전압 레벨이 기준 전압(vn0)의 제 1 기준 레벨보다 낮은 경우, 트랜지스터(TR2)를 통해 노드(n2)로 전류(I0)가 출력될 수 있다. 정확하게는 노드(n2)의 전압 레벨이 기준 전압(vn0)에서 문턱 전압을 뺀 전압의 레벨보다 낮아야지만, 설명의 편의를 위해 노드(n2)의 전압 레벨이 제 1 기준 레벨보다 낮은 경우에 노드(n2)로 전류(I0)가 출력되는 것으로 표현된다. 다만, 노드(n2)의 전압 레벨이 기준 전압(vn0)에서 문턱 전압을 뺀 전압의 레벨보다 낮아야 하는 전류(I0)가 출력되는 현실상의 조건으로 인해, 제 1 기준 레벨은 제 2 전압 레벨보다 높은 레벨로 설정될 수 있다. 노드(n2)의 전압 레벨이 제 2 전압 레벨보다 낮은 경우, 전류(I0) 및 제 2 감마 전압(v2)에 의해, 노드(n2)의 전압 레벨은 제 2 전압 레벨로 빠르게 증가될 수 있다.
센싱 회로(524a)는 트랜지스터(TR3)를 포함할 수 있다. 구체적으로, 트랜지스터(TR3)는 PMOS 트랜지스터일 수 있다. 트랜지스터(TR3)의 게이트 단자는 전압원(525)으로 연결될 수 있다. 트랜지스터(TR3)의 게이트 단자로 기준 전압(vp0)이 입력될 수 있다. 트랜지스터(TR3)의 드레인 단자는 출력 회로(526a)로 연결되고, 소스 단자는 노드(n2)로 연결될 수 있다. 노드(n2)의 전압 레벨이 기준 전압(vp0)의 제 2 기준 레벨보다 높은 경우, 트랜지스터(TR3)를 통해 노드(n2)로부터 출력 회로(523a)로 전류(I1)가 출력될 수 있다. 정확하게는 노드(n2)의 전압 레벨이 기준 전압(vp0)에서 문턱 전압을 더한 전압의 레벨보다 높아야지만, 설명의 편의를 위해 노드(n2)의 전압 레벨이 제 2 기준 레벨보다 높은 경우에 전류(I1)가 출력되는 것으로 표현된다. 다만, 노드(n2)의 전압 레벨이 기준 전압(vp0)에서 문턱 전압을 더한 전압의 레벨보다 높아야 하는 전류(I1)가 출력되는 현실상의 조건으로 인해, 제 2 기준 레벨은 제 2 전압 레벨보다 낮은 레벨로 설정될 수 있다.
출력 회로(526a)는 트랜지스터(TR4)를 포함할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 출력 회로(526a)는 트랜지스터(TR4) 대신 저항을 포함할 수도 있다. 구체적으로, 트랜지스터(TR4)는 NMOS 트랜지스터일 수 있다. 트랜지스터(TR4)의 게이트 단자로 전원 전압(VDD)이 입력될 수 있다. 트랜지스터(TR4)의 소스 단자는 접지로 연결되고, 드레인 단자는 센싱 회로(524a)로 연결될 수 있다. 전원 전압(VDD)의 레벨이 접지 전압(VSS)의 레벨보다 높으므로, 트랜지스터(TR4)를 통해 접지로 전류(I1)가 출력될 수 있다.
노드(n2)의 전압 레벨이 제 2 전압 레벨보다 높은 경우, 전류(I1)에 의해, 노드(n2)의 전압 레벨은 제 2 전압 레벨로 빠르게 감소될 수 있다.
도 10은 본 발명의 다른 실시 예에 다른 전압 레귤레이터를 설명하기 위한 블록도이다. 도 9에 도시된 것과 달리, 도 10에서는 기준 전압들(vn0, vp0)이 전압 생성기(522a)로부터 출력된다. 다만, 기준 전압들(vn0, vp0)이 전압 생성기(522a)로부터 출력되는 것을 제외하고는, 도 10에 도시된 구성 요소들은 도 9에 도시된 구성 요소들과 유사한 동작들을 제공한다. 따라서, 이하 중복되는 설명은 생략되고, 전압 생성기(522a)와 관련된 구성 및 동작들에 관하여 설명된다.
전압 생성기(522a)는 공급 전압들(vs1~vs9)을 수신할 수 있다. 공급 전압들(vs1~vs9)은 아날로그 전압들 또는 디지털 전압들일 수 있다. 공급 전압들(vs1~vs9)은 도 2의 소스 드라이버(300a)의 구성 요소에 의해 공급될 수도 있고, 소스 드라이버(300a) 외부로부터 공급될 수도 있다. 도 10에는 9개의 공급 전압들(vs1~vs9)이 도시되지만, 본 발명은 이에 한정되지 않는다. 전압 생성기(522a)는 복수의 공급 전압들을 수신할 수 있다.
전압 생성기(522a)는 제어 신호(cs0)를 수신할 수 있다. 전압 생성기(522a)는 제어 신호(cs0)에 응답하여, 기준 전압(vn0) 또는 기준 전압(vp0)을 출력할 수 있다. 전압 생성기(522a)는 제어 신호(cs0)에 포함된 정보에 기초하여, 기준 전압(vn0)의 제 1 기준 레벨 또는 기준 전압(vp0)의 제 2 기준 레벨을 조절할 수 있다. 다만, 제 1 기준 레벨은 제 2 전압 레벨 이상이고, 제 2 기준 레벨은 제 2 전압 레벨보다 이하일 수 있다.
센싱 회로(521a)는 제 1 기준 레벨과 노드(n2)의 전압 레벨을 비교하여, 전류(I0)를 출력할지 여부를 결정할 수 있다. 제 1 기준 레벨은 제어 신호(cs0)에 기초하여 조절될 수 있다. 예로서, 제 1 기준 레벨은 소스 드라이버(300a)의 동작 모드에 따라서도 달라질 수 있다. 노드(n2)의 전압 레벨을 최대한 빠르게 제 2 전압 레벨로 조절하기 위한 동작 모드에서, 제 1 기준 레벨은 제 2 전압 레벨로 조절될 수 있다. 즉, 센싱 회로(521a)는 소스 드라이버(300a)의 동작 모드에 따라 상이한 레벨들을 갖는 기준 전압(vn0)에 기초하여 동작할 수 있다.
구체적으로, 기준 전압(vn0)은 트랜지스터(TR2)의 게이트 단자로 입력될 수 있다. 트랜지스터(TR2)는 노드(n2)의 전압 레벨이 기준 전압(vn0)의 제 1 기준 레벨보다 낮은 경우, 전류(I0)를 출력할 수 있다. 트랜지스터(TR2)는 노드(n2)의 전압 레벨이 기준 전압(vn0)의 제 1 기준 레벨보다 높은 경우, 전류(I0)를 출력하지 않을 수 있다.
또한, 센싱 회로(524a)는 조절된 제 2 기준 레벨과 노드(n2)의 전압 레벨을 비교하여, 전류(I1)를 출력할지 여부를 결정할 수 있다. 제 2 기준 레벨은 제어 신호(cs0)에 기초하여 조절될 수 있다. 예로서, 노드(n2)의 전압 레벨을 최대한 빠르게 제 2 전압 레벨로 조절하기 위한 동작 모드에서, 제 1 기준 레벨은 제 2 전압 레벨로 조절될 수 있다. 즉, 센싱 회로(524a)는 소스 드라이버(300a)의 동작 모드에 따라 상이한 레벨들을 갖는 기준 전압(vp0)에 기초하여 동작할 수 있다.
구체적으로, 기준 전압(vp0)은 트랜지스터(TR3)의 게이트 단자로 입력될 수 있다. 트랜지스터(TR3)는 노드(n2)의 전압 레벨이 기준 전압(vp0)의 제 2 기준 레벨보다 높은 경우, 전류(I1)를 출력할 수 있다. 트랜지스터(TR3)는 노드(n2)의 전압 레벨이 기준 전압(vp0)의 제 2 기준 레벨보다 낮은 경우, 전류(I1)를 출력하지 않을 수 있다.
도 11은 본 발명의 또 다른 실시 예에 다른 전압 레귤레이터를 설명하기 위한 블록도이다. 도 9에 도시된 것과 달리, 도 11에서는 제 2 감마 전압(v2)이 센싱 회로들(521a, 524a)로 수신된다. 다만, 기준 전압들(vn0, vp0) 대신 제 2 감마 전압(v2)이 센싱 회로들(521a, 524a)로 수신되는 것을 제외하고는, 도 10에 도시된 구성 요소들은 도 9에 도시된 구성 요소들과 유사한 동작들을 제공한다.
감마 생성기(400)는 노드(n3)로 제 2 감마 전압(v2)을 출력할 수 있다. 이하, 설명의 편의를 위해, 노드(n3)의 전압 레벨은 제 2 전압 레벨로 유지되는 것으로 가정된다. 또한, 노드(n3)로부터 제 2 감마 전압(v2)이 출력되는 것으로 가정된다.
센싱 회로(521a)는 노드(n3)로 연결될 수 있다. 센싱 회로(521a)는 노드(n3)로부터 제 2 감마 전압(v2)을 수신할 수 있다. 센싱 회로(521a)는 제 2 전압 레벨과 노드(n2)의 전압 레벨을 비교하여, 전류(I0)를 출력할지 여부를 결정할 수 있다. 구체적으로, 트랜지스터(TR2)의 게이트 단자가 노드(n3)로 연결될 수 있다. 트랜지스터(TR2)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 낮은 경우, 전류(I0)를 출력할 수 있다. 트랜지스터(TR2)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 높은 경우, 전류(I0)를 출력하지 않을 수 있다.
센싱 회로(524a)는 노드(n3)로 연결될 수 있다. 센싱 회로(524a)는 노드(n3)로부터 제 2 감마 전압(v2)을 수신할 수 있다. 센싱 회로(524a)는 제 2 전압 레벨과 노드(n2)의 전압 레벨을 비교하여, 전류(I1)를 출력할지 여부를 결정할 수 있다. 구체적으로, 트랜지스터(TR3)의 게이트 단자가 노드(n3)로 연결될 수 있다. 트랜지스터(TR3)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 높은 경우, 전류(I1)를 출력할 수 있다. 트랜지스터(TR3)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 낮은 경우, 전류(I1)를 출력하지 않을 수 있다.
즉, 도 11을 참조하여 설명되는 본 발명은 기준 전압들(vn0, vp0)을 공급하기 위한 별도의 전압원들을 포함하지 않을 수 있다. 도 11을 참조하여 설명되는 본 발명은 감마 생성기(400)를 이용하여 기준 전압들(vn0, vp0)을 공급하므로, 전압원들에 의한 면적, 비용 등을 절감할 수 있다.
도 12는 본 발명의 또 다른 실시 예에 다른 전압 레귤레이터를 설명하기 위한 블록도이다. 도 11에 도시된 것과 달리, 도 12에서는 버퍼(528)가 더 도시된다. 다만, 2 감마 전압(v2)이 버퍼(528)를 거쳐 센싱 회로들(521a, 524a)로 수신되는 것을 제외하고는, 도 11에 도시된 구성 요소들은 도 10에 도시된 구성 요소들과 유사한 동작들을 제공한다.
감마 생성기(400)는 노드(n3)로 제 2 감마 전압(v2)을 출력할 수 있다.
버퍼(528)의 양의 입력 단자는 노드(n3)로 연결될 수 있다. 즉, 버퍼(528)의 양의 입력 단자로 제 2 감마 전압(v2)이 수신될 수 있다. 버퍼(528)의 음의 입력 단자는 노드(n4)로 연결될 수 있다. 노드(n4)는 버퍼(528)의 출력 단자와 연결될 수 있다. 즉, 버퍼(528)의 음의 입력 단자는 버퍼(528)의 출력 단자와 연결될 수 있다.
따라서, 버퍼(528)는 피드백 동작을 통해, 제 2 감마 전압(v2)을 노드(n4)로 출력할 수 있다. 노드(n4)는 노드(n5)와 연결될 수 있다. 노드(n4)와 노드(n5) 사이에서 전압 강하가 발생하지 않는다고 가정된다. 따라서, 노드(n5)의 전압 레벨은 노드(n4)의 전압 레벨과 동일할 수 있다. 즉, 노드(n5)로부터 센싱 회로들(521a, 524a)로 제 2 감마 전압(v2)가 출력될 수 있다.
센싱 회로(521a)는 노드(n5)로 연결될 수 있다. 센싱 회로(521a)는 노드(n5)로부터 제 2 감마 전압(v2)을 수신할 수 있다. 센싱 회로(521a)는 제 2 전압 레벨과 노드(n2)의 전압 레벨을 비교하여, 전류(I0)를 출력할지 여부를 결정할 수 있다. 구체적으로, 트랜지스터(TR2)의 게이트 단자가 노드(n5)로 연결될 수 있다. 트랜지스터(TR2)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 낮은 경우, 전류(I0)를 출력할 수 있다. 트랜지스터(TR2)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 높은 경우, 전류(I0)를 출력하지 않을 수 있다.
센싱 회로(524a)는 노드(n5)로 연결될 수 있다. 센싱 회로(524a)는 노드(n5)로부터 제 2 감마 전압(v2)을 수신할 수 있다. 센싱 회로(524a)는 제 2 전압 레벨과 노드(n2)의 전압 레벨을 비교하여, 전류(I1)를 출력할지 여부를 결정할 수 있다. 구체적으로, 트랜지스터(TR3)의 게이트 단자가 노드(n5)로 연결될 수 있다. 트랜지스터(TR3)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 높은 경우, 전류(I1)를 출력할 수 있다. 트랜지스터(TR3)는 노드(n2)의 전압 레벨이 제 2 전압 레벨 보다 낮은 경우, 전류(I1)를 출력하지 않을 수 있다.
도 12를 참조하여 설명되는 본 발명은 버퍼(528)를 더 포함할 수 있다. 따라서, 제 2 감마 전압(v2)가 보다 더 안정적으로 센싱 회로들(521a, 524a)로 공급될 수 있다.
도 13은 본 발명의 또 다른 실시 예에 따른 전압 레귤레이터를 설명하기 위한 블록도이다.
도 13을 참조하여서는, 도 6을 참조하여 설명된 것과 달리, 비교기들(521b, 521b)을 포함하는 전압 레귤레이터들(520c, 520d)에 관하여 설명된다. 다만, 전압 레귤레이터들(520c, 520d)은 비교기들(521b, 521b)과 관련된 동작들을 제외하고는, 도 6의 전압 레귤레이터들(520a, 520b)과 유사한 동작들을 제공한다. 이하, 중복되는 설명은 생략되고, 비교기들(521b, 521b)과 관련된 동작들에 대해 집중적으로 설명된다.
전압 레귤레이터(520c)는 비교기(521b), 전압원(522b), 및 입력 회로(523b)를 포함할 수 있다.
비교기(521b)는 전압원(522)으로부터 기준 전압(vn0)을 수신할 수 있다. 비교기(521b)는 기준 전압(vn0)의 노드(n6)의 전압 레벨을 비교할 수 있다. 이하 설명들에서, 노드(n6)의 전압 레벨과 노드(n7)의 전압 레벨은 동일한 것으로 가정된다. 도 3을 참조하여 설명된 것처럼, 노드(n6)의 전압 레벨 및 노드(n7)의 전압 레벨은 기생 회로(600)의 영향을 받아, 제 2 감마 전압(v2)의 제 2 전압 레벨을 유지하지 못할 수 있다.
비교기(521b)는 제 1 기준 레벨이 노드(n6)의 전압 레벨보다 높은 경우, 제어 신호(cs1)를 출력할 수 있다. 입력 회로(523b)는 제어 신호(cs1)가 수신되는 경우, 전류(I0)를 노드(n7)로 출력할 수 있다. 예로서, 입력 회로(523b)는 전류원을 포함할 수 있다. 다른 예로서, 입력 회로(523b)는 저항, 트랜지스터와 같은 소자를 포함할 수 있으며, 이 경우 전원 전압(VDD)에 기초하여 전류(I0)를 노드(n7)로 출력할 수 있다.
비교기(521b)는 제 1 기준 레벨이 노드(n6)의 전압 레벨 이하인 경우, 제어 신호(cs1)를 출력하지 않을 수 있다. 입력 회로(523b)는 제어 신호(cs1)가 수신되지 않는 경우, 전류(I0)를 노드(n7)로 출력하지 않을 수 있다.
다만, 본 발명은 이에 한정되지 않고, 비교기(521b)는 제 1 기준 레벨이 노드(n6)의 전압 레벨보다 높은 경우, 제 1 논리 값을 갖는 제어 신호(cs1)를 출력할 수 있다. 이 경우, 입력 회로(523b)는 제 1 논리 값을 갖는 제어 신호(cs1)에 응답하여, 전류(I0)를 노드(n7)로 출력할 수 있다. 비교기(521b)는 제 1 기준 레벨이 노드(n6)의 전압 레벨 이하인 경우, 제 2 논리 값을 갖는 제어 신호(cs1)를 출력할 수 있다. 이 경우, 입력 회로(523b)는 제 2 논리 값을 갖는 제어 신호(cs1)에 응답하여, 전류(I0)를 노드(n7)로 출력하지 않을 수 있다.
다만, 본 발명은 이에 한정되지 않고, 전압 레귤레이터들(520c, 520c)은 전압원들(522, 525)을 포함하지 않을 수 있다. 이 경우, 전압 레귤레이터들(520c, 520c)은 도 10 내지 도 12를 참조하여 설명된 것과 유사하게 기준 전압들(vn0, vp0)을 공급받을 수 있다. 구체적으로, 전압 레귤레이터들(520c, 520c)은 도 10을 참조하여 설명된 것과 유사하게, 도 10의 전압 생성기(522a)로부터 기준 전압들(vn0, vp0)을 공급받을 수 있다. 전압 레귤레이터들(520c, 520c)은 도 11을 참조하여 설명된 것과 유사하게, 기준 전압들(vn0, vp0) 대신 제 2 감마 전압(v2)을 공급받을 수 있다. 이 경우, 전압 레귤레이터들(520c, 520c)은 제 2 감마 전압(v2)의 제 2 전압 레벨과 노드(n6)의 전압 레벨을 비교하여 전류들(I0, I1)의 출력 여부를 결정할 수 있다. 전압 레귤레이터들(520c, 520c)은 도 12를 참조하여 설명된 것과 유사하게, 도 12의 버퍼(528)를 포함할 수 있다. 이 경우, 전압 레귤레이터들(520c, 520c)은 기준 전압들(vn0, vp0) 대신 제 2 감마 전압(v2)을 공급받으며, 버퍼(528)를 이용하여 보다 더 안정적인 제 2 감마 전압(v2)을 공급받을 수 있다.
도 14는 본 발명의 실시 예들에 따른 디스플레이 드라이버 회로를 포함하는 전자 장치(10000)의 예시적인 구성을 보여주는 블록도이다. 예로서, 전자 장치(10000)는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 랩탑 PC(laptop personal computer), 전자 책 리더기, MP3 플레이어, 웨어러블(Wearable) 장치 등과 같은 다양한 유형의 전자 장치들 중 하나로 구현될 수 있다.
전자 장치(10000)는 다양한 전자 회로를 포함할 수 있다. 예로서, 전자 장치(10000)의 전자 회로들은 디스플레이 장치(1800), 이미지 처리 블록(1100), 통신 블록(11000), 오디오 처리 블록(12000), 버퍼 메모리(1400), 불휘발성 메모리(18000), 유저 인터페이스(1600), 및 메인 프로세서(1700)를 포함할 수 있다.
디스플레이 장치(1800)는 외부 장치(예컨대, 메인 프로세서(1700))로부터 데이터를 수신할 수 있다. 디스플레이 장치(1800)에 포함되는 디스플레이 드라이버 회로(1000)는 수신된 데이터에 기초하여 디스플레이 패널(2000)에 영상을 표시할 수 있다.
디스플레이 드라이버 회로(1000)는 디스플레이 패널(2000)에 영상이 표시되도록, 디스플레이 패널(2000)로 영상 신호들을 출력할 수 있다. 디스플레이 패널(2000)로 영상 신호들을 출력한다는 것은 디스플레이 패널(2000)로 영상 신호들에 대응하는 전압들을 출력한다는 것을 의미한다. 본 발명의 실시 예에 따른, 디스플레이 드라이버 회로(1000)는 전압 레귤레이터(500)를 이용하여 영상 신호들에 대응하는 전압들을 빠르게 출력할 수 있다.
이미지 처리 블록(1100)은 렌즈(1110)를 통해 빛을 수신할 수 있다. 이미지 처리 블록(1100)에 포함되는 이미지 센서(1120) 및 이미지 신호 처리기(1130)는 수신되는 빛에 기초하여, 외부 객체와 관련되는 이미지 데이터를 생성할 수 있다.
통신 블록(11000)은 안테나(1210)를 통해 외부 장치/시스템과 신호를 교환할 수 있다. 통신 블록(11000)의 송수신기(1220) 및 MODEM(Modulator/Demodulator, 1230)은 다양한 무선 통신 규약에 따라, 외부 장치/시스템과 교환되는 신호를 처리할 수 있다.
오디오 처리 블록(12000)은 오디오 신호 처리기(1310)를 이용하여 소리 정보를 처리할 수 있고, 이로써 오디오를 재생하고 출력할 수 있다. 오디오 처리 블록(12000)은 마이크(1320)를 통해 오디오 입력을 수신할 수 있다. 오디오 처리 블록(12000)은 스피커(1330)를 통해, 재생되는 오디오를 출력할 수 있다.
버퍼 메모리(1400)는 전자 장치(10000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 버퍼 메모리(1400)는 메인 프로세서(1700)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 예로서, 버퍼 메모리(1400)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
불휘발성 메모리(18000)는 전력 공급과 무관하게 데이터를 저장할 수 있다. 예로서, 불휘발성 메모리(18000)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 다양한 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예로서, 불휘발성 메모리(18000)는 SD(Secure Digital) 카드와 같은 착탈식 메모리, 및/또는 eMMC(Embedded Multimedia Card)와 같은 내장(Embedded) 메모리를 포함할 수 있다.
유저 인터페이스(1600)는 사용자와 전자 장치(10000) 사이의 통신을 중재할 수 있다. 예로서, 유저 인터페이스(1600)는 키패드, 버튼, 터치 스크린, 터치 패드, 자이로스코프 센서, 진동 센서, 가속 센서 등과 같은 입력 인터페이스를 포함할 수 있다. 예로서, 유저 인터페이스(1600)는 모터, LED 램프 등과 같은 출력 인터페이스를 포함할 수 있다.
메인 프로세서(1700)는 전자 장치(10000)의 구성 요소들의 전반적인 동작들을 제어할 수 있다. 메인 프로세서(1700)는 전자 장치(10000)를 동작시키기 위해 다양한 연산을 처리할 수 있다. 예로서, 메인 프로세서(1700)는 범용(General-purpose) 프로세서, 전용(Special-purpose) 프로세서, 어플리케이션(Application) 프로세서, 마이크로프로세서 등과 같이, 하나 이상의 프로세서 코어를 포함하는 연산 처리 장치/회로로 구현될 수 있다.
예로서, 메인 프로세서(1700)는 데이터를 디스플레이 드라이버 회로(1000)로 송신할 수 있다. 디스플레이 드라이버 회로(1000)는 데이터에 기초하여 디스플레이 패널(2000)에 영상을 표시하기 위해 디스플레이 패널(2000)을 구동할 수 있다.
다른 예로서, 사용자는 유저 인터페이스(1600)를 통해 디스플레이 장치(1800)의 동작 모드를 설정할 수 있다. 메인 프로세서(1600)는 사용자에 의해 설정된 동작 모드에 따라 디스플레이 드라이버 회로(1000)로 송신되는 데이터의 유형이나 디스플레이 드라이버 회로(1000)로 송신되는 데이터의 속도를 제어할 수 있다. 디스플레이 드라이버 회로(1000)는 수신된 데이터의 유형이나 수신되는 데이터의 속도에 따라 데이터가 처리되는 경로를 제어할 수 있다.
다만, 도 14에 나타낸 예시적인 구성 요소들은 더 나은 이해를 가능하게 하기 위해 제공되고, 본 발명을 한정하도록 의도되지는 않는다. 전자 장치(10000)는 도 14에 나타낸 구성 요소들 중 하나 이상을 포함하지 않을 수 있고, 추가로 또는 대안적으로 도 14에 나타내지 않은 적어도 하나의 구성 요소를 더 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (10)

  1. 상이한 전압 레벨들을 갖는 감마 전압들을 각각 노드들로 출력하는 감마 생성기;
    상기 노드들 중 하나의 노드를 선택하여, 선택된 노드의 전압을 출력하는 선택기; 및
    상기 감마 생성기 및 상기 선택기 사이에 전기적으로 연결되고, 그리고 상기 선택된 노드의 상기 전압에 기초하여 상기 선택된 노드로 제 1 전류를 입력하거나 상기 선택된 노드로부터 제 2 전류를 출력하여, 상기 선택된 노드의 상기 전압의 전압 레벨을 상기 선택된 노드로 출력되는 선택된 감마 전압의 전압 레벨로 조절하는 전압 레귤레이터를 포함하는 디스플레이 구동 회로.
  2. 제 1 항에 있어서,
    상기 전압 레귤레이터는:
    상기 선택된 노드의 상기 전압 레벨이 제 1 기준 레벨보다 낮은 경우 상기 제 1 전류를 상기 선택된 노드로 입력하여 풀업 시키고;
    상기 선택된 노드의 상기 전압 레벨이 제 2 기준 레벨보다 높은 경우 상기 상기 선택된 노드로부터 제 2 전류를 출력하여 풀다운 시키는 디스플레이 구동 회로.
  3. 제 2 항에 있어서,
    상기 제 1 기준 레벨 및 상기 제 2 기준 레벨은 상기 선택된 감마 전압의 상기 전압 레벨보다 임계 레벨만큼 높은 레벨과 상기 선택된 감마 전압의 상기 전압 레벨보다 상기 임계 레벨만큼 낮은 레벨 사이의 레벨들인 디스플레이 구동 회로.
  4. 제 3 항에 있어서,
    상기 제 1 기준 레벨은 상기 선택된 감마 전압의 상기 전압 레벨보다 상기 임계 레벨만큼 높고,
    상기 제 2 기준 레벨은 상기 선택된 감마 전압의 상기 전압 레벨보다 상기 임계 레벨만큼 낮은 레벨인 디스플레이 구동 회로.
  5. 제 1 전압 레벨을 갖는 제 1 감마 전압을 제 1 노드로 출력하고, 상기 제 1 전압 레벨보다 높은 제 2 전압 레벨을 갖는 제 2 감마 전압을 제 2 노드로 출력하는 감마 생성기;
    상기 제 1 노드의 제 1 노드 전압을 출력한 후에 상기 제 2 노드의 제 2 노드 전압을 출력하는 선택기; 및
    상기 감마 생성기 및 상기 선택기 사이에 전기적으로 연결되고, 그리고 상기 제 2 노드 전압의 레벨이 제 1 기준 레벨보다 낮은 경우, 상기 제 2 노드로 제 1 전류를 입력하는 전압 레귤레이터를 포함하되,
    상기 제 1 기준 레벨은 상기 제 2 전압 레벨보다 임계 레벨만큼 높은 레벨과 상기 제 2 전압 레벨보다 상기 임계 레벨만큼 낮은 레벨 사이의 레벨인 디스플레이 구동 회로.
  6. 제 5 항에 있어서,
    상기 전압 레귤레이터는 상기 제 2 감마 전압 및 상기 제 1 전류에 의해 상기 제 2 노드 전압이 상기 제 2 전압 레벨을 갖도록, 상기 제 2 노드로 상기 제 1 전류를 입력하여 풀업 시키는 디스플레이 구동 회로.
  7. 제 5 항에 있어서,
    상기 전압 레귤레이터는 상기 제 1 전류를 상기 제 2 노드로 입력하는 NMOS 트랜지스터를 포함하고,
    상기 제 1 기준 레벨은 상기 NMOS 트랜지스터의 게이트 전압의 레벨인 디스플레이 구동 회로.
  8. 제 7 항에 있어서,
    상기 전압 레귤레이터는 상기 제 1 전류를 상기 NMOS 트랜지스터로 입력하는 PMOS 트랜지스터를 더 포함하는 디스플레이 구동 회로.
  9. 제 5 항에 있어서,
    상기 감마 생성기는 상기 제 2 전압 레벨보다 높은 제 3 전압 레벨을 갖는 제 3 감마 전압을 제 3 노드로 출력하고,
    상기 전압 레귤레이터는 상기 선택기로부터 상기 제 3 노드의 제 3 노드 전압이 출력된 후에 상기 제 2 노드 전압이 출력되는 경우, 상기 제 2 노드 전압의 상기 레벨이 제 2 기준 레벨보다 높으면, 상기 제 2 노드로부터 제 2 전류를 출력하고,
    상기 제 2 기준 레벨은 상기 제 2 전압 레벨보다 상기 임계 레벨만큼 높은 레벨과 상기 제 2 전압 레벨보다 상기 임계 레벨만큼 낮은 레벨 사이의 레벨인 디스플레이 구동 회로.
  10. 제 9 항에 있어서,
    수신되는 복수의 전압들을 조합하여, 상기 제 1 기준 레벨을 갖는 제 1 기준 전압 및 상기 제 2 기준 레벨을 갖는 제 2 기준 전압을 상기 전압 레귤레이터로 공급하는 전압 생성기를 더 포함하는 디스플레이 구동 회로.
KR1020190094993A 2019-08-05 2019-08-05 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로 KR102633090B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190094993A KR102633090B1 (ko) 2019-08-05 2019-08-05 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로
US16/811,881 US11288992B2 (en) 2019-08-05 2020-03-06 Display driving circuit for accelerating voltage output to data line
CN202010445990.5A CN112331119A (zh) 2019-08-05 2020-05-22 用于对向数据线的电压输出进行加速的显示驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190094993A KR102633090B1 (ko) 2019-08-05 2019-08-05 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로

Publications (2)

Publication Number Publication Date
KR20210018575A KR20210018575A (ko) 2021-02-18
KR102633090B1 true KR102633090B1 (ko) 2024-02-06

Family

ID=74304097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190094993A KR102633090B1 (ko) 2019-08-05 2019-08-05 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로

Country Status (3)

Country Link
US (1) US11288992B2 (ko)
KR (1) KR102633090B1 (ko)
CN (1) CN112331119A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045809A (ja) * 2017-09-07 2019-03-22 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307308B2 (ja) * 1997-12-22 2002-07-24 関西日本電気株式会社 出力回路
JP3403097B2 (ja) * 1998-11-24 2003-05-06 株式会社東芝 Ｄ／ａ変換回路および液晶表示装置
JP3795361B2 (ja) * 2001-09-14 2006-07-12 シャープ株式会社 表示駆動装置およびそれを用いる液晶表示装置
KR100723481B1 (ko) 2004-12-28 2007-05-31 삼성전자주식회사 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼
KR100790977B1 (ko) 2006-01-13 2008-01-03 삼성전자주식회사 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
JP2010118999A (ja) * 2008-11-14 2010-05-27 Toshiba Corp 半導体集積回路
US8441505B2 (en) * 2009-12-04 2013-05-14 Himax Technologies Limited System and method of driving a liquid crystal display
KR101147354B1 (ko) 2010-07-19 2012-05-23 매그나칩 반도체 유한회사 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
KR102074230B1 (ko) 2013-09-23 2020-02-06 삼성전자주식회사 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로
KR102439795B1 (ko) 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치
KR102540570B1 (ko) 2015-12-18 2023-06-07 주식회사 엘엑스세미콘 출력 버퍼 및 이를 포함하는 소스 구동 회로
US10467942B2 (en) 2016-01-21 2019-11-05 Silicon Works Co., Ltd. Source driver for display apparatus
KR20170087832A (ko) * 2016-01-21 2017-07-31 주식회사 실리콘웍스 디스플레이 장치의 소스 드라이버
KR102586777B1 (ko) 2016-12-07 2023-10-12 삼성디스플레이 주식회사 데이터 구동부 및 그의 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019045809A (ja) * 2017-09-07 2019-03-22 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Also Published As

Publication number Publication date
US20210043123A1 (en) 2021-02-11
CN112331119A (zh) 2021-02-05
US11288992B2 (en) 2022-03-29
KR20210018575A (ko) 2021-02-18

Similar Documents

Publication Publication Date Title
US11094258B2 (en) Pixel circuit
KR102555125B1 (ko) 표시 장치
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
CN106981271B (zh) 扫描驱动器和具有扫描驱动器的有机发光显示设备
KR102508450B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR102662925B1 (ko) 화소 회로 및 이를 포함하는 표시 장치
CN113450717A (zh) 像素电路
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
KR102584643B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20190062680A (ko) 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
KR102582823B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20160050166A (ko) 감마 전압 발생기 및 이를 포함하는 디스플레이 장치
KR20210154297A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20160076118A (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
KR102557278B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102211133B1 (ko) 유기 발광 표시 장치의 발광 구동 유닛, 이를 포함하는 유기 발광 표시 장치 및 전자 기기
KR102458374B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20170036158A (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102633090B1 (ko) 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로
KR102486399B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102525548B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102438167B1 (ko) 타이밍 컨트롤러 리셋 회로 및 이를 포함하는 표시 장치
KR102542105B1 (ko) 터치 디스플레이 구동 집적 회로, 그것의 동작 방법 및 그것을 포함하는 터치 표시 장치
KR20200009168A (ko) 표시 장치 및 이의 구동 방법
KR102458405B1 (ko) 표시 장치 및 이를 포함하는 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant