JP2010118999A - 半導体集積回路 - Google Patents

Abstract

【課題】ＤＡＣの回路規模の増大を抑制する。
【解決手段】データ線駆動回路４には、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、ｍ個の電圧選択回路部、及びｍ個の出力部が設けられる。
階調電圧発生回路１１は、抵抗Ｒ１乃至Ｒ３が設けられ、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２が入力され、抵抗分割された４種類の階調電圧Ｖ０乃至Ｖ３を生成する。電圧選択回路部には、選択回路２１、コンデンサＣ１、及びトランジスタＭＴ１乃至ＭＴ４が設けられる。選択回路２１は、カウンタ制御信号及びカウント信号に基づいて、トランジスタＭＴ１乃至ＭＴ４をそれぞれ制御する制御信号Ｓ１乃至Ｓ４を生成する。電圧選択回路部は、制御信号Ｓ１乃至Ｓ４の内隣り合う２つの信号を選択し、その２つの信号のいずれか１つの信号のハイレベル期間を可変させて階調電圧Ｖ０乃至Ｖ３とは異なる中間階調電圧を生成する。
【選択図】図２

Description

本発明は、半導体集積回路に関する。

近年、薄型、軽量、低消費電力を特徴とするアクティブマトリックス駆動方式の液晶表示装置（ＬＣＤ）が広く普及し、携帯端末、ＰＤＡ、ノートＰＣなどのモバイル機器の表示部に多用されている。液晶表示装置（ＬＣＤ）には、走査線信号が入力される走査線駆動回路とデータ線信号が入力されるデータ線駆動回路が設けられる。データ線駆動回路では、データ線を階調数に応じた多値レベルの階調電圧で駆動され、映像データを階調電圧に変換するデコーダとしてのデジタルアナログ変換回路（ＤＡＣ Digital to Analog Converter）が設けられる（例えば、特許文献１参照。）。

特許文献１などに記載される表示データを表示駆動するデータ線駆動回路では、高画質化（多色化）が進行して階調電圧の数が増加するとデジタルアナログ変換回路（ＤＡＣ）の回路規模が増大し、データ線駆動回路のチップ面積が増大するという問題点がある。
特開２００７−２１９０９１号公報

本発明は、ＤＡＣの回路規模の増大を抑制することができる半導体集積回路を提供する。

本発明の一態様の半導体集積回路は、第１の基準電圧と前記第１の基準電圧よりも低電圧の第２の基準電圧が入力され、複数のラダー抵抗を用いて前記第１の基準電圧と前記第２の基準電圧の間の電圧を抵抗分割し、ｎ（ただし、ｎは３以上）種類の電圧を生成する電圧発生回路と、一端が前記ｎ種類の電圧の内いずれか１つにそれぞれ接続されるｎ個のスイッチと、前記ｎ個のスイッチの他端側と低電位側電源の間に設けられ、電荷を保持する保持容量と、前記ｎ個のスイッチをそれぞれオン・オフ制御するｎ個の制御信号を生成する選択回路とを有し、前記ｎ種類の電圧の内２つの電圧を選択し、前記２つの電圧に接続されるスイッチの一方に入力される制御信号を可変することによりｍ（ただし、ｍは１以上）種類の中間電圧を生成し、前記ｎ種類の電圧及び前記ｍ種類の中間電圧を出力する電圧選択回路部とを具備することを特徴とする。

更に、本発明の他態様の半導体集積回路は、第１の基準電圧と前記第１の基準電圧よりも低電圧の第２の基準電圧が入力され、複数のラダー抵抗を用いて前記第１の基準電圧と前記第２の基準電圧の間の電圧を抵抗分割し、ｎ（ただし、ｎは３以上）種類の電圧を生成する電圧発生回路と、一端が前記ｎ種類の電圧の内いずれか１つにそれぞれ接続されるｎ個のスイッチと、前記ｎ個のスイッチをそれぞれオン・オフ制御するｎ個の制御信号を生成する選択回路と、前記ｎ個のスイッチの他端側に設けられ、一端が前記ｎ個のスイッチの他端に接続され、他端が低電位側電源に接続される第１の保持容量と、一端が前記第１の保持容量の一端に接続され、他端が前記低電位側電源に接続され、前記第１の保持容量をディスチャージする第１のディスチャージ手段とを有し、前記第１の保持容量に電荷をチャージする第１の期間と前記第１の保持容量に蓄積された電荷に基づいた電圧を出力する第２の期間を有する第１のサンプルホールド回路と、前記ｎ個のスイッチの他端側に設けられ、一端が前記ｎ個のスイッチの他端に接続され、他端が前記低電位側電源に接続される第２の保持容量と、一端が前記第２の保持容量の一端に接続され、他端が前記低電位側電源に接続され、前記第２の保持容量をディスチャージする第２のディスチャージ手段とを有し、前記第２の保持容量に電荷をチャージする第３の期間と前記第２の保持容量に蓄積された電荷に基づいた電圧を出力する第４の期間を有し、前記第３の期間が前記第２の期間と重なり合い、前記第４の期間が前記第１の期間と重なり合う第２のサンプルホールド回路とを備え、前記第１のディスチャージ手段或いは前記第２のディスチャージ手段のオン期間を可変することによりｍ（ただし、ｍは１以上）種類の中間電圧を生成し、前記ｎ種類の電圧及び前記ｍ種類の中間電圧を出力する電圧選択回路部とを具備することを特徴とする。

本発明によれば、ＤＡＣの回路規模の増大を抑制することができる半導体集積回路を提供することができる。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係る半導体集積回路について、図面を参照して説明する。図１は液晶表示装置を示す概略ブロック図、図２はデータ線駆動回路を示す回路図である。本実施例では電圧選択回路部で階調電圧の種類を増加させている。

図１に示すように、液晶表示装置７０には、ディスプレーコントローラ１、ＤＣ−ＤＣコンバータ２、表示パネル３、データ線駆動回路４、及び走査線駆動回路５が設けられる。液晶表示装置７０は、例えば移動体端末用表示装置に用いられる。

ここで、データ線駆動回路４は、Ｘドライバ、ソースドライバ、データ線ドライバ、或いは表示ドライバとも呼称される。走査線駆動回路５は、Ｙドライバあるいはゲートドライバとも呼称される。

ディスプレーコントローラ１は、液晶表示装置７０の全体を統括制御し、表示データ及び同期信号が入力され、画像データ及び制御信号をデータ線駆動回路４に出力する。また、ディスプレーコントローラ１はデータ線駆動回路４から返送されるデータ及び信号が入力される。

ＤＣ−ＤＣコンバータ２は、外部電源が入力され、データ線駆動回路４及び走査線駆動回路５の動作に必要な、例えば昇圧した電源を生成して、データ線駆動回路４及び走査線駆動回路５に供給する。

データ線駆動回路４は、ディスプレーコントローラ１から出力される画像データ及び制御信号とＤＣ−ＤＣコンバータ２から供給される電源が入力される。データ線駆動回路４は、表示パネル３を表示駆動させるために必要な表示データを表示パネル３に出力する。データ線駆動回路４は、表示データと同期された制御信号を走査線駆動回路５に出力する。

図２に示すように、データ線駆動回路４には、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、ｍ個の電圧選択回路部（電圧選択回路部１２ａ、・・・、電圧選択回路部１２ｍ）、及びｍ個の出力部（出力部１３ａ、・・・、出力部１３ｍ）が設けられる。

電圧選択回路部１２ａ、・・・、電圧選択回路部１２ｍは同一回路構成を有し、出力部１３ａ、・・・、出力部１３ｍは同一回路構成を有する。電圧選択回路部は映像データを階調電圧に変換するデコーダであり、増幅回路は階調電圧を増幅出力する増幅器である。電圧選択回路部は、デジタルアナログ変換回路（ＤＡＣ Digital to Analog Converter）として機能する。

ここでは、発明を簡略に説明するために階調電圧発生回路１１の構成を４階調(ラダー抵抗が３つ)としている。例えば、フルカラー化した携帯端末用表示装置では、要求される階調数に対応するようにラダー抵抗数を増加する必要がある。

階調電圧発生回路１１は、抵抗Ｒ１乃至Ｒ３が設けられ、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２が入力され、抵抗分割された４種類の階調電圧を生成する。抵抗Ｒ１は、一端がノードＮ１に接続され、一端に基準電圧Ｖｒｅｆ１が入力され、他端がノードＮ２に接続される。抵抗Ｒ２は、一端がノードＮ２に接続され、他端がノードＮ３に接続される。抵抗Ｒ３は、一端がノードＮ３に接続され、他端がノードＮ４に接続され、他端に基準電圧Ｖｒｅｆ２が入力される。

基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２の関係は、
Vref1＞Vref2・・・・・・・・・・・・式（１）
に設定され、基準電圧Ｖｒｅｆ１は、例えば４Ｖに設定され、基準電圧Ｖｒｅｆ２は、例えば１Ｖに設定される。

抵抗Ｒ１の抵抗値ｒ１、抵抗Ｒ２の抵抗値ｒ２、抵抗Ｒ３の抵抗値ｒ３の関係は、
r1＝r2＝r3・・・・・・・・・・・・・式（２）
に設定される。この結果、ノードＮ１の階調電圧としての電圧Ｖ０が４Ｖ、ノードＮ２の階調電圧としての電圧Ｖ１が３Ｖ、ノードＮ３の階調電圧としての電圧Ｖ２が２Ｖ、ノードＮ４の階調電圧としての電圧Ｖ３が１Ｖに設定される。

ここでは、ラダー抵抗Ｒ１乃至Ｒ３を用いて４種類の階調電圧を生成しているが、ｎ個のラダー抵抗を用いた場合、（ｎ−１）種類の階調電圧を生成することができる。

データ変換回路７は、映像データ信号としての階調信号が入力され、階調信号をカウンタ制御信号にデータ変換して、カウンタ制御信号を電圧選択部の選択回路２１に出力する。

カウンタ回路６は、クロック信号が入力され、例えば複数のバイナリーカウンタを有し、クロック信号の周波数を低下させてカウント信号を生成し、適切な期間にカウント信号を電圧選択部の選択回路２１に出力する。

電圧選択回路部１２ａ、・・・、電圧選択回路部１２ｍには、それぞれ、選択回路２１、コンデンサＣ１、及びトランジスタＭＴ１乃至ＭＴ４が設けられる。電圧選択回路部１２ａ、・・・、電圧選択回路部１２ｍは、階調電圧発生回路１１で生成された階調電圧に、更に電圧の異なる中間階調電圧を生成付加して出力部に出力する。その詳細な内容は、後述する。

選択回路２１は、例えば複数の論理回路から構成され、データ変換回路７から出力されるカウンタ制御信号とカウンタ回路６から出力されるカウント信号が入力され、カウンタ制御信号とカウント信号に基づいて論理演算処理を行う。選択回路２１は、スイッチとして機能するトランジスタＭＴ１のオン・オフ制御する制御信号Ｓ１、スイッチとして機能するトランジスタＭＴ２のオン・オフ制御する制御信号Ｓ２、スイッチとして機能するトランジスタＭＴ３のオン・オフ制御する制御信号Ｓ３、スイッチとして機能するトランジスタＭＴ４のオン・オフ制御する制御信号Ｓ４を生成する。

スイッチとして機能するトランジスタＭＴ１は、ノードＮ１とノードＮ５の間に設けられ、ゲートに選択回路２１から出力される制御信号Ｓ１が入力され、制御信号Ｓ１に基づいてオン・オフ動作する。スイッチとして機能するトランジスタＭＴ２は、ノードＮ２とノードＮ５の間に設けられ、ゲートに選択回路２１から出力される制御信号Ｓ２が入力され、制御信号Ｓ２に基づいてオン・オフ動作する。スイッチとして機能するトランジスタＭＴ３は、ノードＮ３とノードＮ５の間に設けられ、ゲートに選択回路２１から出力される制御信号Ｓ３が入力され、制御信号Ｓ３に基づいてオン・オフ動作する。スイッチとして機能するトランジスタＭＴ４は、ノードＮ４とノードＮ５の間に設けられ、ゲートに選択回路２１から出力される制御信号Ｓ４が入力され、制御信号Ｓ４に基づいてオン・オフ動作する。

ここで、トランジスタＭＴ１乃至ＭＴ４は、Ｎｃｈ絶縁ゲート型電界効果トランジスタである。これ以降、図に表示され、使用されるトランジスタもすべて絶縁ゲート型電界効果トランジスタである。絶縁ゲート型電界効果トランジスタは、ＭＯＳＦＥＴ或いはＭＩＳＦＥＴからなる。

コンデンサＣ１は、ノードＮ５と接地電位である低電位側電源ＶＳＳの間に設けられ、保持容量として機能する。コンデンサＣ１は、コンデンサを構成する誘電体膜の膜質が優れ、リークが非常に少ないものが好ましい。また、電荷のチャージ及びディスチャージ特性（チャージ時間、ディスチャージ時間、チャージ過渡特性、ディスチャージ過渡特性など）が再現性を有するものが好ましい。

出力部１３ａ、・・・、出力部１３ｍには、それぞれ、増幅回路ＡＭＰ１と出力端子Ｐｏｕｔ１が設けられる。

増幅回路ＡＭＰ１は、ノードＮ５とノードＮ６の間に設けられる。増幅回路ＡＭＰ１は、入力側の＋ポートがノードＮ５に接続され、入力側の−（マイナス）ポートに出力側の信号が帰還入力され、ノードＮ５の階調電圧を増幅動作し、表示パネル３を表示駆動させるために必要な表示データ信号として出力端子Ｐｏｕｔ１を介して表示パネル３に出力する。

走査線駆動回路５は、データ線駆動回路４から出力される制御信号とＤＣ−ＤＣコンバータ２から供給される電源が入力される。走査線駆動回路５は、表示パネル３を表示駆動させるために必要な制御電圧情報を表示パネル３のＴＦＴ（Thin Film Transistor）のゲートに出力する。

表示パネル３には、図示しないＴＦＴ、保持容量、画素電極（液晶セル）、走査線負荷が設けられる。表示パネル３は、データ線駆動回路４から出力されるＭチャネル本数の表示データと、走査線駆動回路５から出力されるＴＦＴのＮチャネル本数の制御電圧とが入力される。表示パネル３は、画像データに基づいて表示駆動された画像を表示する。

次に、データ線駆動回路の動作について図３乃至６を参照して説明する。図３及び図４はデータ線駆動回路の動作を示すタイミングチャートである。ここでは、選択回路２１から出力される制御信号Ｓ１と制御信号Ｓ２に基づいて、階調電圧発生回路１１で生成された階調電圧である電圧Ｖ０と電圧Ｖ１の間に中間階調電圧である４種類の電圧Ｖ１０乃至Ｖ１３を生成している。図３では制御信号Ｓ２のハイレベル期間を可変させ、図４では制御信号Ｓ１のハイレベル期間を可変させている。

図３に示すように、ハイレベル期間Ｔ１の制御信号Ｓ１によりトランジスタＭＴ１をハイレベル期間Ｔ１の間オンさせ、ノードＮ１とノードＮ５の間を接続し、ノードＮ５の電圧をＶ０（４Ｖ）に設定してコンデンサＣ１をチャージする。この結果ノードＮ６の電圧は電圧Ｖ０（４Ｖ）に設定される（表示データ信号の電圧レベルが４Ｖ）。

コンデンサＣ１を４Ｖでチャージさせる時間Ｔｃ１（図示していない）とハイレベル期間Ｔ１の関係は、
T1＞＞Tc1・・・・・・・・・・・・・・式（３）
に設定され、コンデンサＣ１に４Ｖ印加での電荷が完全に充電される。

次に、制御信号Ｓ１がハイレベルからローレベルに変化し、比較的期間の短いハイレベル期間Ｔ２ａの制御信号Ｓ２によりトランジスタＭＴ２をハイレベル期間Ｔ２ａの間オンさせ、ノードＮ２とノードＮ５の間を接続し、ノードＮ５の電圧をＶ０（３Ｖ）に設定してコンデンサＣ１に蓄積されている電荷の１部をディスチャージする。この結果ノードＮ６の電圧は電圧Ｖ０よりも低い電圧Ｖ１０に設定される（表示データ信号の電圧レベルがＶ１０）。

また、ハイレベル期間Ｔ１の制御信号Ｓ１によりトランジスタＭＴ１をオンさせ、ノードＮ１とノードＮ５の間を接続し、ノードＮ５の電圧をＶ０（４Ｖ）に設定してコンデンサＣ１をチャージ後、ハイレベル期間Ｔ２ａよりも長いハイレベル期間Ｔ２ｂの制御信号Ｓ２によりトランジスタＭＴ２をハイレベル期間Ｔ２ｂの間オンさせ、ノードＮ２とノードＮ５の間を接続し、ノードＮ５の電圧をＶ１（３Ｖ）に設定してコンデンサＣ１に蓄積されている電荷の１部をディスチャージする。この結果、ノードＮ６の電圧は電圧Ｖ１０よりも低い電圧Ｖ１１に設定される（表示データ信号の電圧レベルがＶ１１）。

コンデンサＣ１を３Ｖでディスチャージさせる時間Ｔｃ２（図示していない）、ハイレベル期間Ｔ２ａ、ハイレベル期間Ｔ２ｂの関係は、
T2a＜T2b＜＜Tc2・・・・・・・・・・・・式（４）
に設定される。ハイレベル期間Ｔ２ａとハイレベル期間Ｔ２ｂを適切な値に設定し、コンデンサＣ１のディスチャージ量を制御することにより、例えば電圧Ｖ１０を３．８Ｖ、電圧Ｖ１１を３．６Ｖに設定することができる。

図４に示すように、ハイレベルの制御信号Ｓ１によりトランジスタＭＴ１をオンさせてからオフさせた後、ハイレベル期間Ｔ２の制御信号Ｓ２によりトランジスタＭＴ２をハイレベル期間Ｔ２の間オンさせ、ノードＮ２とノードＮ５の間を接続し、ノードＮ５の電圧をＶ１（３Ｖ）に設定してコンデンサＣ１を３Ｖでディスチャージする。この結果、ノードＮ６の電圧は電圧Ｖ１（３Ｖ）に設定される（表示データ信号の電圧レベルが３Ｖ）。

コンデンサＣ１を３Ｖでディスチャージさせる時間Ｔｃ２１（図示していない）とハイレベル期間Ｔ２の関係は、
T2＞＞Tc21・・・・・・・・・・・・・・・式（５）
に設定され、コンデンサＣ１がディスチャージされ、３Ｖ印加での電荷だけとなる。

次に、制御信号Ｓ２がハイレベルからローレベルに変化後、ハイレベル期間Ｔ１ａの制御信号Ｓ１によりトランジスタＭＴ１をハイレベル期間Ｔ１ａの間オンさせ、ノードＮ１とノードＮ５の間を接続し、ノードＮ５の電圧をＶ０（４Ｖ）に設定してコンデンサＣ１をチャージする。この結果ノードＮ６の電圧は電圧Ｖ１よりも高い電圧Ｖ１３に設定される（表示データ信号の電圧レベルがＶ１３）。

また、ハイレベルの制御信号Ｓ１によりトランジスタＭＴ１をオンさせてからオフさせた後、ハイレベル期間Ｔ２の制御信号Ｓ２によりトランジスタＭＴ２をハイレベル期間Ｔ２の間オンさせ、ノードＮ２とノードＮ５の間を接続し、ノードＮ５の電圧をＶ１（３Ｖ）に設定してコンデンサＣ１を３Ｖにディスチャージ後、ハイレベル期間Ｔ１ａよりも長いハイレベル期間Ｔ１ｂの制御信号Ｓ１によりトランジスタＭＴ１をハイレベル期間Ｔ１ｂの間オンさせ、ノードＮ１とノードＮ５の間を接続し、ノードＮ５の電圧をＶ０（４Ｖ）に設定してコンデンサＣ１をチャージする。この結果、ノードＮ６の電圧は電圧Ｖ１３よりも高い電圧Ｖ１２に設定される（表示データ信号の電圧レベルがＶ１２）。

コンデンサＣ１を４Ｖでチャージさせる時間Ｔｃ１２、ハイレベル期間Ｔ１ａ、ハイレベル期間Ｔ１ｂの関係は、
T1a＜T1b＜＜Tc12・・・・・・・・・・・・式（６）
に設定される。ハイレベル期間Ｔ１ａとハイレベル期間Ｔ１ｂを適切な値に設定し、コンデンサＣ１のチャージ量を制御することにより、例えば電圧Ｖ１２を３．４Ｖ、電圧Ｖ１３を３．２Ｖに設定することが可能となる。

なお、電圧Ｖ１と電圧Ｖ２の間、及び電圧Ｖ２と電圧Ｖ３の間も同様に中間階調電圧である４種類の電圧が生成される（図示及び説明は省略する）。

この結果、階調電圧発生回路１１で生成された４種類の階調電圧が、電圧選択回路部で更に電圧の異なる階調電圧（１２種類の中間階調電圧）が生成付加され、１６階調の表示データ信号として出力部から表示パネル３に出力される。このため、階調電圧の数が増加しても階調電圧発生回路や電圧選択回路部などの回路規模の増加を抑制することができ、データ線駆動回路のチップ面積の増大を抑制することができる。例えば、６ｂｉｔ（６４階調）の場合、電圧選択回路部で中間階調電圧を発生させない従来例と比較し、トランジスタの数を６０％削減できる（ただし、カウンタ回路６などの制御回路の回路規模が若干増大する）。

ここでは、制御信号Ｓ２のハイレベル期間を可変して電圧Ｖ１０及びＶ１１を発生し、制御信号Ｓ１のハイレベル期間を可変して電圧Ｖ１２及びＶ１３を発生しているが、他の方法で４種類の電圧Ｖ１０乃至Ｖ１３を生成することができる。図５は制御信号Ｓ２の可変対応によるデータ線駆動回路の動作を示す図、図６は２つのハイレベル期間を有する制御信号Ｓ２によるデータ線駆動回路の動作を示すタイミングチャートである。

図５に示すように、例えば制御信号Ｓ２のハイレベル期間Ｔ２ａ、ハイレベル期間Ｔ２ｂ、ハイレベル期間Ｔ２ｃ、ハイレベル期間Ｔ２ｄ、コンデンサＣ１を３Ｖでディスチャージさせる時間Ｔｃ２の関係を、
T2a＜T2b<T2c＜T2d＜＜Tc2・・・・・・・・・・・・式（７）
と設定することにより、中間階調電圧である電圧Ｖ１０乃至電圧Ｖ１３を生成することができる。

また、図６に示すように、ハイレベル期間Ｔ１の制御信号Ｓ１によりトランジスタＭＴ１をハイレベル期間Ｔ１の間オンさせ、ノードＮ１とノードＮ５の間を接続し、ノードＮ５の電圧をＶ０（４Ｖ）に設定してコンデンサＣ１をチャージし、制御信号Ｓ１がハイレベルからローレベルに変化後、例えばハイレベル期間Ｔ２ａとハイレベル期間Ｔ２ａよりも長いハイレベル期間Ｔ２ｂｂを有する制御信号Ｓ２を用いて、中間階調電圧Ｖ１１を生成することができる。任意に２つのハイレベル期間を有する制御信号Ｓ２を用いて、同様に中間階調電圧Ｖ１０、Ｖ１２、Ｖ１３を生成することができる。

上述したように、本実施例の半導体集積回路では、液晶表示装置７０に、ディスプレーコントローラ１、ＤＣ−ＤＣコンバータ２、表示パネル３、データ線駆動回路４、及び走査線駆動回路５が設けられる。データ線駆動回路４には、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、ｍ個の電圧選択回路部、及びｍ個の出力部が設けられる。階調電圧発生回路１１は、抵抗Ｒ１乃至Ｒ３が設けられ、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２が入力され、抵抗分割された４種類の階調電圧Ｖ０乃至Ｖ３を生成する。電圧選択回路部には、選択回路２１、コンデンサＣ１、及びトランジスタＭＴ１乃至ＭＴ４が設けられる。選択回路２１は、カウンタ制御信号及びカウント信号に基づいて、トランジスタＭＴ１乃至ＭＴ４をそれぞれ制御する制御信号Ｓ１乃至Ｓ４を生成する。電圧選択回路部は、制御信号Ｓ１乃至Ｓ４の内隣り合う２つの信号を選択し、その２つの信号のいずれか１つの信号のハイレベル期間を可変させて階調電圧Ｖ０乃至Ｖ３とは異なる中間階調電圧を生成し、階調電圧Ｖ０乃至Ｖ３と１２種類の中間階調電圧の計１６種類の階調電圧を出力部に出力する。

このため、高画質化が進行して階調電圧の数が増加してもＤＡＣとしての電圧選択回路部の回路規模の増大を抑制することができる。また、階調電圧発生回路１１の回路規模の増大を抑制することができる。したがって、データ線駆動回路４のチップ面積を縮小化でき、液晶表示装置７０のスペース低減及びコスト削減を達成することができる。

なお、本実施例では、階調電圧発生回路１１から出力され、隣接する２つの電圧をもとに、電圧選択回路部で４種類の中間電圧を生成しているが、必ずしもこれに限定されるものではない。４種類の中間電圧の代わりに、ｎ種類（ただし、ｎは１、２、３、５以上の整数）の中間電圧を生成してもよい。また、隣接する２つの電圧の代わりに、隣接しない２つの電圧を用いて中間電圧を生成してもよい。

次に、本発明の実施例２に係る半導体集積回路について、図面を参照して説明する。図７はデータ線駆動回路を示す回路図である。本実施例では、電圧選択回路部の構成を変更している。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図７に示すように、データ線駆動回路４ｂには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｂｂ、及び出力部１３ａが設けられる。ここでは、図示していないが実施例１と同様に電圧選択回路部及び出力部がｍ個設けられる。電圧選択回路部１２ｂｂは、デジタルアナログ変換回路（ＤＡＣ Digital to Analog Converter）として機能する。

電圧選択回路部１２ｂｂには、選択回路２１ｂｂ、コンデンサＣ１、トランジスタＭＴ１乃至ＭＴ４、及びトランジスタＭＴ１１が設けられる。電圧選択回路部１２ｂｂは、階調電圧発生回路１１で生成された階調電圧に、更に電圧の異なる中間階調電圧を生成付加して出力部に出力する。

選択回路２１ｂｂは、例えば複数の論理回路から構成され、データ変換回路７から出力されるカウンタ制御信号とカウンタ回路６から出力されるカウント信号が入力され、カウンタ制御信号とカウント信号に基づいて論理演算処理を行う。選択回路２１ｂｂは、スイッチとして機能するトランジスタＭＴ１のオン・オフ制御する制御信号Ｓ１、スイッチとして機能するトランジスタＭＴ２のオン・オフ制御する制御信号Ｓ２、スイッチとして機能するトランジスタＭＴ３のオン・オフ制御する制御信号Ｓ３、スイッチとして機能するトランジスタＭＴ４のオン・オフ制御する制御信号Ｓ４、トランジスタＭＴ１１のオン・オフ制御する制御信号Ｓ１１を生成する。

トランジスタＭＴ１１は、Ｎｃｈ絶縁ゲート型電界効果トランジスタであり、ドレインがノードＮ５に接続され、ソースが低電位側電源ＶＳＳに接続され、ゲートに選択回路２１ｂｂから出力される制御信号Ｓ１１が入力され、制御信号Ｓ１１に基づいてオン・オフ動作する。トランジスタＭＴ１１は、コンデンサＣ１の蓄積されている電荷をディスチャージするディスチャージ手段として機能する。

制御信号Ｓ１１のハイレベル期間を可変することにより、トランジスタＭＴ１１がコンデンサＣ１に蓄積されている電荷量をハイレベル期間に応じて可変減少させる。この結果、トランジスタＭＴ１乃至ＭＴ４とコンデンサＣ１を用いて生成される中間階調電圧を電圧補正することができ、また階調電圧の種類を実施例１よりも増加させることができる。

本実施例では、制御信号Ｓ１乃至Ｓ４の内いずれか２つを選択し、トランジスタＭＴ１１のハイレベル期間を可変させて中間階調電圧を電圧補正しているが、制御信号Ｓ１乃至Ｓ４の内いずれか１つを選択し、トランジスタＭＴ１１のハイレベル期間を可変させて中間階調電圧を生成してもよい。

上述したように、本実施例の半導体集積回路では、データ線駆動回路４ｂには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｂｂ、及び出力部１３ａが設けられる。階調電圧発生回路１１は、抵抗Ｒ１乃至Ｒ３が設けられ、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２が入力され、抵抗分割された４種類の階調電圧Ｖ０乃至Ｖ３を生成する。電圧選択回路部１２ｂｂには、選択回路２１ｂｂ、コンデンサＣ１、トランジスタＭＴ１乃至ＭＴ４、及びトランジスタＭＴ１１が設けられる。選択回路２１ｂｂは、カウンタ制御信号及びカウント信号に基づいて、トランジスタＭＴ１乃至ＭＴ４、トランジスタＭＴ１１をそれぞれ制御する制御信号Ｓ１乃至Ｓ４、制御信号Ｓ１１を生成する。電圧選択回路部Ｓ２１ｂｂは、制御信号Ｓ１乃至Ｓ４の内いずれか１つの信号のハイレベル期間を可変させて階調電圧Ｖ０乃至Ｖ３とは異なる中間階調電圧を生成し、トランジスタＭＴ１１で補正している。電圧選択回路部Ｓ２１ｂｂは、階調電圧Ｖ０乃至Ｖ３と中間階調電圧を出力部に出力する。

このため、実施例１の効果の他に、中間階調電圧を高精度に設定することができる。したがって、データ線駆動回路４ｂのチップ面積を縮小化でき、液晶表示装置のスペース低減及びコスト削減を達成することができる。

次に、本発明の実施例３に係る半導体集積回路について、図面を参照して説明する。図８はデータ線駆動回路を示す回路図である。本実施例では、電圧選択回路部の出力側の低電位電源側に複数の電源を設けている。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図８に示すように、データ線駆動回路４ｃには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｃｃ、及び出力部１３ａが設けられる。ここでは、図示していないが実施例１と同様に電圧選択回路部及び出力部がｍ個設けられる。電圧選択回路部１２ｃｃは、デジタルアナログ変換回路（ＤＡＣ Digital to Analog Converter）として機能する。

電圧選択回路部１２ｃｃには、選択回路２１ｃｃ、コンデンサＣ１、トランジスタＭＴ１乃至ＭＴ４、トランジスタＭＴ１１１乃至ＭＴ１１ｎ、及び電源２２１乃至２２ｎが設けられる。電圧選択回路部１２ｃｃは、階調電圧発生回路１１で生成された階調電圧に、更に電圧の異なる中間階調電圧を生成付加して出力部に出力する。

選択回路２１ｃｃは、例えば複数の論理回路から構成され、データ変換回路７から出力されるカウンタ制御信号とカウンタ回路６から出力されるカウント信号が入力され、カウンタ制御信号とカウント信号に基づいて論理演算処理を行う。選択回路２１ｃｃは、スイッチとして機能するトランジスタＭＴ１のオン・オフ制御する制御信号Ｓ１、スイッチとして機能するトランジスタＭＴ２のオン・オフ制御する制御信号Ｓ２、スイッチとして機能するトランジスタＭＴ３のオン・オフ制御する制御信号Ｓ３、スイッチとして機能するトランジスタＭＴ４のオン・オフ制御する制御信号Ｓ４、トランジスタＭＴ１１１のオン・オフ制御する制御信号Ｓ１１１、トランジスタＭＴ１１ｎのオン・オフ制御する制御信号Ｓ１１ｎを生成する。

トランジスタＭＴ１１１乃至ＭＴ１１ｎは、Ｎｃｈ絶縁ゲート型電界効果トランジスタである。なお、トランジスタＭＴ１１２乃至ＭＴ１１（ｎ−１）、制御信号Ｓ１１２乃至Ｓ１１（ｎ−１）については、図示及び説明を省略する。

トランジスタＭＴ１１１は、ドレインがノードＮ５に接続され、ゲートに選択回路２１ｃｃから出力される制御信号Ｓ１１１が入力される。電源２２１は、高電位側がトランジスタＭＴ１１１のソースに接続され、低電位側が低電位側電源ＶＳＳに接続される。トランジスタＭＴ１１ｎは、ドレインがノードＮ５に接続され、ゲートに選択回路２１ｃｃから出力される制御信号Ｓ１１ｎが入力される。電源２２ｎは、高電位側がトランジスタＭＴ１１ｎのソースに接続され、低電位側が低電位側電源ＶＳＳに接続される。

制御信号Ｓ１１１のハイレベル期間を可変することにより、トランジスタＭＴ１１１がコンデンサＣ１のノードＮ５側をハイレベル期間の間、電源２２１の電圧に設定する。この設定により、トランジスタＭＴ１１１がコンデンサＣ１に蓄積されている電荷量をハイレベル期間に応じて可変減少或いは可変増加させる。制御信号Ｓ１１ｎのハイレベル期間を可変することにより、トランジスタＭＴ１１ｎがコンデンサＣ１のノードＮ５側をハイレベル期間の間、電源２２ｎの電圧に設定する。この設定により、トランジスタＭＴ１１ｎがコンデンサＣ１に蓄積されている電荷量をハイレベル期間に応じて可変減少或いは可変増加させる。

この結果、トランジスタＭＴ１乃至ＭＴ４とコンデンサＣ１を用いて生成される中間階調電圧を電圧補正することができ、また階調電圧の種類を実施例１よりも増加させることができる。

本実施例では、制御信号Ｓ１乃至Ｓ４の内いずれか２つを選択し、トランジスタＭＴ１１１乃至ＭＴ１１ｎのいずれかのハイレベル期間を可変させて中間階調電圧を電圧補正しているが、制御信号Ｓ１乃至Ｓ４の内いずれか１つを選択し、トランジスタＭＴ１１１乃至ＭＴ１１ｎのいずれかを可変させて中間階調電圧を生成してもよい。

上述したように、本実施例の半導体集積回路では、データ線駆動回路４ｃには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｃｃ、出力部１３ａが設けられる。階調電圧発生回路１１は、抵抗Ｒ１乃至Ｒ３が設けられ、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２が入力され、抵抗分割された４種類の階調電圧Ｖ０乃至Ｖ３を生成する。電圧選択回路部１２ｃｃには、選択回路２１ｃｃ、コンデンサＣ１、トランジスタＭＴ１乃至ＭＴ４、トランジスタＭＴ１１１乃至ＭＴ１１ｎ、電源２２１乃至２２ｎが設けられる。選択回路２１ｃｃは、カウンタ制御信号及びカウント信号に基づいて、トランジスタＭＴ１乃至ＭＴ４、トランジスタＭＴ１１１乃至ＭＴ１１ｎをそれぞれ制御する制御信号Ｓ１乃至Ｓ４、制御信号Ｓ１１１乃至Ｓ１１ｎを生成する。電圧選択回路部１２ｃｃは、制御信号Ｓ１乃至Ｓ４の内いずれか１つの信号のハイレベル期間を可変させて階調電圧Ｖ０乃至Ｖ３とは異なる中間階調電圧を生成し、トランジスタＭＴ１１１乃至ＭＴ１１ｎのいずれかをオンさせ、電源２２１乃至２２ｎのいずれかを用いて中間電圧を補正している。電圧選択回路部１２ｃｃは、階調電圧Ｖ０乃至Ｖ３と中間階調電圧を出力部に出力する。

このため、実施例１の効果の他に、中間階調電圧を高精度に設定することができる。したがって、データ線駆動回路４ｃのチップ面積を縮小化でき、液晶表示装置のスペース低減及びコスト削減を達成することができる。

次に、本発明の実施例４に係る半導体集積回路について、図面を参照して説明する。図９はデータ線駆動回路を示す回路図である。本実施例では、電圧選択回路部の出力側にサンプルホールド回路を設けている。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図９に示すように、データ線駆動回路４ｄには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｄｄ、及び出力部１３ａが設けられる。ここでは、図示していないが電圧選択回路部及び出力部が実施例１と同様にｍ個設けられる。電圧選択回路部１２ｄｄは、デジタルアナログ変換回路（ＤＡＣ Digital to Analog Converter）として機能する。

電圧選択回路部１２ｄｄには、選択回路２１ｄｄ、サンプルホールド回路２３ａ、サンプルホールド回路２３ｂ、及びトランジスタＭＴ１乃至ＭＴ４が設けられる。電圧選択回路部１２ｄｄは、階調電圧発生回路１１で生成された階調電圧に、更に電圧の異なる中間階調電圧を生成付加して出力部に出力する。

選択回路２１ｄｄは、例えば複数の論理回路から構成され、データ変換回路７から出力されるカウンタ制御信号とカウンタ回路６から出力されるカウント信号が入力され、カウンタ制御信号とカウント信号に基づいて論理演算処理を行う。選択回路２１ｄｄは、スイッチとして機能するトランジスタＭＴ１のオン・オフ制御する制御信号Ｓ１、スイッチとして機能するトランジスタＭＴ２のオン・オフ制御する制御信号Ｓ２、スイッチとして機能するトランジスタＭＴ３のオン・オフ制御する制御信号Ｓ３、スイッチとして機能するトランジスタＭＴ４のオン・オフ制御する制御信号Ｓ４、サンプルホールド回路２３ａのトランジスタＭＴ２２のオン・オフ制御する制御信号Ｓ２１、サンプルホールド回路２３ｂのトランジスタＭＴ２５のオン・オフ制御する制御信号Ｓ２２を生成する。

サンプルホールド回路２３ａには、トランジスタＭＴ２１乃至ＭＴ２３とコンデンサＣ１１が設けられる。サンプルホールド回路２３ｂには、トランジスタＭＴ２４乃至ＭＴ２６とコンデンサＣ１２が設けられる。サンプルホールド回路２３ａ及び２３ｂは、プリチャージやディスチャージでの電圧変動が出力部側に伝播するのを抑制する働きをする。サンプルホールド回路２３ａ及び２３ｂは、一方がコンデンサに電荷をチャージしているとき、他方がコンデンサに蓄積された電荷をもとにした電圧を出力する。トランジスタＭＴ２１乃至ＭＴ２６は、Ｎｃｈ絶縁ゲート型電界効果トランジスタである。

トランジスタＭＴ２１は、ドレインがノードＮ５に接続され、ソースがノードＮ１１に接続され、ゲートに制御信号Ｓ２３が入力され、制御信号Ｓ２３に基づいてオン・オフ動作する。コンデンサＣ１１は、一端がノードＮ１１に接続され、他端が低電位側電源ＶＳＳに接続され、保持容量として機能する。トランジスタＭＴ２２は、ドレインがノードＮ１１に接続され、ソースが低電位側電源ＶＳＳに接続され、ゲートに選択回路２１ｄｄから出力される制御信号Ｓ２１が入力され、制御信号Ｓ２１に基づいてオン・オフ動作する。トランジスタＭＴ２２は、コンデンサＣ１１に蓄積された電荷をディスチャージするディスチャージ手段として機能する。トランジスタＭＴ２３は、ドレインがノードＮ１１に接続され、ソースが出力部側のノードＮ１２に接続され、ゲートに制御信号Ｓ２３の反転信号である制御信号Ｓ２３ａが入力され、制御信号Ｓ２３ａに基づいてオン・オフ動作する。

ここで、制御信号Ｓ２３及びＳ２３ａにはデータ線駆動回路４ｄの外部で使用されるＬＣＤ出力駆動信号（ＬＯＡＤ）を用いているが、データ線駆動回路４ｄ内部で生成してもよい。

トランジスタＭＴ２４は、ドレインがノードＮ５に接続され、ソースがノードＮ１３に接続され、ゲートに制御信号Ｓ２３ａが入力され、制御信号Ｓ２３ａに基づいてオン・オフ動作する。コンデンサＣ１２は、一端がノードＮ１３に接続され、他端が低電位側電源ＶＳＳに接続され、保持容量として機能する。トランジスタＭＴ２５は、ドレインがノードＮ１３に接続され、ソースが低電位側電源ＶＳＳに接続され、ゲートに選択回路２１ｄｄから出力される制御信号Ｓ２２が入力され、制御信号Ｓ２２に基づいてオン・オフ動作する。トランジスタＭＴ２５は、コンデンサＣ１２に蓄積された電荷をディスチャージするディスチャージ手段として機能する。トランジスタＭＴ２６は、ドレインがノードＮ１３に接続され、ソースが出力部側のノードＮ１２に接続され、ゲートに制御信号Ｓ２３が入力され、制御信号Ｓ２３に基づいてオン・オフ動作する。

次に、データ線駆動回路の動作について図１０を参照して説明する、図１０はデータ線駆動回路の動作を示すタイミングチャートである。

図１０に示すように、ハイレベル期間Ｔ１の制御信号Ｓ１により、トランジスタＭＴ１がハイレベル期間Ｔ１だけオンする。このハイレベル期間Ｔ１、制御信号Ｓ２３がハイレベルなのでサンプルホールド回路２３ａのトランジスタＭＴ２１がオン状態を維持する。このため、コンデンサＣ１１に電荷が蓄積（プリチャージ）され、ノードＮ１１は電圧Ｖ０に昇圧される。

次に、制御信号Ｓ１がハイレベルからローレベルに変化し、制御信号Ｓ２１がローレベルからハイレベルに変化し、ハイレベル期間Ｔ２１ａの間トランジスタＭＴ２２がオンし、コンデンサＣ１１に蓄積された電荷の一部をディスチャージする。このため、ノードＮ１１は電圧Ｖ０よりも低い電圧Ｖ１１１に設定され、サンプルホールド回路２３ａでは電圧Ｖ１１１が生成（Ｖｏｕｔ生成と表示）こととなる。

一方、サンプルホールド回路２３ｂでは、トランジスタＭＴ２４及びＭＴ２５がオフ、トランジスタＭＴ２６がオンしているので、コンデンサＣ１２に蓄積された電荷に応じた電圧が出力部に出力される（Ｖｏｕｔ出力と表示）。

続いて、制御信号Ｓ２３がハイレベルからローレベルに変化し、並行して制御信号Ｓ２３ａがローレベルからハイレベルに変化すると、サンプルホールド回路２３ａでは、トランジスタＭＴ２１及びＭＴ２２がオフ、トランジスタＭＴ２３がオンしているので、コンデンサＣ１１に蓄積された電荷に応じた電圧Ｖ１１１が出力部に出力される（Ｖｏｕｔ出力と表示）。

そして、制御信号Ｓ３がローレベルからハイレベルに変化し、制御信号Ｓ３がハイレベル期間Ｔ３の間、トランジスタＭＴ３はオンし、トランジスタＭＴ２４がオン状態を維持し、トランジスタＭＴ２５及びＭＴ２６がオフ状態を維持している。このため、コンデンサＣ１２に電荷が蓄積（プリチャージ）され、ノードＮ１３は電圧Ｖ３に設定される。

次に、制御信号Ｓ３がハイレベルからローレベルに変化し、制御信号Ｓ２２がローレベルからハイレベルに変化し、ハイレベル期間Ｔ２２ａの間トランジスタＭＴ２５がオンし、コンデンサＣ１２に蓄積された電荷の一部をディスチャージする。このため、ノードＮ１３は電圧Ｖ３よりも低い電圧Ｖ３１１に設定され、サンプルホールド回路２３ｂでは電圧Ｖ３１１が生成（Ｖｏｕｔ生成と表示）こととなる。

続いて、制御信号Ｓ２３がローレベルからハイレベルに変化し、並行して制御信号Ｓ２３ａがハイレベルからローレベルに変化すると、サンプルホールド回路２３ｂでは、トランジスタＭＴ２４及びＭＴ２５がオフ、トランジスタＭＴ２６がオンしているので、コンデンサＣ１２に蓄積された電荷に応じた電圧Ｖ３１１が出力部に出力される（Ｖｏｕｔ出力と表示）。

そして、制御信号Ｓ３がローレベルからハイレベルに変化し、ハイレベル期間Ｔ３の制御信号Ｓ３により、トランジスタＭＴ３がハイレベル期間Ｔ３の間オンする。このハイレベル期間Ｔ３、制御信号Ｓ２３がハイレベルなのでサンプルホールド回路２３ａのトランジスタＭＴ２１がオン状態を維持する。このため、コンデンサＣ１１に蓄積された電荷の一部がディスチャージされ、ノードＮ１１は電圧Ｖ３に降圧される。

次に、制御信号Ｓ３がハイレベルからローレベルに変化し、制御信号Ｓ２１がローレベルからハイレベルに変化し、ハイレベル期間Ｔ２１ｂの制御信号Ｓ２１により、トランジスタＭＴ２２がハイレベル期間Ｔ２１ｂの間オンする。このため、コンデンサＣ１１に蓄積された電荷の一部がディスチャージされ、ノードＮ１１は電圧Ｖ１１２に降圧される。サンプルホールド回路２３ａでは電圧Ｖ１１２が生成（Ｖｏｕｔ生成と表示）こととなる。

続いて、制御信号Ｓ２３がハイレベルからローレベルに変化し、並行して制御信号Ｓ２３ａがローレベルからハイレベルに変化すると、サンプルホールド回路２３ａでは、トランジスタＭＴ２１及びＭＴ２２がオフ、トランジスタＭＴ２３がオンしているので、コンデンサＣ１１に蓄積された電荷に応じた電圧Ｖ１１２が出力部に出力される（Ｖｏｕｔ出力と表示）。

そして、制御信号Ｓ１がローレベルからハイレベルに変化し、ハイレベル期間Ｔ１の制御信号Ｓ１により、トランジスタＭＴ１がハイレベル期間Ｔ１の間オンする。このハイレベル期間Ｔ１、制御信号Ｓ２３ａがハイレベルなのでサンプルホールド回路２３ｂのトランジスタＭＴ２４がオン状態を維持する。このため、コンデンサＣ１２に電荷が蓄積され、ノードＮ１３は電圧Ｖ０に昇圧される。

次に、制御信号Ｓ１がハイレベルからローレベルに変化し、制御信号Ｓ２２がローレベルからハイレベルに変化し、ハイレベル期間Ｔ２２ｂの制御信号Ｓ２２により、トランジスタＭＴ２５がハイレベル期間Ｔ２２ｂの間オンする。このため、コンデンサＣ１２に蓄積された電荷の一部がディスチャージされ、ノードＮ１３は電圧Ｖ０よりも低い電圧Ｖ３１２に降圧される。サンプルホールド回路２３ｂでは電圧Ｖ３１２が生成（Ｖｏｕｔ生成と表示）こととなる。

サンプルホールド回路２３ａ及び２３ｂを交互にＶｏｕｔ生成期間とＶｏｕｔ出力期間に設定し、制御信号Ｓ２１と制御信号Ｓ２２のハイレベル期間を可変させることにより、階調電圧発生回路１１で生成される階調電圧とは異なる中間階調電圧を電圧選択回路部１２ｄｄで生成することが可能となる。

上述したように、本実施例の半導体集積回路では、データ線駆動回路４ｄには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｄｄ、及び出力部１３ａが設けられる。階調電圧発生回路１１は、抵抗Ｒ１乃至Ｒ３が設けられ、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２が入力され、抵抗分割された４種類の階調電圧Ｖ０乃至Ｖ３を生成する。電圧選択回路部１２ｄｄには、選択回路２１ｄｄ、トランジスタＭＴ１乃至ＭＴ４、サンプルホールド回路２３ａ、及びサンプルホールド回路２３ｂが設けられる。選択回路２１ｄｄは、カウンタ制御信号及びカウント信号に基づいて、トランジスタＭＴ１乃至ＭＴ４、サンプルホールド回路２３ａのトランジスタＭＴ２２、サンプルホールド回路２３ｂのトランジスタＭＴ２５をそれぞれ制御する制御信号Ｓ１乃至Ｓ４、制御信号Ｓ２１、制御信号Ｓ２２を生成する。サンプルホールド回路２３ａ及び２３ｂは、プリチャージやディスチャージでの電圧変動が出力部側に伝播するのを抑制する働きをする。電圧選択回路部Ｓ２１ｄｄは、制御信号Ｓ２１或いはＳ２２のハイレベル期間を可変させて階調電圧Ｖ０乃至Ｖ３とは異なる中間階調電圧を生成している。

このため、実施例１の効果の他に、電圧選択回路部Ｓ２１ｄｄから出力される階調電圧の変動を抑制することができる。したがって、データ線駆動回路４ｄのチップ面積を縮小化でき、液晶表示装置のスペース低減及びコスト削減を達成することができる。

なお、本実施例では、制御信号Ｓ１のハイレベル期間をコンデンサＣ１１或いはＣ１２に電荷が完全に蓄積されるハイレベル期間Ｔ１に設定し、制御信号Ｓ３のハイレベル期間をコンデンサＣ１１或いはＣ１２に電荷が完全に蓄積されるハイレベル期間Ｔ３に設定しているが必ずしもこれに限定されるものではない。コンデンサＣ１１或いはＣ１２に電荷が完全に蓄積されないハイレベル期間に適宜設定してもよい。

次に、本発明の実施例５に係る半導体集積回路について、図面を参照して説明する。図１１はデータ線駆動回路を示す回路図である。本実施例では、電圧選択回路部の出力側の高電位側電源側にＰｃｈ ＭＯＳトランジスタを設け、電圧選択回路部の出力側の低電位側電源側にＮｃｈ ＭＯＳトランジスタを設けている。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図１１に示すように、データ線駆動回路４ｅには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｅｅ、及び出力部１３ａが設けられる。ここでは、図示していないが、実施例１と同様に電圧選択回路部及び出力部がｍ個設けられる。電圧選択回路部１２ｅｅは、デジタルアナログ変換回路（ＤＡＣ Digital to Analog Converter）として機能する。

電圧選択回路部１２ｅｅには、選択回路２１ｅｅ、コンデンサＣ１、トランジスタＭＴ１乃至ＭＴ４、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、及びＮｃｈ ＭＯＳトランジスタＮＭＴ１が設けられる。電圧選択回路部１２ｅｅは、階調電圧発生回路１１で生成された階調電圧に、更に電圧の異なる中間階調電圧を生成付加して出力部に出力する。電圧選択回路部１２ｅｅは、出力する階調電圧が高電位側電源電圧の１／２よりも高く設定したい場合、予め高電位側電源電圧にプリチャージし、出力する階調電圧が高電位側電源電圧の１／２よりも低く設定したい場合、予め低電位側電源電圧にプリチャージする。この設定により、充放電電流を低減させることができ、実施例１乃至４よりもデータ線駆動回路４ｅの消費電流を低減させることが可能となる。

選択回路２１ｅｅは、例えば複数の論理回路から構成され、データ変換回路７から出力されるカウンタ制御信号とカウンタ回路６から出力されるカウント信号が入力され、カウンタ制御信号とカウント信号に基づいて論理演算処理を行う。選択回路２１ｅｅは、スイッチとして機能するトランジスタＭＴ１のオン・オフ制御する制御信号Ｓ１、スイッチとして機能するトランジスタＭＴ２のオン・オフ制御する制御信号Ｓ２、スイッチとして機能するトランジスタＭＴ３のオン・オフ制御する制御信号Ｓ３、スイッチとして機能するトランジスタＭＴ４のオン・オフ制御する制御信号Ｓ４、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１のオン・オフ制御する制御信号Ｓ３１、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１のオン・オフ制御する制御信号Ｓ３２を生成する。

ここでは、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１とＮｃｈ ＭＯＳトランジスタＮＭＴ１を用いているが、代わりにＰｃｈ ＭＩＳトランジスタとＮｃｈ ＭＩＳトランジスタを用いてもよい。

Ｐｃｈ ＭＯＳトランジスタＰＭＴ１は、ソースが高電位側電源ＶＤＤに接続され、ドレインがノードＮ５に接続され、ゲートに選択回路２１ｅｅから出力される制御信号Ｓ３１が入力され、制御信号Ｓ３１に基づいてオン・オフ動作する。Ｐｃｈ ＭＯＳトランジスタＰＭＴ１は、オンするとノードＮ５を高電位側電源ＶＤＤ電圧に設定する。

Ｎｃｈ ＭＯＳトランジスタＮＭＴ１は、ドレインがノードＮ５及びＰｃｈ ＭＯＳトランジスタＰＭＴ１のドレインに接続され、ソースが低電位側電源ＶＳＳに接続され、ゲートに選択回路２１ｅｅから出力される制御信号Ｓ３２が入力され、制御信号Ｓ３２に基づいてオン・オフ動作する。Ｎｃｈ ＭＯＳトランジスタＮＭＴ１は、オンするとノードＮ５を低電位側電源ＶＳＳ電圧に設定する。

次に、データ線駆動回路の動作について図１２を参照して説明する、図１２はデータ線駆動回路の動作を示すタイミングチャートである。

図１２に示すように、電圧選択回路部１２ｅｅから出力される階調電圧を高電位側電源電圧の１／２（ＶＤＤ／２と表記）よりも高く設定したい場合、選択回路２１ｅｅから出力される制御信号Ｓ３１がハイレベルからローレベルに変化し、ローレベル期間Ｔ３１の制御信号Ｓ３１により、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１をローレベル期間Ｔ３１の間オン状態にする。コンデンサＣ１がプリチャージされ、ノードＮ５の電圧が昇圧され、出力部１３ａのノードＮ６が高電位側電源ＶＤＤ電圧にプリチャージされる。なお、高電位側電源ＶＤＤ電圧は、電圧Ｖ０よりも高く設定される。

次に、制御信号Ｓ３１がローレベルからハイレベルに変化し、制御信号Ｓ１がローレベルからハイレベルに変化し、ハイレベル期間Ｔ１ａａの制御信号Ｓ１によりトランジスタＭＴ１をハイレベル期間Ｔ１ａａの間オン状態にする。コンデンサＣ１に蓄積された電荷の一部がディスチャージされ、ノードＮ５の電圧が低下し、出力部１３ａのノードＮ６が高電位側電源ＶＤＤ電圧及び電圧Ｖ０よりも低い電圧Ｖａａに設定される。

続いて、制御信号Ｓ１がハイレベルからローレベルに変化し、制御信号Ｓ３２がローレベルからハイレベルに変化し、ハイレベル期間Ｔ３２の制御信号Ｓ３２によりＮｃｈ ＭＯＳトランジスタＮＭＴ１をハイレベル期間Ｔ３２の間オン状態にする。コンデンサＣ１に蓄積された電荷がディスチャージされ、ノードＮ５の電圧が低下し、出力部１３ａのノードＮ６が低電位側電源ＶＳＳ電圧に設定される（ＶＳＳにプリチャージ）。

そして、電圧選択回路部１２ｅｅから出力される階調電圧を高電位側電源電圧の１／２（ＶＤＤ／２と表記）よりも低く設定したい場合、制御信号Ｓ３がローレベルからハイレベルに変化し、ハイレベル期間Ｔ３よりも短いハイレベル期間Ｔ３ａの制御信号Ｓ３によりトランジスタＭＴ３をハイレベル期間Ｔ３ａの間オン状態にする。コンデンサＣ１に電荷が蓄積され、ノードＮ５の電圧が昇圧され、出力部１３ａのノードＮ６が電圧Ｖ３よりも低い電圧Ｖｂｂに設定される。

次に、電圧選択回路部１２ｅｅから出力される階調電圧を高電位側電源電圧の１／２（ＶＤＤ／２と表記）よりも高く設定したい場合、制御信号Ｓ３１がハイレベルからローレベルに変化し、ローレベル期間Ｔ３１の制御信号Ｓ３１により、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１をローレベル期間Ｔ３１の間オン状態にする。コンデンサＣ１がプリチャージされ、ノードＮ５の電圧が昇圧され、出力部１３ａのノードＮ６が高電位側電源ＶＤＤ電圧にプリチャージされる。

続いて、制御信号Ｓ３１がローレベルからハイレベルに変化し、制御信号Ｓ１がローレベルからハイレベルに変化し、ハイレベル期間Ｔ１ａａよりも短いハイレベル期間Ｔ１ｂｂの制御信号Ｓ１によりトランジスタＭＴ１をハイレベル期間Ｔ１ｂｂの間オン状態にする。コンデンサＣ１に蓄積された電荷の一部がディスチャージされ、ノードＮ５の電圧が低下し、出力部１３ａのノードＮ６が電圧Ｖａａよりも高く、高電位側電源ＶＤＤ電圧及び電圧Ｖ０よりも低い電圧Ｖｂｂに設定される。

Ｐｃｈ ＭＯＳトランジスタＰＭＴ１或いはＮｃｈ ＭＯＳトランジスタＮＭＴ１を適宜オンさせ、制御信号Ｓ１乃至Ｓ４のいずれか１つを選択し、この信号のハイレベル期間を可変させることにより階調電圧発生回路１１で生成される階調電圧とは異なる中間階調電圧を電圧選択回路部１２ｅｅで生成することが可能となる。

上述したように、本実施例の半導体集積回路では、データ線駆動回路４ｅには、カウンタ回路６、データ変換回路７、階調電圧発生回路１１、電圧選択回路部１２ｅｅ、及び出力部１３ａが設けられる。階調電圧発生回路１１は、抵抗Ｒ１乃至Ｒ３が設けられ、基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２が入力され、抵抗分割された４種類の階調電圧Ｖ０乃至Ｖ３を生成する。電圧選択回路部１２ｅｅには、選択回路２１ｅｅ、コンデンサＣ１、トランジスタＭＴ１乃至ＭＴ４、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、及びＮｃｈ ＭＯＳトランジスタＮＭＴ１が設けられる。選択回路２１ｅｅは、カウンタ制御信号及びカウント信号に基づいて、トランジスタＭＴ１乃至ＭＴ４、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１をそれぞれ制御する制御信号Ｓ１乃至Ｓ４、制御信号Ｓ３１、制御信号Ｓ３２を生成する。Ｐｃｈ ＭＯＳトランジスタＰＭＴ１は、コンデンサＣ１をＶＤＤにプリチャージするプリチャージ手段として機能する。Ｎｃｈ ＭＯＳトランジスタＰＭＴ１は、コンデンサＣ１をＶＳＳにプリチャージするプリチャージ手段として機能する。電圧選択回路部Ｓ２１ｅｅは、制御信号Ｓ１乃至Ｓ４のいずれか１つのハイレベル期間を可変させて階調電圧Ｖ０乃至Ｖ３とは異なる中間階調電圧を生成している。

このため、実施例１の効果の他に、電圧変動を（ＶＤＤ／２）以下に抑制することができるので実施例１よりも平均消費電流を抑制することができる。したがって、データ線駆動回路４ｅのチップ面積を縮小化でき、液晶表示装置のスペース低減及びコスト削減を達成することができる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

例えば、実施例では、液晶表示装置のデータ線駆動回路に適用しているが、代わりにＯＬＥＤ（Organic Light Emitting Diode）やＰＤＰ（Plasma Display Panel）などのＦＰＤ（Flat Panel Display）のドライバに適用することできる。また、ドライバの代わりに電子ボリウムに適用することができる。更に、実施例の電圧選択回路部に設けられるトランジスタＭＴ１乃至４にＮｃｈ絶縁ゲート型電界効果トランジスタを用いているが、代わりにＰｃｈ絶縁ゲート型電界効果トランジスタや、Ｎｃｈ絶縁ゲート型電界効果トランジスタとＰｃｈ絶縁ゲート型電界効果トランジスタが並列接続されるトランスファーゲートなどを用いてもよい。

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 第１の基準電圧と前記第１の基準電圧よりも低電圧の第２の基準電圧が入力され、複数のラダー抵抗を用いて前記第１の基準電圧と前記第２の基準電圧の間の電圧を抵抗分割し、ｎ（ただし、ｎは３以上）種類の階調電圧を生成する階調電圧発生回路と、複数のバイナリーカウンタが設けられ、入力されるクロック信号に基づいてカウント信号を生成するカウンタ回路と、映像データ信号が入力され、前記映像データ信号をカウンタ制御信号に変換し、前記カウンタ制御信号を出力するデータ変換回路と、一端が前記ｎ種類の電圧の内いずれか１つにそれぞれ接続されるｎ個のスイッチと、一端が前記ｎ個のスイッチの他端側に接続され、他端が低電位側電源に接続され、電荷を保持する保持容量と、前記カウント信号及び前記カウンタ制御信号が入力され、前記ｎ個のスイッチをそれぞれオン・オフ制御するｎ個の制御信号を生成する選択回路とを有し、前記ｎ種類の電圧の内２つの電圧を選択し、前記２つの電圧に接続されるスイッチの一方に入力される制御信号を可変することによりｍ（ただし、ｍは１以上）種類の中間電圧を生成し、前記ｎ種類の電圧及び前記ｍ種類の中間電圧を出力する電圧選択回路部とを具備する半導体集積回路。

（付記２） 前記スイッチは、絶縁ゲート型電界効果トランジスタである付記１に記載の半導体集積回路。

（付記３） 前記電圧選択回路部は、一端が前記保持容量の一端に接続され、他端が前記低電位側電源に接続され、前記保持容量をディスチャージするディスチャージ手段を有する付記１に記載の半導体集積回路。

（付記４） 前記ディスチャージ手段は、絶縁ゲート型電界効果トランジスタである付記３に記載の半導体集積回路。

（付記５） 前記電圧選択回路部は、ソース及びドレインのいずれか一方が前記保持容量の一端に接続される絶縁ゲート型電界効果トランジスタと、高電位側が前記絶縁ゲート型電界効果トランジスタのソース及びドレインのいずれか他方接続され、低電位側が前記低電位側電源に接続される電源とが設けられ、前記絶縁ゲート型電界効果トランジスタはゲートに入力される信号に基づいてオンし、前記保持容量の一端を前記電源の電圧に設定する付記１に記載の半導体集積回路。

本発明の実施例１に係る液晶表示装置を示す概略ブロック図。 本発明の実施例１に係るデータ線駆動回路を示す回路図。 本発明の実施例１に係るデータ線駆動回路の動作を示すタイミングチャート。 本発明の実施例１に係るデータ線駆動回路の動作を示すタイミングチャート。 本発明の実施例１に係る制御信号Ｓ２の可変対応によるデータ線駆動回路の動作を示す図。 本発明の実施例１に係る２つのハイレベル期間を有する制御信号Ｓ２によるデータ線駆動回路の動作を示すタイミングチャート。 本発明の実施例２に係るデータ線駆動回路を示す回路図。 本発明の実施例３に係るデータ線駆動回路を示す回路図。 本発明の実施例４に係るデータ線駆動回路を示す回路図。 本発明の実施例４に係るデータ線駆動回路の動作を示すタイミングチャート図。 本発明の実施例５に係るデータ線駆動回路を示す回路図。 本発明の実施例５に係るデータ線駆動回路の動作を示すタイミングチャート図。

符号の説明

１ ディスプレーコントローラ
２ ＤＣ−ＤＣコンバータ
３ 表示パネル
４、４ｂ、４ｃ、４ｄ、４ｅ データ線駆動回路
５ 走査線駆動回路
６ カウンタ回路
７ データ変換回路
１１ 階調電圧発生回路
１２ａ、１２ｍ、１２ｂｂ、１２ｃｃ、１２ｄｄ、１２ｅｅ 電圧選択回路部
１３ａ、１３ｍ 出力部
２１、２１ｂｂ、２１ｃｃ、２１ｄｄ、２１ｅｅ 選択回路
２２１、２２ｎ 電源
２３ａ、２３ｂ サンプルホールド回路
７０ 液晶表示装置
ＡＭｐ１ 増幅回路
Ｃ１、Ｃ１１、Ｃ１２ コンデンサ
ＭＴ１〜ＭＴ４、ＭＴ１１、ＭＴ１１１、ＭＴ１１ｎ、ＭＴ２１〜ＭＴ２６ トランジスタ
Ｎ１〜Ｎ６、Ｎ１１〜Ｎ１３ ノード
ＮＭＴ１ Ｎｃｈ ＭＯＳトランジスタ
ＰＭＴ１ Ｐｃｈ ＭＯＳトランジスタ
Ｐｏｕｔ１ 出力端子
Ｒ１〜Ｒ３ 抵抗
Ｓ１〜Ｓ４、Ｓ１１、Ｓ１１１、Ｓ１１ｎ、Ｓ２１〜Ｓ２３、Ｓ２３ａ、Ｓ３１、Ｓ３２ 制御信号
Ｖ０〜Ｖ３ 電圧
Ｖｒｅｆ１、Ｖｒｅｆ２ 基準電圧
ＶＤＤ 高電位側電源
ＶＳＳ 低電位側電源（接地電位）

Claims (5)

1. 第１の基準電圧と前記第１の基準電圧よりも低電圧の第２の基準電圧が入力され、複数のラダー抵抗を用いて前記第１の基準電圧と前記第２の基準電圧の間の電圧を抵抗分割し、ｎ（ただし、ｎは３以上）種類の電圧を生成する電圧発生回路と、
   一端が前記ｎ種類の電圧の内いずれか１つにそれぞれ接続されるｎ個のスイッチと、前記ｎ個のスイッチの他端側と低電位側電源の間に設けられ、電荷を保持する保持容量と、前記ｎ個のスイッチをそれぞれオン・オフ制御するｎ個の制御信号を生成する選択回路とを有し、前記ｎ種類の電圧の内２つの電圧を選択し、前記２つの電圧に接続されるスイッチの一方に入力される制御信号を可変することによりｍ（ただし、ｍは１以上）種類の中間電圧を生成し、前記ｎ種類の電圧及び前記ｍ種類の中間電圧を出力する電圧選択回路部と、
   を具備することを特徴とする半導体集積回路。
2. 前記電圧選択回路部は、前記ｎ種類の電圧の内隣り合う２つの電圧を選択し、前記２つの電圧に接続されるスイッチの一方に入力される制御信号のスイッチをオンさせる期間を可変することにより、互いに異なる複数の中間電圧を生成することを特徴とする請求項１に記載の半導体集積回路。
3. 複数のバイナリーカウンタが設けられ、入力されるクロック信号に基づいてカウント信号を前記選択回路に出力するカウンタ回路と、データ信号が入力され、前記データ信号をカウンタ制御信号に変換し、前記カウンタ制御信号を前記選択回路に出力するデータ変換回路とを具備することを特徴とする請求項１又は２に記載の半導体集積回路。
4. 第１の基準電圧と前記第１の基準電圧よりも低電圧の第２の基準電圧が入力され、複数のラダー抵抗を用いて前記第１の基準電圧と前記第２の基準電圧の間の電圧を抵抗分割し、ｎ（ただし、ｎは３以上）種類の電圧を生成する電圧発生回路と、
   一端が前記ｎ種類の電圧の内いずれか１つにそれぞれ接続されるｎ個のスイッチと、前記ｎ個のスイッチをそれぞれオン・オフ制御するｎ個の制御信号を生成する選択回路と、前記ｎ個のスイッチの他端側に設けられ、一端が前記ｎ個のスイッチの他端に接続され、他端が低電位側電源に接続される第１の保持容量と、一端が前記第１の保持容量の一端に接続され、他端が前記低電位側電源に接続され、前記第１の保持容量をディスチャージする第１のディスチャージ手段とを有し、前記第１の保持容量に電荷をチャージする第１の期間と前記第１の保持容量に蓄積された電荷に基づいた電圧を出力する第２の期間を有する第１のサンプルホールド回路と、前記ｎ個のスイッチの他端側に設けられ、一端が前記ｎ個のスイッチの他端に接続され、他端が前記低電位側電源に接続される第２の保持容量と、一端が前記第２の保持容量の一端に接続され、他端が前記低電位側電源に接続され、前記第２の保持容量をディスチャージする第２のディスチャージ手段とを有し、前記第２の保持容量に電荷をチャージする第３の期間と前記第２の保持容量に蓄積された電荷に基づいた電圧を出力する第４の期間を有し、前記第３の期間が前記第２の期間と重なり合い、前記第４の期間が前記第１の期間と重なり合う第２のサンプルホールド回路とを備え、前記第１のディスチャージ手段或いは前記第２のディスチャージ手段のオン期間を可変することによりｍ（ただし、ｍは１以上）種類の中間電圧を生成し、前記ｎ種類の電圧及び前記ｍ種類の中間電圧を出力する電圧選択回路部と、
   を具備することを特徴とする半導体集積回路。
5. 第１の基準電圧と前記第１の基準電圧よりも低電圧の第２の基準電圧が入力され、複数のラダー抵抗を用いて前記第１の基準電圧と前記第２の基準電圧の間の電圧を抵抗分割し、ｎ（ただし、ｎは３以上）種類の電圧を生成する電圧発生回路と、
   一端が前記ｎ種類の電圧の内いずれか１つにそれぞれ接続されるｎ個のスイッチと、一端が前記ｎ個のスイッチの他端側に接続され、他端が低電位側電源に接続され、電荷を保持する保持容量と、前記ｎ個のスイッチをそれぞれオン・オフ制御するｎ個の制御信号を生成する選択回路と、高電位側電源と前記保持容量の一端の間に設けられ、前記保持容量を高電位側電源電圧にプリチャージする第１のプリチャージ手段と、前記保持容量の一端と前記低電位側電源の間に設けられ、前記保持容量を低電位側電源電圧にプリチャージする第２のプリチャージ手段とを有し、前記ｎ種類の電圧の内１つの電圧を選択し、この電圧に接続されるスイッチに入力される前記制御信号を可変することによりｍ（ただし、ｍは１以上）種類の中間電圧を生成し、前記ｎ種類の電圧及び前記ｍ種類の中間電圧を出力する電圧選択回路部と、
   を具備することを特徴とする半導体集積回路。

Images