KR101053249B1

KR101053249B1 - 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말

Info

Publication number: KR101053249B1
Application number: KR1020057021881A
Authority: KR
Inventors: 요시하루 나카지마; 요시토시 기다
Original assignee: 소니 주식회사
Priority date: 2003-05-20
Filing date: 2004-05-14
Publication date: 2011-08-01
Also published as: EP1626486A4; JP2004350343A; CN1792025A; TW200509507A; EP1626486A1; US7821511B2; WO2004105221A1; US20070057898A1; EP1626486B1; KR20060012300A; JP4042627B2; DK1626486T3; TWI251977B; CN100477461C

Abstract

대전류능력의 충전펌프회로를 소면적으로 작성할 수 있는 전원전압 변환회로이다. 전원전압(VDD1)을 전원전압(VDD2)으로 변환하는 충전펌프형 DC-DC 컨버터(10)에 있어서, VSS-VDD1 진폭의 제어펄스를 레벨시프터(1)에 의해서 VSS - VDD2 진폭의 제어펄스로 진폭변환하고, 이 진폭변환 후의 제어펄스를 펌핑펄스로서 이용하여 충전펌프회로(11)의 MOS 트랜지스터(Qp11, Qn11)에 의해서 플라잉 커패시터(C11)를 충방전(充放電) 구동하는 동시에, 플라잉 커패시터(C11)의 출력 측의 MOS 트랜지스터(Qn12, Qp12)를 스위칭 제어하도록 한다.

Description

전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말{Power supply voltage converting circuit, method for controlling the same, display device, and mobile terminal}

본 발명은, 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말에 관한 것이며, 특히 커패시터를 충방전 구동하는 충전펌프회로를 이용한 전원전압 변환회로 및 그 제어방법과 상기 전원전압 변환회로를 탑재한 표시장치 및 이 표시장치를 화면표시부로서 이용한 휴대전화기에 대표되는 휴대단말에 관한 것이다.

근래, 휴대전화기나 PDA(Personal Digital Assistants;휴대정보단말) 등의 휴대단말의 보급이 눈부시다. 이러한 휴대단말의 급속한 보급의 원인의 하나로서, 그 화면표시부로서 탑재되어 있는 예를 들면 액정표시장치를 들 수 있다. 그 이유는, 액정표시장치가 원리적으로 구동하기 위한 전력을 필요로 하지 않는 특성을 가지고, 저소비전력의 표시디바이스이기 때문이다.

휴대단말에서는, 전원으로서 단일전원전압의 배터리가 이용된다. 한편, 액정표시장치에 있어서, 행렬형으로 배치된 화소를 구동하는 수평구동회로에서는, 로직부와 아날로그부에서 다른 직류전압이 이용되며, 또 화소에 정보를 기입하는 수직구동회로에서는, 수평구동회로측보다도 절대치가 큰 직류전압이 이용되게 된다. 따라서, 휴대단말에 탑재되는 액정표시장치에는, 단일의 직류전압을 전압치가 다른 복수종류의 직류전압으로 변환하는 전원전압 변환회로, 이른바 DC-DC 컨버터가 이용된다.

종래, 액정표시장치에 있어서, DC-DC 컨버터로서는, 인덕터를 이용한 것이 일반적으로 사용되어 왔지만, 근래의 휴대단말의 저소비전력화, 소형화에 수반하여 충전펌프형의 것도 많이 사용되도록 되어 오고 있다(예를 들면, 특개2002-176764호 공보(특히, 단락0005 ~ 단락0013 및 제 11도 ~ 제 14도) 참조). 충전펌프형 DC-DC 컨버터는, 전류용량이 비교적 적지만, 외부부착부품으로서 인덕터를 사용하지 않아도 되기 때문에 휴대단말의 소형화에 기여할 수 있다고 하는 이점을 가지고 있다.

종래, 충전펌프형 DC-DC 컨버터에서는, 플라잉 커패시터를 구동하는 트랜지스터의 게이트전압을, 입력전압에 의해서 제어되는 전압진폭으로 제어하도록 하고 있기 때문에, 대전류용량의 DC-DC 컨버터를 실현하고자 하면, 트랜지스터의 사이즈가 커지고, 회로사이즈가 증대한다. 이것은, 절연기판상에 형성되는 저온폴리실리콘 TFT(Thin Film Transistor;박막 트랜지스터) 등의 이동도가 비교적 작은 디바이스를 이용하여 회로를 작성한 경우에 매우 큰 문제가 된다. 구체적으로는, 표시장치의 소위 액자(표시영역부의 주변영역) 상에 충전펌프형 DC-DC 컨버터를 표시영역부(화소부)와 일체화하여 형성하는 경우에, DC-DC 컨버터의 회로사이즈의 증대가 액자사이즈의 증대를 초래하는 요인이 되기 때문에, 표시장치의 소형화를 도모함에 있어서 특히 심각한 문제가 된다.

본 발명은, 상기 과제를 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 대전류능력의 충전펌프회로를 소면적으로 작성 가능한 전원전압 변환회로 및 그 제어방법과 상기 전원전압 변환회로를 탑재한 표시장치 및 이 표시장치를 화면표시부로서 이용한 휴대단말을 제공하는 것에 있다.

상기 목적을 달성하기 위해서, 본 발명에서는, 커패시터와, 이 커패시터를 충방전 구동하는 트랜지스터 쌍을 가지고, 제 1전원전압을 상기 전원전압보다도 큰 제 2전원전압으로 변환하는 충전펌프회로를 이용한 전원전압 변환회로에 있어서, 상기 충전펌프회로에서 변환된 상기 제 2전원전압을 이용하여 제어펄스를 진폭변환하고, 그 진폭변환 후의 제어펄스를 이용하여 상기 트랜지스터 쌍에 의해서 상기 커패시터를 충방전 구동하는 것을 특징으로 하고 있다. 그리고, 이 전원전압 변환회로는, 표시장치의 전원회로로서 이용된다. 또, 이 전원전압 변환회로를 갖춘 표시장치는, 휴대단말의 화면표시부로서 이용된다.

상기 구성의 전원전압 변환회로에 있어서, 제 1전원전압에 대응한 진폭의 제어펄스를, 제 2전원전압에 대응한 진폭의 제어펄스로 진폭변환하고, 이 진폭변환 후의 제어펄스를, 커패시터를 충방전 구동하는 트랜지스터 쌍에 인가하는 것으로, 상기 트랜지스터 쌍의 게이트소스간 전압이 커진다. 이것에 의해, 트랜지스터 쌍의 온(on) 저항이 내려가기 때문에, 트랜지스터 쌍의 트랜지스터 사이즈를 작게 할 수 있고, 그 결과, 소면적의 회로규모로 전류능력이 큰 전원전압 변환회로를 실현할 수 있다.

도 1은, 본 발명의 제 1실시형태에 관한 충전펌프형 DC-DC 컨버터의 구성예를 나타내는 회로도이다.

도 2는, 레벨 시프터의 구체적인 구성의 일례를 나타내는 회로도이다.

도 3은, 제 1실시형태에 관한 충전펌프형 DC-DC 컨버터의 전원투입시의 회로동작을 설명하기 위한 타이밍차트이다.

도 4는, 본 발명의 제 2실시형태에 관한 충전펌프형 DC-DC 컨버터의 구성예를 나타내는 회로도이다.

도 5는, 레벨시프터의 구체적인 구성의 다른 예를 나타내는 회로도이다.

도 6은, 제 2실시형태에 관한 충전펌프형 DC-DC 컨버터의 전원투입시의 회로동작을 설명하기 위한 타이밍차트이다.

도 7은, 본 발명에 관한 액정표시장치의 구성예를 나타내는 개략 구성도이다.

도 8은, 액정표시장치의 표시영역부의 구성예를 나타내는 회로도이다.

도 9는, 본 발명에 관한 휴대단말인 휴대전화기의 구성의 개략을 나타내는 외관도이다.

이하, 본 발명의 실시형태에 대해서 도면을 참조하여 상세하게 설명한다.

[제 1실시형태]

도 1은, 본 발명의 제 1실시형태에 관한 직류전압 변환회로, 즉 충전펌프형 DC-DC 컨버터의 구성예를 나타내는 회로도이다. 여기에서는, 일례로서, 제 1의 +측 전원전압(VDD1)이 2.75V, -측 전원전압(VSS)이 0V(그라운드 레벨)로, 제 1의 +측 전원전압(VDD1)을 2배, 즉 5.5V의 제 2의 +측 전원전압(VDD2)으로 승압하는 경우를 예로 들어 설명하는 것으로 한다.

도 1에서 나타내는 바와 같이, 본 실시형태에 관한 DC-DC 컨버터(10)는, 충전펌프회로(11), 레벨시프터(12), 버퍼(13), 스위치소자(14) 및 전원상승 제어회로(15)를 가지는 구성으로 되어 있다. 충전펌프회로(11)는, 플라잉 커패시터(C11)와, 상기 플라잉 커패시터(C11)의 일단과 제 1의 +측 전원전압(VDD1) 및 -측 전원전압(VSS)의 각 전원라인(L11, L12)과의 사이에 접속되며, 플라잉 커패시터(C11)를 충방전 구동하는 트랜지스터 쌍, 즉 PchMOS 트랜지스터(Qp11) 및 NchMOS 트랜지스터(Qn11)를 가지고 있다.

이 충전펌프회로(11)에 있어서, 플라잉 커패시터(C11)의 타단과 전원라인(L11)과의 사이에는 스위칭 트랜지스터인 NchMOS 트랜지스터(Qn12)가 접속되며, 플라잉 커패시터(C11)의 타단과 출력라인(L13)과의 사이에는 스위칭 트랜지스터인 PchMOS 트랜지스터(Qp12)가 접속되어 있다. 출력라인(L13)은, 제 2의 +측 전원전압(VDD2)을 출력하는 라인이다.

MOS 트랜지스터(Qn12)의 게이트는 다이오드(D11)의 캐소드에 접속되며, 상기 다이오드(D11)의 애노드는 전원라인(L11)에 접속되어 있다. MOS 트랜지스터(Qp12)의 게이트는 다이오드(D12)의 캐소드에 접속되며, 상기 다이오드(D12)의 애노드는 전원라인(L12)에 접속되어 있다. 출력라인(L13)과 전원라인(L12)과의 사이에는 커패시터(C14)가 접속되며, 또한 NchMOS 트랜지스터(Qn13)가 접속되어 있다. MOS 트랜지스터(Qn13)의 게이트에는, 인버터(16)를 통해 스탠바이펄스(STB)가 주어진다.

레벨시프터(12)는, 전원라인(L14)에 의해서 주어지는 제 2의 +측 전원전압(VDD2)과 -측 전원전압(VSS)을 동작전원으로 하고, VSS(OV) - VDD1(2.75V)의 진폭의 제어펄스(펌핑펄스)를 VSS - VDD2(5.5V)의 진폭의 제어펄스로 진폭변환하는 진폭변환회로이다. 이 레벨시프터(12)에서 진폭변환된 VSS - VDD2 진폭의 제어펄스는, 버퍼(13)를 통해 MOS 트랜지스터(Qp11, Qn11)의 각 게이트에 주어지는 동시에, 커패시터(C12, C13)를 통해 MOS 트랜지스터(Qn12, Qp12)의 각 게이트에 주어진다.

도 2는, 레벨시프터(12)의 구체적인 구성의 일례를 나타내는 회로도이다. 본 예에 관한 레벨시프터(12)는, 소스가 함께 접지된 NchMOS 트랜지스터(Qn121, Qn122)를 가지고, 이러한 MOS 트랜지스터(Qn121, Qn122)의 드레인 측이 크로스 커플된 차동(差動)회로 구성으로 되어 있다. 즉, MOS 트랜지스터(Qn121, Qn122)의 각 드레인이 PchMOS 트랜지스터(Qp121, Qp122)를 통해 제 2의 +측 전원전압(VDD2)의 전원라인(L14)에 접속되며, MOS 트랜지스터(Qp121, Qp122)의 각 게이트가 MOS 트랜지스터(Qn122, Qn121)의 각 드레인에 각각 접속되어 있다.

그리고, MOS 트랜지스터(Qn121)의 게이트에는 VSS-VDD(1) 진폭의 제어펄스가 인가되며, MOS 트랜지스터(Qn122)의 게이트에는 CMOS 인버터(121)에서 반전된 VSS-VDD(1) 진폭의 제어펄스가 인가됨으로써, VSS-VDD(1) 진폭의 제어펄스가 VSS-VDD2 진폭의 제어펄스로 진폭변환되어 MOS 트랜지스터(Qn122)의 드레인으로부터 도출된다. 이 VSS-VDD2 진폭의 제어펄스는, CMOS 인버터가 2단 종속(縱續) 접속되어서 이루어지는 버퍼(122)를 거쳐 출력된다.

다시 도 1에 있어서, 버퍼(13)는, 2개의 CMOS 인버터(131, 132)가 종속 접속된 구성으로 되어 있다. CMOS 인버터(131)는, +측 전원전압(VDD2)의 전원라인(L14)과 -측 전원전압(VSS)의 전원라인(L12)과의 사이에 직렬로 접속되며, 게이트가 공통으로 접속된 PchMOS 트랜지스터(Qp14) 및 NchMOS 트랜지스터(Qp14)로 구성되어 있다. CMOS 인버터(132)는, 전원라인(L14)과 전원라인(L12)과의 사이에 직렬로 접속되며, 게이트가 공통으로 접속된 PchMOS 트랜지스터(Qp15) 및 NchMOS 트랜지스터(Qn15)로 구성되어 있다.

스위치소자(14)는, 전원투입시의 일정기간에 있어서 출력라인(L13)을 제 1의 +측 전원전압(VDD1)의 전원라인(11)에 접속하기 위해 설치된 것이며, 전원라인(L11)과 출력라인(L13)과의 사이에 접속된 PchMOS 트랜지스터(Qp13)에 의해서 구성되어 있다. PchMOS 트랜지스터(Qp13)의 게이트에는, 전원투입시에 전원상승 제어회로(15)를 통해 전원상승 제어펄스(STT)가 주어진다.

전원상승 제어회로(15)는, 전원투입시에 스위치소자(14)를 확실히 온 상태로 하고, 또한 제 2의 +측 전원전압(VDD2)이 상승한 후에 상기 스위치소자(14)를 확실히 오프(off) 상태로 하기 위해 설치된 것이며, 전원상승 제어펄스(STT)를 직접 MOS 트랜지스터(Qp13)의 게이트에 주는 저항소자(R)와, 이 저항소자(R)에 대해서 병렬로 접속되며, VSS-VDD(1) 진폭의 전원상승 제어펄스(STT)를 VSS-VDD2 진폭의 전원상승 제어펄스(STT)에 레벨시프트하는 레벨시프터(151)를 가지는 구성으로 되어 있다. 레벨시프터(151)로서는, 예를 들면, 도 2에 나타낸 회로구성의 것을 이용할 수 있다.

다음에, 상기 구성의 제 1실시형태에 관한 충전펌프형의 DC-DC 컨버터(10)의 전원투입시의 회로동작에 대해서, 도 3의 타이밍차트를 이용하여 설명한다.

시각(t11)에서의 전원투입에 의해, 우선, 제 1의 +측 전원전압(VDD1) 및 전원상승 제어펄스(STT)가 상승한다. 그리고, 그 상승시점으로부터 시각(t12)까지의 일정기간(T11)에서는, 스탠바이펄스(STB)가 저레벨(그라운드 레벨)에 있고, MOS 트랜지스터(Qn13)가 온 상태로 되는 것으로, 커패시터(C14)의 전하가 방전된다. 시각(t12)에서 스탠바이펄스(STB)가 고레벨(VCC1)로 되며, MOS 트랜지스터(Qn13)가 오프 상태로 된다.

시각(t12)에서는 동시에, 전원상승 제어펄스(STT)가 일정기간(T12)의 사이만큼 저레벨이 되며, 저항소자(R)를 통해 스위치소자(14)인 MOS 트랜지스터(Qp13)의 게이트에 인가됨으로써, 상기 MOS 트랜지스터(Qp13)가 온 상태로 되어 출력라인(L13)을 전원라인(L11)에 접속한다. 그러면, 출력라인(L13)으로부터는 우선 제 1의 +측 전원전압(VDD1)이 출력된다. 이 +측 전원전압(VDD1)은, 전원라인(L14)을 경유하여 레벨시프터(12)에도 공급된다.

레벨시프터(12)는, +측 전원전압(VDD1)을 전원전압으로서 동작을 개시하고, VSS-VDD(1) 진폭의 제어펄스를, 그대로 펌핑펄스로서 버퍼(13)를 통해 충전펌프회로(11)에 준다. 제어펄스가 주어지는 것으로, 충전펌프회로(11)는 상기 제어펄스에 따라서 승압동작(펌핑동작)을 개시한다. 그리고, 일정기간(T12)이 경유한 시각(t13)에서 전원상승 제어펄스(STT)가 고레벨이 되며, MOS 트랜지스터(Qp13)가 오프 상태가 되면, 충전펌프회로(11)에 의한 승압동작에 의해서 출력라인(L13)의 전위가 VDD(1) 레벨로부터 서서히 상승하고, 최종적으로 VDD2 레벨로 수렴한다.

이 제 2의 +측 전원전압(VDD2)은, 전원라인(L14)을 통해 레벨시프터(12, 151)에 공급된다. 그러면, 레벨시프터(12)는, VSS-VDD(1) 진폭의 제어펄스를, VSS-VDD2 진폭의 제어펄스로 진폭변환(레벨시프트)하여 충전펌프회로(11)에 공급한다. 마찬가지로, 레벨시프터(151)는, VSS-VDD(1) 진폭(로직레벨)의 전원상승 제어펄스(STT)를, VSS-VDD2 진폭의 전원상승 제어펄스(STT)로 진폭변환하여 MOS 트랜지스터(Qp13)의 게이트에 인가한다.

상술한 바와 같이, 전원전압(VDD1)을 전원전압(VDD2)으로 변환하는 제 1실시형태에 관한 충전펌프형 DC-DC 컨버터(10)에 있어서, VSS-VDD(1) 진폭의 제어펄스를 VSS-VDD2 진폭의 제어펄스로 진폭변환하고, 이 진폭변환 후의 제어펄스를 펌핑펄스로서 이용하여 MOS 트랜지스터(Qp11, Qn11)에 의해서 플라잉 커패시터(C11)를 구동하는 동시에, 플라잉 커패시터(C11)의 출력 측의 MOS 트랜지스터(Qn12, Qp12)를 스위칭 제어함으로써, VSS-VDD(1) 진폭의 제어펄스에서 구동제어를 행하는 경우보다도, MOS 트랜지스터(Qp11, Qn11, Qn12, Qp12)의 게이트소스간 전압이 커지는, 본 예에서는 2배가 된다.

이것에 의해, MOS 트랜지스터(Qp11, Qn11, Qn12, Qp12)의 온 저항이 내려가기 때문에, 이러한 MOS 트랜지스터의 사이즈를 작게 할 수 있고, 따라서 MOS 트랜지스터(Qp11, Qn11, Qn12, Qp12)의 형성면적을 작게 할 수 있다. 그 결과, 소면적의 회로규모로 전류능력이 큰 충전펌프회로(11)를 실현할 수 있다. 그 효과는, MOS 트랜지스터(Qp11, Qn11, Qn12, Qp12)로서 임계치(Vth)가 큰 트랜지스터, 예를 들면 박막 트랜지스터를 이용한 경우에 특히 크다.

또, 전원투입시에는, 스위치소자(14)인 MOS 트랜지스터(Qp13)에 의해서 출력라인(L13)을 VDD(1)의 전원라인(L11)에 접속하고, 출력라인(L13)으로부터 제 1의 +측 전원전압(VDD1)을 출력하도록 함으로써, 이 전원전압(VDD1)이 전원라인(L14)을 경유하여 레벨시프터(12)에도 주어지기 때문에, 상기 레벨시프터(12)가 전원상승시에도 정상으로 동작하는 것이 가능하게 되고, 안정된 상승동작이 가능하게 된다.

즉, 본래 제 2의 +측 전원전압(VDD2)에서 동작하는 레벨시프터(12)는, 전원상승시에는 상기 전원전압(VDD2)이 아직 상승하고 있지 않기 때문에 정상으로 동작할 수 없고, 충전펌프회로(11)에 대해서 제어펄스를 공급할 수 없게 된다. 이것에 대해서, 전원투입시에 출력라인(L13)을 전원라인(L11)에 접속함으로써, 레벨시프터(12)에 전원전압(VDD1)이 공급되기 때문에, 상기 레벨시프터(12)는 전원상승시에도 정상으로 동작하고, 충전펌프회로(11)에 대해서 제어펄스를 정상으로 공급할 수 있게 된다.

그런데, MOS 트랜지스터(Qp13)를 온/오프 제어하는 전원상승 제어펄스(STT)는, 출력라인(L12)의 전위의 제어를 행할 필요가 있으므로, 출력라인(L12)의 전위와 동일 레벨의 전압치를 가질 필요가 있다. 그런데, 전원상승시의 MOS 트랜지스터(Qp13)를 온 시키는 전(前) 단계에서는, 이 전압치를 충분히 확보할 수 없다. 그래서, 전원상승시에는, 저항소자(R)를 통해 로직레벨의 전원상승 제어펄스(STT)를 MOS 트랜지스터(Qp13)의 게이트에 주고, 제 2의 +측 전원전압(VDD2)이 상승한 후는 레벨시프터(151)에 의해서 레벨시프트한 전원상승 제어펄스(STT)를 MOS 트랜지스터(Qp13)의 게이트에 주어, 상기 MOS 트랜지스터(Qp13)를 스위치 제어함으로써, 안정된 상승동작이 가능하게 된다.

또한, 본 실시형태에서는, 제 1의 +측 전원전압(VDD1)을 그것보다도 큰 제 2의 +측 전원전압(VDD2)으로 변환(본 예에서는, 2배로 상승)하는 충전펌프형 DC-DC 컨버터(10)에 적용한 경우를 예로 들어서 설명했지만, 이것에 한정되는 것이 아니고, 제 1의 +측 전원전압(VDD1)을 제 2의 -측 전원전압(VSS2)(예를 들면, -2.75V)으로 변환(-1배)하는 충전펌프형 DC-DC 컨버터에도 동일하게 적용 가능하다(이하에 설명하는 제 2실시형태를 참조). 또한, 2배 혹은 -1배의 충전펌프형 DC-DC 컨버터에 한정되는 것이 아닌 것은 물론이다.

[제 2실시형태]

도 4는, 본 발명의 제 2실시형태에 관한 직류전압 변환회로, 즉 충전펌프형 DC-DC 컨버터의 구성예를 나타내는 회로도이다. 여기에서는, 일례로서, 제 1의 +측 전원전압(VDD1)이 2.75V, 제 1의 -측 전원전압(VSS1)이 0V(그라운드 레벨)에서, 제 1의 +측 전원전압(VDD1)을 5.5V(2배)의 제 2의 +측 전원전압(VDD2)에 승압하는 동시에, -2.75V(-1배)의 제 2의 -측 전원전압(VSS2)으로 변환하는 경우를 예로 들어 설명하는 것으로 한다.

도 4에서 나타내는 바와 같이, 본 실시형태에 관한 DC-DC 컨버터(20)는, 제어회로부(21), 5.5V 발생회로부(22) 및 -2.75V 발생회로부(23)의 3개의 블록으로 구성되어 있다. 제어회로부(21)는, 로직레벨인 +측 전원전압(VDD1) 및 -측 전원전압(VSS1)을 동작전원으로 하고, 리셋펄스(RST) 및 스탠바이펄스(STB)에 의거하여 2개의 전원상승 제어펄스(STT1, STT2)를 생성하는 동시에, 스탠바이펄스(STB), 마스터클록(MCK) 및 모드신호에 의거하여 펌핑펄스로 되는 제어펄스(DDC)를 생성한다.

제어회로부(21)에 있어서, 리셋펄스(RST)는 인버터(211)에서 반전되어 AND 게이트(212) 한쪽의 입력으로 된다. 스탠바이펄스(STB)는 직접 AND 게이트(212)의 다른 쪽 입력으로 된다. AND 게이트(212)는, 양 입력의 논리곱을 취한다. AND 게이트(212)의 출력펄스는, 인버터(213)에서 반전되어 전원상승 제어펄스(STT1)로 된다. 또한, 리셋펄스(RST)는 인버터(214)에서 반전되어 전원상승 제어펄스(STT2)로 된다.

제어회로부(21)에는 또한, 마스터클록(MCK)을 예를 들면 64 분주하는 64 분주기(215)와, 마스터클록(MCK)을 예를 들면 256 분주하는 256 분주기(216)가 설치되어 있다. 64 분주기(215)는, 모드신호가 고레벨(H=통상모드)일 때에 동작상태로 되어 마스터클록(MCK)을 64 분주하여 얻어지는 제어펄스(DDC)를 생성한다. 256 분주기(216)는, 모드신호가 저레벨(L=저전력모드)일 때에 동작상태로 되어 마스터클록(MCK)을 256 분주하여 얻어지는 제어펄스(DDC)를 생성한다.

이와 같이 하여 생성된 제어펄스(DDC)는, 5.5V 발생회로부(22) 및 -2.75V 발생회로부(23)에 있어서 공통으로 이용된다. 또한, 5.5V 발생회로부(22) 및 -2.75V 발생회로부(23)는, 반드시 동일한 주파스의 제어펄스(DDC)를 이용할 필요는 없고, 따로따로 주파수의 제어펄스(DDC)를 이용하도록 하여도 상관없다.

또, 여기에서는, 마스터클록(MCK)을 통상 모드에서 64 분주, 저전력모드에서 256 분주하여 얻어지는 주파수의 제어펄스(DDC)를 생성하도록 했지만, 이 주파수에 한정되는 것은 아니고, 필요한 전력능력을 확보할 수 있다면 어떠한 주파수의 제어펄스(DDC)이어도 상관없다. 또한, 2개의 전원상승 제어펄스(STT1, STT2)에 대해서는, 시스템이 다른 장소에서 생성하도록 하여도 좋다.

5.5V 발생회로부(22)는, 충전펌프회로(221), 레벨시프터(222), 버퍼(223), 스위치소자(224) 및 전원상승 제어회로(225)를 가지는 구성으로 되어 있다. 충전펌프회로(221)는, 플라잉 커패시터(C21)와, 상기 플라잉 커패시터(C21)의 일단과 VDD1 및 VSS1의 각 전원라인(L21, L22)과의 사이에 접속된 트랜지스터 쌍, 즉 PchMOS 트랜지스터(Qp21) 및 NchMOS 트랜지스터(Qn21)를 가지고 있다.

이 충전펌프회로(221)에 있어서, 플라잉 커패시터(C21)의 타단과 전원라인(L21)과의 사이에는 스위칭 트랜지스터인 NchMOS 트랜지스터(Qn22)가 접속되며, 플라잉 커패시터(C21)의 타단과 출력라인(L23)과의 사이에는 스위칭 트랜지스터인 PchMOS 트랜지스터(Qp22)가 접속되어 있다. 출력라인(L23)은, 제 2의 +측 전원전압(VDD2)을 출력하는 라인이다.

MOS 트랜지스터(Qn22)의 게이트는 다이오드(D21)의 캐소드에 접속되며, 상기 다이오드(D21)의 애노드는 전원라인(L21)에 접속되어 있다. MOS 트랜지스터(Qp22)의 게이트는 다이오드(D22)의 캐소드에 접속되며, 상기 다이오드(D22)의 애노드는 전원라인(L22)에 접속되어 있다. 출력라인(L23)과 전원라인(L22)과의 사이에는 커패시터(C24)가 접속되며, 또한, NchMOS 트랜지스터(Qn23)가 접속되어 있다. MOS 트랜지스터(Qn23)의 게이트에는, 인버터(226)를 통해 앞서 기술한 스탠바이펄스(STB)가 주어진다.

레벨시프터(222)는, 전원라인(L24)에 의해서 주어지는 제 2의 +측 전원전압(VDD2)과, -2.75V 발생회로부(23)로부터 전원라인(L25)에 의해서 주어지는 제 2의 -측 전원전압(VSS2)을 동작전원으로 하고, VSS1(0V) - VDD1(2.75V)의 진폭의 제어펄스(펌핑펄스)(DDC)를 VSS2(-2.75V) - VDD2(5.5V)의 진폭의 제어펄스로 진폭변환하는 진폭변환회로이다. 이 레벨시프터(222)에서 진폭변환된 VSS2 - VDD2 진폭의 제어펄스(DDC)는, 버퍼(223)를 통해 MOS 트랜지스터(Qp21, Qn21)의 각 게이트에 주어지는 동시에, 커패시터(C22, C23)를 통해 MOS 트랜지스터(Qn22, Qp22)의 각 게이트에 주어진다.

도 5는, 레벨시프터(222)의 구체적인 구성의 일례를 나타내는 회로도이다. 본 예에 관한 레벨시프터(222)는, VSS1 - VDD1 진폭의 제어펄스(DDC)를 먼저 VSS1 - VDD2 진폭의 제어펄스(DDC)로 진폭변환하는 회로부분(222A)과, 그 다음에 VSS1-VDD2 진폭의 제어펄스(DDC)를 VSS2-VDD2 진폭의 제어펄스(DDC)로 진폭변환하는 회로부분(222B)으로 구성되어 있다.

회로부분(222A)은, 소스가 함께 접지된 NchMOS 트랜지스터(Qn131, Qn132)를 가지고, 이러한 MOS 트랜지스터(Qn131, Qn132)의 드레인 측이 크로스 커플된 차동회로 구성으로 되어 있다. 즉, MOS 트랜지스터(Qn131, Qn132)의 각 드레인이 PchMOS 트랜지스터(Qp131, Qp132)를 통해서 VDD2의 전원라인(L24)에 접속되며, MOS 트랜지스터(Qp132, Qp132)의 각 게이트가 MOS 트랜지스터(Qn132, Qn131)의 각 드레인에 각각 접속되어 있다.

그리고, MOS 트랜지스터(Qn131)의 게이트에는 VSS1 - VDD1 진폭의 제어펄스가 인가되며, MOS 트랜지스터(Qn132)의 게이트에는 CMOS 인버터(131)에서 반전된 VSS1 - VDD1 진폭의 제어펄스가 인가되는 것으로, VSS1 - VDD1 진폭의 제어펄스가 VSS1 - VDD2의 진폭의 제어펄스로 진폭변환되어 MOS 트랜지스터(Qn132)의 드레인으로부터 도출된다. 이 VSS1 - VDD2의 진폭의 제어펄스는, CMOS 인버터가 2단 종속 접속되어 이루어지는 버퍼(132)를 경유하여 서로 역상(逆相)의 펄스로서 회로부분(222B)에 공급된다.

회로부분(222B)은, 소스가 함께 VDD2의 전원라인(L24)에 접속된 PchMOS 트랜지스터(Qp133, Qp134)를 가지고, 이러한 MOS 트랜지스터(Qp133, Qp134)의 드레인 측이 크로스 커플된 차동회로 구성으로 되어 있다. 즉, MOS 트랜지스터(Qp133, Qp134)의 각 드레인이 NchMOS 트랜지스터(Qn133, Qn134)를 통해서 VSS2의 전원라인(L25)에 접속되며, MOS 트랜지스터(Qn133, Qn134)의 각 게이트가 MOS 트랜지스터(Qp134, Qp133)의 각 드레인에 각각 접속되어 있다.

그리고, MOS 트랜지스터(Qp133, Qp134)의 각 게이트에, VSS1 - VDD2 진폭이 서로 역상의 제어펄스가 각각 인가됨으로써, VSS1 - VDD2 진폭의 제어펄스가 VSS2 - VDD2 진폭의 제어펄스로 진폭변환되어 MOS 트랜지스터(Qp134)의 드레인으로부터 도출된다. 이 VSS2 - VDD2의 진폭의 제어펄스는, CMOS 인버터가 2단 종속 접속되어 이루어지는 버퍼(133)를 경유하여 출력된다.

다시 도 4에 있어서, 버퍼(223)는, VDD2의 전원라인(L24)과, VSS2의 전원라인(L25)과의 사이에 직렬로 접속되며, 게이트가 공통으로 접속된 PchMOS 트랜지스터(Qp24) 및 NchMOS 트랜지스터(Qn24)로 이루어지는 COMS 인버터와, 전원라인(L24)과 전원라인(L25)과의 사이에 직렬로 접속되며, 게이트가 공통으로 접속된 PchMOS 트랜지스터(Qp25) 및 NchMOS 트랜지스터(Qn25)로 이루어지는 MOS 인버터와 종속 접속된 구성으로 되어 있다.

스위치소자(224)는, 전원투입시의 일정기간에 있어서 출력라인(L23)을 VDD1의 전원라인(L21)에 접속하기 위해 설치된 것이며, 전원라인(L21)과 출력라인(L23)과의 사이에 접속된 PchMOS 트랜지스터(Qp23)에 의해서 구성되어 있다. MOS 트랜지스터(Qp23)의 게이트에는, 전원투입시에 전원상승 제어회로(225)를 통해 앞서 기술한 전원상승 제어펄스(STT1)가 주어진다.

전원상승 제어회로(225)는, 전원투입시에 스위치소자(224)를 확실히 온 상태로 하고, 또한 전원전압(VDD2)이 상승한 후에 상기 스위치소자(224)를 확실히 오프 상태로 하기 위해 설치된 것이며, 전원상승 제어펄스(STT1)를 직접 MOS 트랜지스터(Qp23)의 게이트에 인가하는 저항소자(R1)와, 이 저항소자(R11)에 대해서 병렬로 접속되며, VSS1 - VDD1 진폭의 전원상승 제어펄스(STT1)를 VSS1 - VDD2 진폭의 전원상승 제어펄스(STT1)에 레벨시프트하는 레벨시프터(152)를 가지는 구성으로 되어 있다. 레벨시프터(152)로서는, 예를 들면, 도 2에 나타낸 회로구성의 것을 이용할 수 있다.

-2.75V 발생회로부(23)는, 충전펌프회로(231), 레벨시프터(232), 버퍼(233), 스위치소자(234) 및 전원상승 제어회로(235)를 가지는 구성으로 되어 있다. 충전펌프회로(231)는, 플라잉 커패시터(C31)와, 상기 플라잉 커패시터(C31)의 일단과 VDD1 및 VSS1의 각 전원라인(L21, L22)과의 사이에 접속된 트랜지스터 쌍, 즉 PchMOS 트랜지스터(Qp31) 및 NchMOS 트랜지스터(Qn31)를 가지고 있다.

이 충전펌프회로(231)에 있어서, 플라잉 커패시터(C31)의 타단과 전원라인(L22)과의 사이에는 스위칭 트랜지스터인 PchMOS 트랜지스터(Qp32)가 접속되며, 플라잉 커패시터(C31)의 타단과 출력라인(L26)과의 사이에는 스위칭 트랜지스터인 NchMOS 트랜지스터(Qn32)가 접속되어 있다. 출력라인(L26)은, 제 2의 -측 전원전압(VDD2)을 출력하는 라인이다. MOS 트랜지스터(Qp32)의 게이트는 다이오드(D31)의 애노드에 접속되며, 상기 다이오드(D31)의 캐소드는 전원라인(L22)에 접속되어 있다. MOS 트랜지스터(Qn32)의 게이트는 다이오드(D32)의 애노드에 접속되며, 상기 다이오드(D32)의 캐소드는 전원라인(L21)에 접속되어 있다. 출력라인(L26)과 전원라인(L22)과의 사이에는 커패시터(C34)가 접속되어 있다.

레벨시프터(232)는, 전원라인(L24)에 의해서 얻어지는 제 2의 +측 전원전압(VDD2)과, -2.75V 발생회로부(23)로부터 전원라인(L27)에 의해서 주어지는 제 2의 -측 전원전압(VSS2)을 동작전원으로 하고, VSS1 - VDD1 진폭의 제어펄스(DDC)를 VSS2 - VDD2의 진폭의 제어펄스로 진폭변환하는 진폭변환회로이다. 이 레벨시프터(232)로서도, 예를 들면, 도 5에 나타내는 구성의 것을 이용할 수 있다. 레벨시프터(232)에서 진폭변환된 VSS2 - VDD2 진폭의 제어펄스(DDC)는, 버퍼(233)를 통해 MOS 트랜지스터(Qp31, Qn31)의 각 게이트에 주어지는 동시에, 커패시터(C32, C33)를 통해 MOS 트랜지스터(Qp32, Qn32)의 각 게이트에 주어진다.

버퍼(233)는, VDD2의 전원라인(L24)과 VSS2의 전원라인(L27)과의 사이에 직렬로 접속되며, 게이트가 서로 공통으로 접속된 PchMOS 트랜지스터(Qp34) 및 NchMOS 트랜지스터(Qn34)로 이루어지는 CMOS 인버터와, 전원라인(L24)과 전원라인(L27)과의 사이에 직렬로 접속되며, 게이트가 서로 공통으로 접속된 PchMOS 트랜지스터(Qp35) 및 NchMOS 트랜지스터(Qn35)로 이루어지는 CMOS 인버터가 종속 접속된 구성으로 되어 있다.

스위치소자(234)는, 전원투입시의 일정기간에 있어서 출력라인(L26)을 VSS1의 전원라인(L22)에 접속하기 위해 설치된 것이며, 전원라인(L25)과 출력라인(L26)과의 사이에 접속된 NchMOS 트랜지스터(Qn33)에 의해서 구성되어 있다. MOS 트랜지스터(Qn33)의 게이트에는, 전원투입시에 전원상승 제어회로(235)를 통해 상술한 전원상승 제어펄스(STT2)가 주어진다.

전원상승 제어회로(235)는, 전원투입시에 스위치소자(234)를 확실히 온 상태로 하고, 또한 전원전압(VSS2)이 상승한 후에 상기 스위치소자(234)를 확실히 오프 상태로 하기 위해 설치된 것이며, 전원상승 제어펄스(STT2)를 직접 MOS 트랜지스터(Qp33)의 게이트에 인가하는 저항소자(R12)와, 이 저항소자(R12)에 대해서 병렬로 접속되며, VSS1 - VDD1 진폭의 전원상승 제어펄스(STT2)를 VSS2 - VDD1 진폭의 전 원상승 제어펄스(STT2)에 레벨시프트하는 레벨시프터(153)를 가지는 구성으로 되어 있다.

레벨시프터(153)로서는, 예를 들면, 도 2에 나타낸 회로구성의 것을 이용할 수 있다. 단, 도 2에 나타낸 회로구성의 레벨시프터를 레벨시프터(153)로서 이용하는 경우에는, 도 2에 있어서, VSS2를 VDD2로, VSS1을 VDD1로, VDD1을 VSS1로 각각 바꿔놓고, 또한 전체 NMOS, PMOS 트랜지스터를 역(逆)도전형의 트랜지스터로 바꿔넣을 필요가 있다.

다음에, 상기 구성의 제 2실시형태에 관한 충전펌프형 DC-DC 컨버터(20)의 전원투입시의 회로동작에 대해서, 도 6의 타이밍차트를 이용하여 설명한다.

우선, 제어회로부(21)에 있어서, 리셋펄스(RST) 및 스탠바이펄스(STB)에 의거하여 2개의 전원상승 제어펄스(STT1, STT2)가 생성되는 동시에, 스탠바이펄스(STB), 마스터클록(MCK) 및 모드신호에 의거하여 제어펄스(DDC)가 생성된다. 그리고, 제어펄스(DDC)가 펌핑펄스로서 5.5V 발생회로부(22) 및 -2.75V 발생회로부(23)에 공통으로 주어지는 동시에, 전원상승 제어펄스(STT1)가 5.5V 발생회로부(22)에, 전원상승 제어펄스(STT2)가 -2.75V 발생회로부(23)에 각각 공급된다.

시각(t21)에서의 전원투입에 의해, 우선, 전원전압(VDD1) 및 전원상승 제어펄스(STT1, STT2)가 상승한다. 그리고, 그 상승시점에서 시각(t12)까지의 일정기간(T21)에서는, 스탠바이펄스(STB)가 저레벨(그라운드 레벨)에 있고, 5.5V 발생회로부(22)의 MOS 트랜지스터(Qn23)가 온 상태로 되는 것으로, 커패시터(C24)의 전하가 방전된다 또한, 전원상승 제어펄스(STT2)가 상승하고, 상기 전원상승 제어펄스(STT2)가 저항소자(R12)를 통해 MOS 트랜지스터(Qn33)의 게이트에 인가됨으로써, 상기 MOS 트랜지스터(Qn33)가 온 상태로 되어 출력라인(L26)을 전원라인(L22)에 접속한다. 그러면, 출력라인(26)으로부터는 우선 -측 전원전압(VSS1)이 출력된다. 이 -측 전원전압(VSS1)은, 전원라인(L25, L27)을 경유하여 레벨시프터(222, 232)에도 공급된다.

시각(t22)에서 스탠바이펄스(STB)가 고레벨(VCC1)로 됨으로써, MOS 트랜지스터(Qn23)가 오프 상태로 된다. 동시에, 전원상승 제어펄스(STT1)가 일정기간(T22)의 사이만큼 저레벨이 되고, 저항소자(R11)를 통해 MOS 트랜지스터(Qp23)의 게이트에 인가됨으로써, 상기 MOS 트랜지스터(Qp23)가 온 상태로 되어 출력라인(L23)을 전원라인(L21)에 접속한다. 그러면, 출력라인(23)으로부터는 우선 +측 전원전압(VDD1)이 출력된다. 이 +측 전원전압(VDD1)은, 전원라인(L24)을 경유하여 레벨시프터(222, 232)에도 공급된다.

레벨시프터(222, 232)는, +측 전원전압(VDD1) 및 -측 전원전압(VSS1)을 전원전압으로서 동작을 개시하고, VSS1 - VDD1 진폭의 제어펄스(DDC)를, 그대로 버퍼(223, 233)를 통해 충전펌프회로(221, 231)에 준다. 제어펄스(DDC)가 주어지는 것으로, 충전펌프회로(221, 231)는 상기 제어펄스(DDC)에 따라 펌핑동작을 개시한다.

그리고, 5.5V 발생회로부(22)에 있어서, 일정기간(T22)이 경유한 시각(t23)에서 전원상승 제어펄스(STT1)가 고레벨이 되며, MOST 트랜지스터(Qp23)가 오프 상태가 되면, 충전펌프회로(221)에 의한 펌핑동작에 의해서 출력라인(L23)의 전위가 VDD1 레벨로부터 서서히 상승하고, 최종적으로 VDD2 레벨로 수렴한다. 이 전원전압(VDD2)은, 전원라인(L24)을 통해 레벨시프터(222, 232)에 공급된다.

-2.75V 발생회로부(23)에서도 마찬가지로, 시각(t23)에서 전원상승 제어펄스(STT2)가 저레벨이 되며, MOS 트랜지스터(Qn33)가 오프 상태가 되면, 충전펌프회로(231)에 의한 펌핑동작에 의해서 출력라인(L26)의 전위가 VSS1 레벨로부터 서서히 상승하고, 최종적으로 VSS2레벨로 수렴한다. 이 전원전압(VSS2)은, 전원라인(L25, L27)을 통해 레벨시프터(222, 232)에 공급된다.

이것에 의해, 레벨시프터(222)는, VSS1 - VDD1 진폭의 제어펄스(DDC)를, VSS2 - VDD2 진폭의 제어펄스(DDC)로 진폭변환하여 충전펌프회로(221)에 공급한다. 마찬가지로, 레벨시프터(232)는, VSS1 - VDD1 진폭의 제어펄스(DDC)를, VSS2 - VDD2 진폭의 제어펄스(DDC)로 진폭변환하여 충전펌프회로(231)에 공급한다.

또, 레벨시프터(152)는, VSS1 - VDD1 진폭의 전원상승 제어펄스(STT1)를, VSS1 - VDD2 진폭의 전원상승 제어펄스(STT1)로 진폭변환하여 MOS 트랜지스터(Qp23)의 게이트에 인가하고, 마찬가지로, 레벨시프터(153)는, VSS1 - VDD1 진폭의 전원상승 제어펄스(STT2)를, VSS2 - VDD1 진폭의 전원상승 제어펄스(STT2)로 진폭변환하여 MOS 트랜지스터(Qn33)의 게이트에 인가한다.

상술한 바와 같이, 전원전압(VDD1)을 전원전압(VDD2) 및 전원전압(VSS2)으로 변환하는 제 2실시형태에 관한 충전펌프형 DC-DC 컨버터(20)에 있어서도, 진폭한 제어펄스(DDC)를 펌핑펄스로서 이용하여 펌핑동작을 행하는 것으로, 제 1실시형태에 관한 충전펌프형 DC-DC 컨버터(10)의 경우와 마찬가지의 작용효과를 얻을 수 있다. 특히, -2.75V 발생회로부(23)에서 발생한 전원전압(VSS2)을 5.5V 발생회로부(22) 측의 레벨시프터(222)에 공급하는 동시에, 5.5V 발생회로부(22)에서 생성한 전원전압(VDD2)을 -2.75V 발생회로부(23)의 레벨시프터(232)에 공급하는 구성을 채용하고 있는 것으로, 보다 뛰어난 작용효과를 얻을 수 있다.

즉, 상기 구성을 채용함으로써, 충전펌프회로(221, 231)에 공급하는 제어펄스(DDC)의 진폭을 제 1실시형태의 경우보다도 더욱 크게 할 수 있다. 구체적으로는 제 1실시형태의 경우에는 VSS1 - VDD2의 진폭인 것에 대하여, 본 실시형태의 경우에는 VSS2 - VDD2의 진폭으로 되기 때문에, 제 1실시형태에 있어서의 MOS 트랜지스터(Qp11, Qn11, Qn12, Qp12)의 더욱 작은 사이즈인 MOS 트랜지스터(Qp21, Qn21, Qn22, Qp22, Qp31, Qn31, Qn32, Qp32)로 할 수 있기 때문에, 보다 소면적의 회로규모로 전류능력이 큰 충전펌프회로(20)를 실현할 수 있다.

[적용예]

상술한 각 실시형태에 관한 충전펌프형 DC-DC 컨버터(전원전압 변환회로)는, 예를 들면, 전기광학소자로서 액정셀을 이용한 화소가 행렬형으로 2차원 배치되어 이루어지는 액정표시장치에 대표되는 플랫패널형 표시장치의 전원회로로서 이용된다. 그 구성의 일례를 도 7에 나타낸다. 여기에서는, 액티브 매트릭스형 액정표시장치의 경우를 예로 들어 설명하는 것으로 한다.

도 7에 있어서, 투명절연기판, 예를 들면 유리기판(31) 상에는, 액정셀을 포함하는 화소가 행렬형으로 다수 2차원 배치되어 이루어지는 표시영역부(32)와 함께, 상하 한 쌍의 H드라이버(수평구동회로)(33U, 33D) 및 V드라이버(수직구동회로)(34)가 탑재되며, 또한 전원전압 변환회로(35)가 탑재되어 있다. 전원전압 변환회로(35)로서는, 앞서 기술한 각 실시형태에 관한 충전펌프형 DC-DC 컨버터가 이용된다. 또한, 이 전원전압회로는 투명절연기판상의 어느 장소여도 상관없지만, 외부와의 신호접속단자의 근방에 배치되는 것이 바람직하다.

유리기판(31)은, 능동소자(예를 들면, 트랜지스터)를 포함하는 다수의 화소회로가 매트릭스형으로 배치 형성되는 제 1기판과, 이 제 1기판과 소정의 간격을 가지고 대향하여 배치되는 제 2기판에 의해서 구성된다. 그리고, 이러한 제 1, 제 2기판간에 액정이 봉지됨으로써 액정패널(표시패널)이 형성된다.

도 8에, 표시영역부(32)의 구체적인 구성의 일례를 나타낸다. 여기에서는, 도면의 간략화를 위해, 3행(n-1행 ~ n+1행) 4열(m-2열 ~ m+1열)의 화소배열의 경우를 예로 들어 나타내고 있다. 도 8에 있어서, 표시영역부(32)에는, 수직주사라인…, 36n-1, 36n, 36n+1, …와, 데이터라인(신호라인)…, 37m-2, 37m-1, 37m, 37m+1, …이 매트릭스형으로 배선되며, 그들의 교차부분에 단위화소(38)가 배치되어 있다. 단위화소(38)는, 화소 트랜지스터인 박막 트랜지스터(TFT), 액정셀(LC) 및 보유용량(Cs)을 가지는 구성으로 되어 있다. 여기에서, 액정셀(LC)은, 박막 트랜지스터(TFT)로 형성되는 화소전극과 이것에 대향하여 형성되는 대향전극과의 사이에서 발생하는 용량을 의미한다.

박막 트랜지스터(TFT)는, 게이트전극이 수직주사라인…, 36n-1, 36n, 36n+1,…에 접속되며, 소스전극이 데이터라인…, 37m-2, 37m-1, 37m, 37+1, …에 접속되어 있다. 액정셀(LC)은, 화소전극이 박막 트랜지스터(TFT)의 드레인전극에 접속되며, 대향전극이 공통라인(39)에 접속되어 있다. 보유용량(Cs)은, 박막 트랜지스터(TFT)의 드레인전극과 공통라인(39)과의 사이에 접속되어 있다. 공통라인(39)에는, 소정의 직류전압이 커먼전압(Vcom)으로서 주어진다.

수직주사라인…, 36n-1, 36n, 36n+1, …의 각 일단은, 도 7에 나타내는 V드라이버(34)의 대응하는 행의 각 출력단에 각각 접속된다. V드라이버(34)는, 예를 들면 시프트레지스터에 의해서 구성되며, 수직전송클록(VCK)(도시하지 않음)에 동기하여 순차적으로 수직선택펄스를 발생하여 수직주사라인…, 36n-1, 36n, 36n+1, …에 줌으로써 수직주사를 실시한다. 한편, 표시영역부(32)에 있어서, 예를 들면, 홀수번째의 데이터라인…, 37m-1, 37m+1, …의 각 일단이 도 7에 나타내는 H드라이버(33U)의 대응하는 열의 각 출력단에, 짝수번째의 데이터라인…, 37m-2, 37m, …의 각 타단이 도 7에 나타내는 H드라이버(33D)의 대응하는 열의 각 출력단에 각각 접속된다.

상기 구성의 액티브 매트릭스형 액정표시장치에 있어서, 앞서 기술한 각 실시형태에 관한 충전펌프형 DC-DC 컨버터가 적용되는 전원전압 변환회로(35)에 대해서는, 표시영역부(32)와 동일한 유리기판(31) 상에 집적되게 되지만, 그 집적이 될 때에는, 표시영역부(32)의 각 화소 트랜지스터로서 박막 트랜지스터(TFT)를 이용하고 있으므로, 전원전압 변환회로(35)를 구성하는 트랜지스터로서도 박막 트랜지스터를 이용하고, 적어도 이러한 트랜지스터회로를 표시영역부(32)와 동일 프로세스를 이용하여 작성함으로써, 그 제조가 용이하게 되는 동시에, 저비용으로 실현할 수 있다.

또, 전원전압 변환회로(35)를 H드라이버(33U, 33D)나 V드라이버(34) 등의 주변 구동회로와 함께 유리기판(31) 상에 일체 형성하는 경우에는, 전원전압 변환회로(35)에서 발생되는 전원전압을 기판외부로 빼내는 전원출력단자(30A)와, 기판외부에 일단 빼낸 전원전압을 기판내부로 받아들여서 각 회로부로 공급하는 전원입력단자(30B)를 설치하고, 이러한 단자(30A, 30B) 사이를 기판외부에서 전기적으로 접속하도록 해 두면, 전원출력단자(30A)를 통하여 전원전압 변환회로(35) 내의 각 회로의 검사를 행할 수 있기 때문에 생산상 안성맞춤이다.

또한, 상기의 적용 예에서는, 앞서 기술한 각 실시형태에 관한 충전펌프형 DC-DC 컨버터를 전원전압 변환회로(35)로서 유리기판(31) 상에 표시영역부(32)와 일체적으로 형성하도록 했지만, 반드시 표시영역부(32)와 일체 형성할 필요는 없고, 액정표시장치의 외부회로로서 이용해도 좋고, 또 유리기판(31)과는 다른 기판상에 작성하도록 해도 좋다. 단, 표시영역부(32)와 동일한 기판상에 일체형성한 쪽이 유리한 것은, 상술한 것에서 분명하다.

또, 앞서 기술한 각 실시형태에 관한 충전펌프형 DC-DC 컨버터는, 소면적의 회로규모로 큰 전류용량을 얻을 수 있고, 특히 박막 트랜지스터와 같이, 임계치(Vth)가 큰 트랜지스터를 이용한 경우에 그 효과가 몹시 크기 때문에, 상기 DC-DC 컨버터를 전원전압 변환회로(35)로서 표시영역부(32)와 동일한 기판상에 일체 형성하는 것으로, 액정표시장치를 포함하는 세트의 저비용화, 또한 박형화, 콤팩트화에 크게 기여할 수 있다.

또, 본 발명은, 액정표시장치로의 적용에 한정되지 않고, 일렉트로루미네선스(EL)소자를 각 화소의 전기광학소자로서 이용한 EL 표시장치 등의 다른 액티브 매트릭스형 표시장치에도 마찬가지로 적용 가능하다.

또, 본 발명에 관한 표시장치는, 퍼스널컴퓨터, 워드프로세서 등의 OA기기나 텔레비전 수상기 등의 디스플레이로서 이용되는 외에, 특히 장치 본체의 소형화, 콤팩트화가 진행되고 있는 휴대전화기나 PDA 등의 휴대단말의 화면표시부로서 이용하여 아주 적합한 것이다.

도 9는, 본 발명이 적용되는 휴대단말, 예를 들면 휴대전화기 구성의 개략을 나타내는 외관도이다.

본 예에 관한 휴대전화기는, 장치케이스체(41)의 전면(前面) 측에, 스피커부(42), 화면표시부(43), 조작부(44) 및 마이크부(45)가 상부측에서부터 순서대로 배치된 구성으로 되어 있다. 이러한 구성의 휴대전화기에 있어서, 표시부(43)에는 예를 들면 액정표시장치가 이용되며, 이 액정표시장치로서, 앞서 기술한 각 실시형태에 관한 DC-DC 컨버터(전원전압 변환회로)를 탑재한 액정표시장치가 이용된다.

이와 같이, 휴대전화기나 PDA 등의 휴대단말에 있어서, 앞서 기술한 각 실시형태에 관한 DC-DC 컨버터를 탑재한 액정표시장치를 화면표시부(43)로서 이용함으로써, 이러한 전원전압 변환회로가 소면적의 회로규모로 큰 전류용량을 얻는 것이 가능하기 때문에, 휴대단말의 저소비전력화, 또한 장치본체의 소형화, 콤팩트화에 크게 기여할 수 있는 이점이 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 충전펌프형 전원전압 변환회로에 있어서, 변환 후의 전원전압을 이용하여 제어펄스를 진폭변환하고, 그 진폭변환 후의 제어펄스를 펌핑펄스로서 이용하여 커패시터를 충방전 구동함으로써, 커패시터를 충방전 구동하는 트랜지스터 쌍의 게이트소스간 전압이 커지고, 트랜지스터 쌍의 트랜지스터 사이즈를 작게 설정할 수 있기 때문에, 소면적의 회로규모로 전류능력이 큰 전원전압 변환회로를 실현할 수 있다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
전기광학소자를 포함하는 화소가 행렬형으로 2차원 배치되어 이루어지는 표시영역부와, 직류전원전압을 전압치가 다른 전원전압으로 변환하는 전원전압 변환회로를 구비하는 표시장치에 있어서,

상기 전원전압변환회로는,

제 1커패시터와, 상기 제 1커패시터를 충방전 구동하는 제 1트랜지스터 쌍을 가지며, 제 1의 +측 전원전압을 상기 +측 전원전압보다도 큰 제 2의 +측 전원전압으로 변환하는 제 1충전펌프회로와,

제 2커패시터와, 상기 제 2커패시터를 충방전 구동하는 제 2트랜지스터 쌍을 가지며, 상기 제 1의 +측 전원전압을 -측 전원전압으로 변환하는 제 2충전펌프회로와,

상기 제 1트랜지스터 쌍을 구동하는 제어펄스를, 상기 제 1충전펌프회로에서 변환된 상기 제 2의 +측 전원전압 및 상기 제 2충전펌프회로에서 변환된 상기 -측 전원전압을 이용하여 진폭변환하는 제 1진폭변환회로와,

상기 제 2트랜지스터 쌍을 구동하는 제어펄스를, 상기 제 1충전펌프회로에서 변환된 상기 제 2의 +측 전원전압 및 상기 제 2충전펌프회로에서 변환된 상기 -측 전원전압을 이용하여 진폭변환하는 제 2진폭변환회로를 갖춘 것을 특징으로 하는 표시장치.
제 14항에 있어서,

전원투입시의 일정기간에 있어서 상기 제 1, 제 2충전펌프회로의 각 출력라인을 상기 제 1의 +측 전원전압 및 상기 -측 전원전압의 각 전원라인에 접속하는 제 1, 제 2스위치소자를 가지는 것을 특징으로 하는 표시장치.
제 15항에 있어서,

전원투입시에 주어지는 제어펄스를 상기 제 1스위치소자의 게이트에 인가하는 제 1저항소자와,

상기 제 1저항소자에 대하여 병렬로 접속되며, 상기 제 1충전펌프회로에서 변환된 상기 제 2의 +측 전원전압을 이용하여 상기 제어펄스를 레벨시프트하는 제 1레벨시프트회로와,

전원투입시에 주어지는 제어펄스를 상기 제 2스위치소자의 게이트에 인가하는 제 2저항소자와,

상기 제 2저항소자에 대하여 병렬로 접속되며, 상기 제 2충전펌프회로에서 변환된 상기 -측 전원전압을 이용하여 상기 제어펄스를 레벨시프트하는 제 2레벨시프트회로를 가지는 것을 특징으로 하는 표시장치.
제 14항에 있어서,

상기 전원전압 변환회로는, 상기 표시영역부와 동일한 투명절연기판상에 형성되어 있는 것을 특징으로 하는 표시장치.
제 17항에 있어서,

상기 전원전압 변환회로로부터 출력되는 전원전압을 기판외부로 빼내는 전원출력단자와, 상기 전원출력단자로부터 출력되는 전원전압을 기판내부로 받아들이는 전원입력단자를 가지며, 상기 전원출력단자와 상기 전원입력단자를 기판외부에서 전기적으로 접속하는 것을 특징으로 하는 표시장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제