CN118038788A - 一种显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，显示面板包括像素电路和发光元件；像素电路包括驱动模块、复位模块和自举模块；驱动模块用于选择性向发光元件提供驱动电流；驱动模块包括驱动晶体管；复位模块包括第一复位晶体管；自举模块包括第一自举电容；第一复位晶体管的第一极接收第一固定信号；第一复位晶体管的第二极与第一自举电容的第一极板电连接；第一自举电容的第二极板与驱动晶体管的栅极电连接于第一节点；像素电路的工作过程包括复位阶段；在复位阶段，第一复位晶体管导通，第一自举电容根据第一固定信号，拉低或抬高第一节点的电位。采用上述技术方案，有利于降低功耗，提高显示效果。

Description

一种显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

显示面板被广泛应用于智能手机、平板个人电脑、汽车导航仪等电子设备，成为人们生活、工作等不可或缺的设备。随着显示技术的发展，人们对显示面板的显示质量的要求越来越高。

通常显示面板的像素电路设置有复位模块，可以对像素电路中的节点进行复位，提高节点电位的准确性，从而提高显示面板的显示效果。但是，在复位过程中会产生较大的电流，产生较大的功耗。

发明内容

本发明提供了一种显示面板和显示装置，以降低复位过程中的功耗。

根据本发明的一方面，提供了一种显示面板，包括：像素电路和发光元件；

像素电路包括驱动模块、复位模块和自举模块；

驱动模块用于选择性向发光元件提供驱动电流；

驱动模块包括驱动晶体管；复位模块包括第一复位晶体管；自举模块包括第一自举电容；第一复位晶体管的第一极接收第一固定信号；第一复位晶体管的第二极与第一自举电容的第一极板电连接；第一自举电容的第二极板与驱动晶体管的栅极电连接于第一节点；

像素电路的工作过程包括复位阶段；在复位阶段，第一复位晶体管导通，第一自举电容根据第一固定信号，拉低或抬高第一节点的电位。

根据本发明的另一方面，提供了一种显示装置，显示装置包括上述显示面板。

本发明的技术方案，通过在第一复位晶体管和第一节点之间设置自举模块的第一自举电容，可以在复位阶段，利用第一自举电容的自举作用，使得第一节点的电位快速发生变化，减小第一节点与第一固定信号之间的压差，从而减小流经第一复位晶体管的电流，无需通过较大的电流即可快速给第一节点充电，使得第一节点快速复位为所需要的电位，有利于降低功耗；另外，利用第一自举电容的电容特性，可以在第一节点复位后，隔绝电流，有利于低功耗，且无需持续的电流给第一节点充电，仍能够维持第一节点的电位，从而能够提高像素电路的可靠性，进而在将该像素电路应用于显示面板时，能够提高显示面板的显示效果。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中一种像素电路的电路结构示意图；

图2是本发明实施例提供的一种显示面板的结构示意图；

图3是本发明实施例提供的一种像素电路的电路结构示意图；

图4是本发明实施例提供的另一种像素电路的电路结构示意图；

图5是本发明实施例提供的又一种像素电路的电路结构示意图；

图6是本发明实施例提供的又一种像素电路的电路结构示意图；

图7是本发明实施例提供的又一种像素电路的电路结构示意图；

图8是本发明实施例提供的又一种像素电路的电路结构示意图；

图9是本发明实施例提供的又一种像素电路的电路结构示意图；

图10是本发明实施例提供的又一种像素电路的电路结构示意图；

图11是本发明实施例提供的一种像素电路的时序示意图；

图12是本发明实施例提供的又一种像素电路的时序示意图；

图13是本发明实施例提供的又一种像素电路的电路结构示意图；

图14是本发明实施例提供的又一种像素电路的电路结构示意图；

图15是本发明实施例提供的又一种像素电路的时序示意图；

图16是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1是现有技术中一种像素电路的电路结构示意图，参考图1，像素电路01与发光元件LED电连接，且像素电路01包括第一发光控制晶体管M1、第一复位晶体管M4、补偿晶体管M5、第二发光控制晶体管M6、第二复位晶体管M7、写入晶体管M2、驱动晶体管M3和存储电容Cst。第一复位晶体管M4的第一极接收第一复位信号Vref1，第一复位晶体管M4的第二极与驱动晶体管M3的栅极电连接于第一节点N1，第一复位晶体管M4能够对第一节点N1进行复位。第二复位晶体管M7的第一极接收第二复位信号Vref2，第二复位晶体管M7的第二极与发光元件LED的阳极电连接于第四节点N4，第二复位晶体管M7能够对第四节点N4进行复位。

在第一扫描信号Scan1控制第一复位晶体管M4导通时，第一复位晶体管M4能够对第一节点N1进行复位，在该复位阶段，第一复位晶体管M4的第一极和第二极之间压差致使两者之间形成电流，产生功耗，且将第一复位信号Vref1的电位复位至第一节点N1的时间较长，导致产生的功耗较大，这将不利于显示面板的低功耗。同理，在第一扫描信号Scan1或第二扫描信号Scan2控制第二复位晶体管M7导通时，第二复位晶体管M7能够对第四节点N4进行复位，在该复位阶段，第二复位晶体管M7的第一极和第二极之间的压差致使两者之间形成电流，产生功耗，且将第二复位信号Vref2的电位复位至第四节点N4的时间较长，导致产生的功耗较大，也不利于显示面板的低功耗。

为解决上述技术问题，本发明实施例提供一种显示面板，包括：像素电路和发光元件；像素电路包括驱动模块、复位模块和自举模块；驱动模块用于选择性向发光元件提供驱动电流；驱动模块包括驱动晶体管；复位模块包括第一复位晶体管；自举模块包括第一自举电容；第一复位晶体管的第一极接收第一固定信号；第一复位晶体管的第二极与第一自举电容的第一极板电连接；第一自举电容的第二极板与驱动晶体管的栅极电连接于第一节点；像素电路的工作过程包括复位阶段；在复位阶段，第一复位晶体管导通，第一自举电容根据第一固定信号，拉低或抬高第一节点的电位。

采用上述技术方案，通过在第一复位晶体管和第一节点之间设置自举模块的第一自举电容，可以在复位阶段，利用第一自举电容的自举作用，使得第一节点的电位快速发生变化，减小第一节点与第一固定信号之间的压差，从而减小流经第一复位晶体管的电流，无需通过较大的电流即可快速给第一节点充电，使得第一节点快速复位为所需要的电位，有利于降低功耗；另外，利用第一自举电容的电容特性，可以在第一节点复位后，隔绝电流，有利于低功耗，且无需持续的电流给第一节点充电，仍能够维持第一节点的电位，从而能够提高像素电路的可靠性，进而在将该像素电路应用于显示面板时，能够提高显示面板的显示效果。

以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

图2是本发明实施例提供的一种显示面板的结构示意图，参考图2，显示面板02包括位于显示区AA的多个像素单元P，像素单元P包括像素电路10和发光元件LED，像素电路10用于将数据信号转换为驱动电流，并在发光元件LED的发光阶段向发光元件LED提供驱动电流。

图3是本发明实施例提供的一种像素电路的电路结构示意图，参考图3，像素电路10包括驱动模块101、复位模块102和自举模块103，驱动模块101用于选择性向发光元件LED提供驱动电流。驱动模块101包括驱动晶体管M3，复位模块102包括第一复位晶体管M4，自举模块103包括第一自举电容C1。第一复位晶体管M4的第一极接收第一固定信号V1，第一复位晶体管M4的第二极与第一自举电容C1的第一极板电连接，第一自举电容C1的第二极板与驱动晶体管M3的栅极电连接于第一节点N1。像素电路10的工作过程包括复位阶段t1，在复位阶段t1，第一复位晶体管M4导通，第一自举电容C1根据第一固定信号V1，拉低或抬高第一节点N1的电位。

具体的，第一复位晶体管M4通过第一自举电容C1与第一节点N1电连接，在复位阶段t1，第一复位晶体管M4可以在其栅极接收的第一扫描信号Scan1的控制下导通，第一固定信号V1的电位由第一复位晶体管M4传输至第一自举电容C1的第一极板，第一自举电容C1的第一极板的电位发生变化，利用第一自举电容C1两端电位不能发生突变的特性，带动其第二极板的电位发生变化，使得第一节点N1的电位趋向于第一固定信号V1的电位，快速发生变化。

通过在第一复位晶体管M4和第一节点N1之间设置自举模块103的第一自举电容C1，一方面，可以加快复位第一节点N1，减小第一节点N1与第一固定信号V1之间的压差，从而减小流经第一复位晶体管M4的电流，同时，还可以缩短将第一节点N1复位至所需要的电位的时间，有利于降低复位过程中的功耗。

另一方面，通过在第一复位晶体管M4和第一节点N1之间设置自举模块103的第一自举电容C1，可以在第一节点N1复位后，隔绝第一复位晶体管M4和第一节点N1之间的电流，使得第一复位晶体管M4的沟道电流几乎为零，有利于进一步降低功耗；同时，利用第一自举电容C1可以存储第一节点N1的电位，无需持续的电流给第一节点N1充电，仍能够维持第一节点N1的电位稳定，从而确保像素电路10的可靠性，提高显示面板02的显示效果。

在一可选的实施例中，继续参考图3，像素电路10还包括写入模块104。写入模块104包括写入晶体管M2，写入晶体管M2的第一极接收数据信号Data，写入晶体管M2的第二极与第一节点N1电连接。其中，第一固定信号V1的电位为驱动晶体管M3的非使能电位。

具体的，参考图3，像素电路10的工作过程包括复位阶段t1和写入阶段t2，在复位阶段t1，第一复位晶体管M4导通，通过自举模块103的第一自举电容C1，可以将第一节点N1快速复位，致使驱动晶体管M3关断，清除第一节点N1在上一驱动周期中写入、残留的数据信号Data。在写入阶段t2，写入晶体管M2导通，可以将该驱动周期的数据信号Data写入第一节点N1，从而控制驱动晶体管M3向发光元件LED提供的驱动电流的大小，实现发光元件LED的亮度调节。

在另一可选的实施例中，图4是本发明实施例提供的另一种像素电路的电路结构示意图，参考图4，像素电路10还包括写入模块104和补偿模块15。写入模块104包括写入晶体管M2，补偿模块15包括补偿晶体管M5，写入晶体管M2的第一极接收数据信号Data，写入晶体管M2的第二极与驱动晶体管M3的第一极电连接于第二节点N2，补偿晶体管M5的第一极与驱动晶体管M3的第二极电连接于第三节点N3，补偿晶体管M5的第二极与第一节点N1电连接。其中，第一固定信号V1的电位为驱动晶体管M3的使能电位。

具体的，参考图4，像素电路10的工作过程包括复位阶段t1和写入阶段t2，在复位阶段t1，第一复位晶体管M4导通，通过自举模块103的第一自举电容C1，可以将第一节点N1快速复位，致使驱动晶体管M3完全导通，清除第一节点N1在上一驱动周期中写入、残留的数据信号Data，同时为后续的写入阶段，数据信号Data写入第一节点做准备。在写入阶段t2，写入晶体管M2和补偿晶体管M5导通，通过写入晶体管M2、驱动晶体管M3和补偿晶体管M5，第一节点N1充电，直至驱动晶体管M3关断，从而将补偿后的数据信号Data写入至第一节点N1，以控制驱动晶体管M3向发光元件LED提供的驱动电流的大小，实现发光元件LED的亮度调节。

如此，无论写入模块104的写入晶体管M2如何连接，均能够通过设置第一复位晶体管M4通过第一自举电容C1与第一节点N1电连接，以实现对第一节点N1的快速复位，使得驱动晶体管M3的栅极在写入数据信号Data之前，能够清除上一驱动周期中写入、残留的数据信号Data；同时，在复位阶段t1，能够有利于像素电路10在复位过程的低功耗，从而在将像素电路10应用于显示面板02时，有利于显示面板02的低功耗。

需要说明的是，第一扫描信号Scan1的有效脉冲和第二扫描信号Scan2的有效脉冲能够控制像素电路10中晶体管导通，有效脉冲可以为高电平的脉冲信号或低电平的脉冲信号，对于晶体管为P型晶体管的情况，使能电位为低电平，非使能电平为高电平，有效脉冲可以为低电平的脉冲信号；而对于晶体管为N型晶体管的情况，使能电位为高电平，非使能电平为低电平，有效脉冲可以为高电平的脉冲信号。为便于描述，除特殊说明外，本发明实施例均以晶体管为P型晶体管，有效脉冲为低电平的脉冲信号为例，对本发明实施例的技术方案进行示例性的说明。

可选的，参考图3和图4，像素电路10还包括存储模块106。存储模块106包括存储电容Cst，存储电容Cst的第一极板接收第一电源信号PVDD，存储电容Cst的第二极板与第一节点N1电连接；其中，第一自举电容C1的容值大于存储电容Cst的容值。

具体的，在第一节点N1写入数据信号Data后，存储电容Cst能够存储电荷，维持第一节点N1的电位稳定。将第一自举电容C1的容值设置的较大，在第一复位晶体管M4导通时，第一自举电容C1能够克服存储电容Cst对第一节点N1的电位维持作用，实现对第一节点N1的快速复位，如此，可以确保有效降低功耗。

可选的，图5是本发明实施例提供的又一种像素电路的电路结构示意图，图6是本发明实施例提供的又一种像素电路的电路结构示意图，参考图5和图6，自举模块103还包括第一自举晶体管M8,第一自举晶体管M8的第一极接收第二固定信号V2，第一自举晶体管M8的第二极与第一自举电容C1的第一极板电连接。像素电路10的工作过程还包括写入阶段t2，在写入阶段t2，写入晶体管M2导通，数据信号Data写入第一节点N1；在写入阶段t2，第一自举晶体管M8也导通，第一自举电容C1根据第二固定信号V2，抬高或拉低第一节点N1的电位。其中，第一固定信号V1的电位为驱动晶体管M3的非使能电位，第二固定信号V2的电位为驱动晶体管M3的使能电位；或者，第一固定信号V1的电位为驱动晶体管M3的使能电位，第二固定信号V2的电位为驱动晶体管M3的非使能电位。

示例性的，参考图5，像素电路10包括写入晶体管M2，写入晶体管M2的第一极接收数据信号Data，写入晶体管M2的第二极与第一节点N1电连接，此时，第一固定信号V1的电位为驱动晶体管M3的非使能电位，第二固定信号V2的电位为驱动晶体管M3的使能电位。在写入阶段t2，写入晶体管M2和第一自举晶体管M8导通，在写入晶体管M2将数据信号Data写入第一节点N1的同时，第一自举晶体管M8将第二固定信号V2写入第一自举电容C1的第一极板，利用第一自举电容C1两端电位不能发生突变的特性，带动其第二极板的电位发生变化，使得第一节点N1的电位趋向于第二固定信号V2的电位，快速发生变化，可以加快第一节点N1向数据信号Data的方向跳变，减小写入阶段t2流经写入晶体管M2的电流和第一节点N1的充电时间，有利于降低功耗。

同理，参考图6，像素电路10包括写入晶体管M2和补偿晶体管M5，此时，第一固定信号V1的电位为驱动晶体管M3的使能电位，第二固定信号V2的电位为驱动晶体管M3的非使能电位。在写入阶段t2，写入晶体管M2、补偿晶体管M5和第一自举晶体管M8导通，在写入晶体管M2将数据信号Data写入第一节点N1的同时，第一自举晶体管M8将第二固定信号V2写入第一自举电容C1的第一极板，利用第一自举电容C1两端电位不能发生突变的特性，带动其第二极板的电位发生变化，使得第一节点N1的电位趋向于第二固定信号V2的电位，快速发生变化，可以加快第一节点N1向数据信号Data的方向跳变，减小写入阶段t2流经写入晶体管M2的电流和第一节点N1的充电时间，有利于降低功耗。

可选的，在第二固定信号V2的电位为驱动晶体管M3的使能电位时，第一自举晶体管M8的沟道类型与驱动晶体管M3的沟道类型相同，如图5所示；或者，在第二固定信号V2的电位为驱动晶体管M3的非使能电位时，第一自举晶体管M8的沟道类型与驱动晶体管M3的沟道类型不同，如图7所示。

示例性的，以驱动晶体管M3为P型晶体管为例，驱动晶体管M3的使能电位为低电平，驱动晶体管M3的非使能电位为高电平。参考图5，写入晶体管M2的第二极与驱动晶体管M3的栅极电连接于第一节点N1时，第一固定信号V1的电位为高电平，第二固定信号V2的电位为低电平，此时，第一自举晶体管M8为P型晶体管，第一自举晶体管M8的使能电位也为低电平。在写入阶段t2，第一节点N1被拉低，在该阶段，第一自举晶体管M8的栅极接收的第三扫描信号ScanP为低电平，第一自举晶体管M8的寄生电容可以影响第一自举晶体管M8的第二极的电位偏低，即影响第一自举电容C1的第一极板变低，受第一自举电容C1的特性影响，可以带动第一自举电容C1的第二极板的电位拉低，有利于加快第一节点N1的电位变化，有利于降低功耗，以避免第一自举晶体管M8的寄生电容对第一节点N1造成电位偏高的影响，延缓第一节点N1的电位变化，增加功耗。

参考图7，写入晶体管M2的第二极与驱动晶体管M3的第一极电连接于第二节点N2时，第一固定信号V1的电位为低电平，第二固定信号V2的电位为高电平，此时，第一自举晶体管M8为N型晶体管，第一自举晶体管M8的使能电位为高电平。在写入阶段t2，第一节点N1被抬高，在该阶段，第一自举晶体管M8的栅极接收的第三扫描信号ScanP为高电平，第一自举晶体管M8的寄生电容可以影响第一自举晶体管M8的第二极的电位偏高，即影响第一自举电容C1的第一极板变高，受第一自举电容C1的特性影响，可以带动第一自举电容C1的第二极板的电位抬高，有利于加快第一节点N1的电位变化，有利于降低功耗，以避免第一自举晶体管M8的寄生电容对第一节点N1造成电位偏低的影响，延缓第一节点N1的电位变化，增加功耗。

在一可选的实施例中，在写入晶体管M2的第二极与驱动晶体管M3的栅极电连接于第一节点N1时，写入晶体管M2的沟道类型与驱动晶体管M3的沟道类型相同，如图5所示；或者，在写入晶体管M2的第二极与驱动晶体管M3的第一极电连接于第二节点N2时，写入晶体管M2的沟道类型与驱动晶体管M3的沟道类型不同，如图8所示。

示例性的，以驱动晶体管M3为P型晶体管为例，驱动晶体管M3的使能电位为低电平，驱动晶体管M3的非使能电位为高电平。参考图5，写入晶体管M2的第二极与驱动晶体管M3的栅极电连接于第一节点N1时，写入晶体管M2为P型晶体管，写入晶体管M2的使能电位也为低电平。在写入阶段t2，第一节点N1被拉低，在该阶段，写入晶体管M2的栅极接收的第二扫描信号Scan2为低电平，写入晶体管M2的寄生电容可以影响写入晶体管M2的第二极的电位偏低，即影响第一节点N1的电位拉低，在第一自举电容C1的作用下，有利于加快第一节点N1的电位变化，有利于降低功耗，以避免写入晶体管M2的寄生电容对第一节点N1造成电位偏高的影响，延缓第一节点N1的电位变化，增加功耗。

参考图8，写入晶体管M2的第二极与驱动晶体管M3的第一极电连接于第二节点N2时，写入晶体管M2为N型晶体管，写入晶体管M2的使能电位为高电平。在写入阶段t2，第一节点N1被抬高，在该阶段，写入晶体管M2的栅极接收的第二扫描信号Scan2为高电平，写入晶体管M2的寄生电容可以影响写入晶体管M2的第二极的电位偏高，即影响第一节点N1的电位偏高，在第一自举电容C1的作用下，有利于加快第一节点N1的电位变化，降低功耗，以避免写入晶体管M2的寄生电容对第一节点N1造成电位偏低的影响，延缓第一节点N1的电位变化，增加功耗。

可选的，参考图9和图10，像素电路10还包括发光控制模块107，发光控制模块107用于在导通时，控制驱动晶体管M3向发光元件LED提供驱动电流。像素电路10还包括发光阶段t3，在发光阶段t3，发光控制模块107导通，第一自举晶体管M8也导通。

示例性的，发光控制模块107包括第一发光控制晶体管M1和第二发光控制晶体管M6，第一发光控制晶体管M1的第一极接收第一电源信号PVDD，第一发光控制晶体管M1的第二极与驱动晶体管M3的第一极电连接，第二发光控制晶体管M6的第一极与驱动晶体管M3的第二极电连接，第二发光控制晶体管M6的第二极与发光元件LED的阳极电连接，发光元件LED的阴极接收第二电源信号PVEE。

具体的，在发光阶段t3，第一发光控制晶体管M1、驱动晶体管M3和第二发光控制晶体管M6均导通，驱动晶体管M3向发光元件LED提供驱动电流，其中，驱动电流的大小与第一节点N1的电位有关，第一自举电容C1也能够存储电荷，通过在发光阶段t3设置第一自举晶体管M8导通，使得第一自举电容C1的第一极板能够接收第一固定信号V1，有利于维持第一节点N1的电位稳定，提高显示效果。

可选的，图11是本发明实施例提供的一种像素电路的时序示意图，参考图9、图10和图11，第一复位晶体管M4的栅极接收第一扫描信号Scan1，写入晶体管M2的栅极接收第二扫描信号Scan2，第一自举晶体管M8的栅极接收第三扫描信号ScanP。在像素电路10的一个驱动周期F0中，第一扫描信号Scan1包括第一有效脉冲S1，第二扫描信号Scan2包括第二有效脉冲S2，第三扫描信号ScanP包括第三有效脉冲S3。其中，第三有效脉冲S3的有效时间与第一有效脉冲S1的有效时间不交叠，第三有效脉冲S3的有效时间与第二有效脉冲S2的有效时间交叠。

示例性的，以像素电路10中的晶体管均为P型晶体管为例，有效脉冲为低电平的脉冲信号。第一有效脉冲S1位于复位阶段t1，在该阶段，第一复位晶体管M4导通，写入晶体管M2和第一自举晶体管M8均关断，第一节点N1复位。第二有效脉冲S2位于写入阶段t2，在该阶段，第一复位晶体管M4关断，写入晶体管M2和第一自举晶体管M8均导通，第一节点N1写入数据信号Data。第三有效脉冲S3的有效时间与第二有效脉冲S2的有效时间交叠，能够确保在写入晶体管M2将数据信号Data写入至第一节点N1时，第一自举晶体管M8能够导通，一方面，第一自举电容C1可以在数据信号Data的写入初期，加快第一节点N1的电位变化，降低功耗，另一方面，第一自举电容C1可以数据信号Data写入第一节点N1后，存储电荷，有利于维持第一节点N1的电位稳定。

进一步的，第三有效脉冲S3的有效时间第二有效脉冲S2的起始时刻交叠，以确保第一自举电容C1能够加快第一节点N1的电位变化，降低功耗。

在上述实施例的基础上，图12是本发明实施例提供的又一种像素电路的时序示意图，参考图9、图10和图12，像素电路10还包括发光控制模块107，发光控制模块107用于在导通时，控制驱动晶体管M3向发光元件LED提供驱动电流。发光控制模块107包括发光控制晶体管(M1、M6)，发光控制晶体管(M1、M6)的栅极接收发光控制信号Emit。在像素电路的一个驱动周期F0中，发光控制信号Emit包括第四有效脉冲S4。其中，第三有效脉冲S3的有效时间与第四有效脉冲S4的有效时间交叠。

示例性的，以像素电路10中的晶体管均为P型晶体管为例，有效脉冲为低电平的脉冲信号。第四有效脉冲S4位于发光阶段t3，在该阶段，第一节点N1已经写入数据信号Data，发光控制晶体管(M1、M6)和驱动晶体管M3均导通，驱动晶体管M3向发光元件LED提供驱动电流，第一节点N1的电位可以控制驱动电流的大小。通过设置第三有效脉冲S3的有效时间与第四有效脉冲S4的有效时间交叠，在驱动晶体管M3向发光元件LED提供驱动电流时，第一自举晶体管M8导通，使得第一自举电容C1的第一极板能够接收第一固定信号V1，有利于维持第一节点N1的电位稳定，提高显示效果。

进一步的，第三有效脉冲S3的有效时间覆盖第二有效脉冲S2的终止时刻和第四有效脉冲S4的起始时刻。如此，可在第一节点N1的数据信号Data写入结束之前，以及发光控制晶体管(M1、M6)导通之前，控制第一自举晶体管M8导通，在第一自举晶体管M8导通引起第一节点N1的电位波动后，写入晶体管M2能够对电位波动后的第一节点N1重新写入数据信号Data，有利于第一节点N1的电位准确性，提高显示效果。

可选的，图13是本发明实施例提供的又一种像素电路的电路结构示意图，参考图13，像素电路10与发光元件LED电连接于第四节点N4。复位模块102还包括第二复位晶体管M7，自举模块103还包括第二自举电容C2，第二复位晶体管M7的第一极接收第三固定信号V3，第二复位晶体管M7的第二极与第二自举电容C2的第一极板电连接，第二自举电容C2的第二极板与第四节点N4电连接。在复位阶段t1，第二复位晶体管M7导通，第二自举电容C2根据第三固定信号V3，拉低第四节点N4的电位。

具体的，第二复位晶体管M7通过第二自举电容C2与第四节点N4电连接，在复位阶段t1，第二复位晶体管M7导通，第三固定信号V3的电位由第二复位晶体管M7传输至第二自举电容C2的第一极板，第二自举电容C2的第一极板的电位发生变化，利用第二自举电容C2两端电位不能发生突变的特性，带动其第二极板的电位发生变化，使得第四节点N4的电位趋向于第三固定信号V3的电位，快速发生变化。一方面，可以加快复位第四节点N4，减小第四节点N4与第三固定信号V3之间的压差，从而减小流经第二复位晶体管M7的电流，同时，还可以缩短将第四节点N4复位至所需要的电位的时间，有利于降低复位过程中的功耗；另一方面，第一自举电容C1可以在第四节点N4复位后，隔绝第二复位晶体管M7和第四节点N4之间的电流，使得第二复位晶体管M7的沟道电流几乎为零，有利于进一步降低功耗，同时，利用第一自举电容C1可以存储第一节点N1的电位，无需持续的电流给第四节点N4充电，仍能够维持第四节点N4的电位稳定，从而确保像素电路10的可靠性，提高显示面板02的显示效果。

示例性的，以发光元件LED的阳极与像素电路10电连接于第四节点N4为例，此时，第三固定信号V3的电位为低电平，例如可以为负电平。第二复位晶体管M7导通时，第一自举电容C1的第一极板的电位为负电平，带动第一自举电容C1的第二极板拉低，使得第四节点N4的电位迅速拉低。

需要说明的是，图13仅是示例性的示出了写入晶体管M2的第二极与驱动晶体管M3的第一极电连接于第二节点N2的情况，但不限于此，在其他实施方式中，写入晶体管M2的第二极也可以与驱动晶体管M3的栅极电连接于第一节点N1。

在其他可行的实施方式中，第二复位晶体管M7可以在写入阶段t2导通，例如第二复位晶体管M7可以与写入晶体管M2同时导通，在两者的沟道类型相同时，第二复位晶体管M7的栅极和写入晶体管M2栅极可接收相同的扫描信号。

在其他可行的实施方式中，发光元件LED的阴极与像素电路10电连接于第四节点N4(图中未示出)，在第二复位晶体管M7导通时，第二自举电容C2根据第三固定信号V3，迅速抬高第四节点N4的电位。

在上述实施例的基础上，图14是本发明实施例提供的又一种像素电路的电路结构示意图，参考图14，自举模块103还包括第二自举晶体管M9,第二自举晶体管M9的第一极接收第四固定信号V4，第二自举晶体管M9的第二极与第二自举电容C2的第一极板电连接。像素电路10的工作过程还包括发光阶段t3，在发光阶段t3，驱动晶体管M3向发光元件LED提供驱动电流，第二自举晶体管M9导通，第二自举电容C2根据第四固定信号V4，抬高第四节点N4的电位。其中，第四固定信号V4的电位高于第三固定信号V3的电位。

示例性的，以发光元件LED的阳极与像素电路10电连接于第四节点N4为例，此时，第三固定信号V3的电位为低电平，第四固定信号V4的电位为高电平。在发光阶段t3，第二自举晶体管M9导通时，第二自举晶体管M9将第四固定信号V4写入第二自举电容C2的第一极板，利用第二自举电容C2两端电位不能发生突变的特性，带动其第二极板的电位发生变化，使得第四节点N2的电位快速抬高，有利于降低功耗。

在其他可行的实施方式中，发光元件LED的阴极与像素电路10电连接于第四节点N4(图中未示出)，在第二自举晶体管M9导通时，第二自举电容C2根据第四固定信号V4，迅速拉低第四节点N4的电位，此时，第四固定信号V4的电位低于第三固定信号V3的电位。

进一步的，继续参考图14，第二自举晶体管M9的沟道类型为N型。

示例性的，以发光元件LED的阳极与像素电路10电连接于第四节点N4为例。在发光阶段t3，第四节点N4被抬高，在该阶段，第二自举晶体管M9的栅极接收的第六扫描信号ScanP’为高电平，第二自举晶体管M9的寄生电容可以影响第二自举晶体管M9的第二极的电位偏高，在第二自举电容C2的作用下，有利于加快第四节点N4的电位变化，降低功耗，以避免第二自举晶体管M9的寄生电容影响第四节点N4向相反的方向波动，延缓第四节点N4的电位变化，增加功耗。

进一步的，继续参考图14，第二复位晶体管M7的沟道类型为P型。

示例性的，以发光元件LED的阳极与像素电路10电连接于第四节点N4为例。在第二复位晶体管M7导通时，第四节点N4被拉低，在该阶段，在第二复位晶体管M7的栅极接收的第五扫描信号为低电平，在第二复位晶体管M7的寄生电容可以影响在第二复位晶体管M7的第二极的电位偏低，在第二自举电容C2的作用下，有利于加快第四节点N4的电位变化，降低功耗，以避免在第二复位晶体管M7的寄生电容影响第四节点N4向相反的方向波动，延缓第四节点N4的电位变化，增加功耗。

在一可选的实施方式中，第五扫描信号可复用第一扫描信号Scan1和/或第二扫描信号Scan2。

在上述实施例的基础上，图15是本发明实施例提供的又一种像素电路的时序示意图，参考图14和图15，像素电路10还包括发光控制模块107，发光控制模块107用于在导通时，控制驱动晶体管M3向发光元件LED提供驱动电流。发光控制模块107包括发光控制晶体管(M1、M6)，发光控制晶体管(M1、M6)的栅极接收发光控制信号Emit，第二复位晶体管M7的栅极接收第五扫描信号，第二自举晶体管M9的栅极接收第六扫描信号ScanP’。在像素电路的一个驱动周期F0中，发光控制信号Emit包括第四有效脉冲S4，第五扫描信号包括第五有效脉冲S5，第六扫描信号ScanP’包括第六有效脉冲S6。其中，第六有效脉冲S6的有效时间与第四有效脉冲S4的有效时间交叠，第六有效脉冲S6的有效时间与第五有效脉冲S5的有效时间不交叠。

示例性的，第五扫描信号复用第一扫描信号Scan1和/或第二扫描信号Scan2，以像素电路10中的晶体管均为P型晶体管为例，有效脉冲为低电平的脉冲信号。第四有效脉冲S4位于发光阶段t3，在该阶段，第四节点N4已经完成复位，第六扫描信号ScanP’的第六有效脉冲S6控制第二自举晶体管M9导通，使得第二自举晶体管M9将第四固定信号V4写入第二自举电容C2的第一极板，利用第二自举电容C2两端电位不能发生突变的特性，带动其第二极板的电位发生变化，使得第四节点N2的电位快速抬高，有利于降低功耗。

进一步的，第六有效脉冲S6的有效时间覆盖第四有效脉冲S4的起始时刻。如此，可在发光控制晶体管(M1、M6)导通之前，控制第二自举晶体管M9导通，确保发光控制晶体管(M1、M6)导通时，自举模块可有效加快第四节点N4的电位抬高，有利于降低功耗。

基于同一发明构思，本发明实施例还提供一种显示装置，图16是本发明实施例提供的一种显示装置的结构示意图，如图16，该显示装置03包括本发明任一实施例提供的显示面板02。本发明实施例提供的显示装置03可以为图16所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种显示面板，其特征在于，包括：像素电路和发光元件；

所述像素电路包括驱动模块、复位模块和自举模块；

所述驱动模块用于选择性向所述发光元件提供驱动电流；

所述驱动模块包括驱动晶体管；所述复位模块包括第一复位晶体管；所述自举模块包括第一自举电容；所述第一复位晶体管的第一极接收第一固定信号；所述第一复位晶体管的第二极与所述第一自举电容的第一极板电连接；所述第一自举电容的第二极板与所述驱动晶体管的栅极电连接于第一节点；

所述像素电路的工作过程包括复位阶段；在所述复位阶段，所述第一复位晶体管导通，所述第一自举电容根据所述第一固定信号，拉低或抬高所述第一节点的电位。

2.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括写入模块；

所述写入模块包括写入晶体管；所述写入晶体管的第一极接收数据信号；所述写入晶体管的第二极与所述第一节点电连接；

其中，所述第一固定信号的电位为所述驱动晶体管的非使能电位。

3.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括写入模块和补偿模块；

所述写入模块包括写入晶体管；所述补偿模块包括补偿晶体管；所述写入晶体管的第一极接收数据信号；所述写入晶体管的第二极与所述驱动晶体管的第一极电连接于第二节点；所述补偿晶体管的第一极与所述驱动晶体管的第二极电连接于第三节点；所述补偿晶体管的第二极与所述第一节点电连接；

其中，所述第一固定信号的电位为所述驱动晶体管的使能电位。

4.根据权利要求2或3所述的显示面板，其特征在于，所述自举模块还包括第一自举晶体管；

所述第一自举晶体管的第一极接收第二固定信号；所述第一自举晶体管的第二极与所述第一自举电容的第一极板电连接；

所述像素电路的工作过程还包括写入阶段；在所述写入阶段，所述写入晶体管导通，所述数据信号写入所述第一节点；在所述写入阶段，所述第一自举晶体管也导通，所述第一自举电容根据所述第二固定信号，抬高或拉低所述第一节点的电位；

其中，所述第一固定信号的电位为所述驱动晶体管的非使能电位，所述第二固定信号的电位为所述驱动晶体管的使能电位；或者，所述第一固定信号的电位为所述驱动晶体管的使能电位，所述第二固定信号的电位为所述驱动晶体管的非使能电位。

5.根据权利要求4所述的显示面板，其特征在于，在所述第二固定信号的电位为所述驱动晶体管的使能电位时，所述第一自举晶体管的沟道类型与所述驱动晶体管的沟道类型相同；

或者，在所述第二固定信号的电位为所述驱动晶体管的非使能电位时，所述第一自举晶体管的沟道类型与所述驱动晶体管的沟道类型不同。

6.根据权利要求4所述的显示面板，其特征在于，所述像素电路还包括发光控制模块；所述发光控制模块用于在导通时，控制所述驱动晶体管向所述发光元件提供驱动电流；

所述像素电路还包括发光阶段；在所述发光阶段，所述发光控制模块导通，所述第一自举晶体管也导通。

7.根据权利要求4所述的显示面板，其特征在于，所述第一复位晶体管的栅极接收第一扫描信号；所述写入晶体管的栅极接收第二扫描信号；所述第一自举晶体管的栅极接收第三扫描信号；

在所述像素电路的一个驱动周期中，所述第一扫描信号包括第一有效脉冲，所述第二扫描信号包括第二有效脉冲，所述第三扫描信号包括第三有效脉冲；

其中，所述第三有效脉冲的有效时间与所述第一有效脉冲的有效时间不交叠；所述第三有效脉冲的有效时间与所述第二有效脉冲的有效时间交叠。

8.根据权利要求7所述的显示面板，其特征在于，所述像素电路还包括发光控制模块；所述发光控制模块用于在导通时，控制所述驱动晶体管向所述发光元件提供驱动电流；

所述发光控制模块包括发光控制晶体管，所述发光控制晶体管的栅极接收发光控制信号；

在所述像素电路的一个驱动周期中，所述发光控制信号包括第四有效脉冲；

其中，所述第三有效脉冲的有效时间与所述第四有效脉冲的有效时间交叠。

9.根据权利要求1所述的显示面板，其特征在于，所述像素电路与所述发光元件电连接于第四节点；

所述复位模块还包括第二复位晶体管；所述自举模块还包括第二自举电容；所述第二复位晶体管的第一极接收第三固定信号；所述第二复位晶体管的第二极与所述第二自举电容的第一极板电连接；所述第二自举电容的第二极板与所述第四节点电连接；

在所述复位阶段，所述第二复位晶体管导通，所述第二自举电容根据所述第三固定信号，拉低所述第四节点的电位。

10.根据权利要求9所述的显示面板，其特征在于，所述自举模块还包括第二自举晶体管；

所述第二自举晶体管的第一极接收第四固定信号；所述第二自举晶体管的第二极与所述第二自举电容的第一极板电连接；

所述像素电路的工作过程还包括发光阶段；在所述发光阶段，所述驱动晶体管向所述发光元件提供驱动电流，所述第二自举晶体管导通，所述第二自举电容根据所述第四固定信号，抬高所述第四节点的电位；

其中，所述第四固定信号的电位高于所述第三固定信号的电位。

11.根据权利要求10所述的显示面板，其特征在于，所述第二自举晶体管沟道类型为N型。

12.根据权利要求10所述的显示面板，其特征在于，所述像素电路还包括发光控制模块；所述发光控制模块用于在导通时，控制所述驱动晶体管向所述发光元件提供驱动电流；

所述发光控制模块包括发光控制晶体管，所述发光控制晶体管的栅极接收发光控制信号；所述第二复位晶体管的栅极接收第五扫描信号；所述第二自举晶体管的栅极接收第六扫描信号；

在所述像素电路的一个驱动周期中，所述发光控制信号包括第四有效脉冲，所述第五扫描信号包括第五有效脉冲，所述第六扫描信号包括第六有效脉冲；

其中，所述第六有效脉冲的有效时间与所述第四有效脉冲的有效时间交叠；所述第六有效脉冲的有效时间与所述第五有效脉冲的有效时间不交叠。

13.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括存储模块；

所述存储模块包括存储电容；所述存储电容的第一极板接收第一电源信号，所述存储电容的第二极板与所述第一节点电连接；

其中，所述第一自举电容的容值大于所述存储电容的容值。

14.一种显示装置，其特征在于，所述显示装置包括权利要求1-13任一项所述的显示面板。