CN114999401A - 像素驱动电路及其驱动方法、显示面板 - Google Patents

Abstract

本申请提供一种像素驱动电路及其驱动方法、显示面板，涉及显示技术领域。本申请的像素驱动电路包括：第一复位模块、数据写入模块、电压补偿模块、驱动模块、发光控制模块、存储模块和发光模块，该电压补偿模块可以在复位阶段和数据写入阶段，将第一电源信号线提供的第一电源电压写入存储模块的第一端，从而使得在发光阶段，对作用在像素驱动电路中的第二电源电压进行补偿，使得流经发光模块的驱动电流与第二电源电压无关，而与第一电源电压相关；并且，由于第一电源信号线提供的第一电源电压在传输过程中的压降较小，因此，可改善因第二电源电压的压降导致的不同像素驱动电路输出的驱动电流不同，从而提高显示面板的显示均一性。

Description

像素驱动电路及其驱动方法、显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板。

背景技术

随着显示技术的不断发展，有机发光二极管(organic light-emitting diode，OLED)显示面板，由于其具有的自发光、高响应速度、高对比度、可柔性化等特点，逐渐成为行业发展的趋势。

目前，显示面板包括每个子像素对应的像素驱动电路，该像素驱动电路可以包括电源信号线、驱动模块和发光模块，在发光阶段，电源信号线提供的电源电压可作用于驱动模块，使得驱动模块输出驱动电流，以驱动发光模块发光。

但是，电源信号线提供的电源电压在传输过程中会存在较大的压降(IR drop)，使得提供给显示面板不同位置处的像素驱动电路的电源电压的差异较大，导致不同像素驱动电路输出的驱动电流不同，从而影响显示面板的显示均一性。

发明内容

鉴于上述问题，本申请实施例提供一种像素驱动电路及其驱动方法、显示面板，以降低提供给显示面板不同位置处的像素驱动电路的电源电压的差异性，从而提高显示面板的显示均一性。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例的第一方面提供一种像素驱动电路，该像素驱动电路包括：第一复位模块、数据写入模块、电压补偿模块、驱动模块、发光控制模块、存储模块和发光模块；第一复位模块用于在复位阶段对驱动模块的控制端进行复位；数据写入模块用于在数据写入阶段，向驱动模块的控制端写入数据电压；电压补偿模块的第一端与第一电源信号线电连接，电压补偿模块的第二端与存储模块的第一端电连接，电压补偿模块的控制端与第一控制信号线电连接，电压补偿模块用于在复位阶段和数据写入阶段，将第一电源信号线提供的第一电源电压写入存储模块的第一端；存储模块的第二端与驱动模块的控制端电连接，用于维持驱动模块的控制端的电压；发光控制模块的第一端与存储模块的第一端电连接，发光控制模块的第二端与第二电源信号线电连接，发光控制模块的第三端与发光模块的第一端电连接，发光控制模块用于在发光阶段，将第二电源信号线提供的第二电源电压写入存储模块的第一端，并控制驱动模块来驱动发光模块发光。

这样，通过在像素驱动电路中增加电压补偿模块，该电压补偿模块可以在复位阶段和数据写入阶段，将第一电源信号线提供的第一电源电压写入存储模块的第一端，从而使得在发光阶段，对作用在像素驱动电路中的第二电源电压进行补偿，使得流经发光模块的驱动电流与第二电源电压无关，而与第一电源电压相关。并且，由于第一电源信号线只需对存储模块进行充电，而无需提供像素驱动电路的驱动电流，使得第一电源信号线提供的第一电源电压在传输过程中的压降较小，降低提供给显示面板不同位置处的像素驱动电路的电源电压的差异性，以改善因第二电源电压的压降导致的不同像素驱动电路输出的驱动电流不同，从而提高显示面板的显示均一性。

在一种可以实现的实施方式中，第一复位模块的第一端与参考信号线电连接，第一复位模块的第二端与驱动模块的控制端电连接，第一复位模块的控制端与第一扫描信号线电连接；可选地，数据写入模块的第一端与数据线电连接，数据写入模块的第二端与驱动模块电连接，数据写入模块的控制端与第二扫描信号线电连接；其中，第二扫描信号线与第一控制信号线为两条不同的信号线。

在一种可以实现的实施方式中，电压补偿模块包括电压补偿晶体管；电压补偿晶体管的栅极与第一控制信号线电连接，电压补偿晶体管的第一极与第一电源信号线电连接，电压补偿晶体管的第二极与存储模块的第一端电连接。

在一种可以实现的实施方式中，发光控制模块包括第一发光控制单元，第一发光控制单元的第一端与第二电源信号线电连接，第一发光控制单元的第二端与存储模块的第一端电连接，第一发光控制单元的控制端与第二控制信号线电连接；第一发光控制单元用于在发光阶段，将第二电源信号线提供的第二电源电压写入存储模块的第一端；可选地，第一发光控制单元包括第一发光控制晶体管；第一发光控制晶体管的栅极与第二控制信号线电连接，第一发光控制晶体管的第一极与第二电源信号线电连接，第一发光控制晶体管的第二极与存储模块的第一端电连接；可选地，发光控制模块还包括第二发光控制单元，第二发光控制单元的第一端与第二电源信号线电连接，第二发光控制单元的第二端与发光模块的第一端电连接，第二发光控制单元用于在发光阶段，控制驱动模块来驱动发光模块发光；可选地，第二发光控制单元包括第二发光控制晶体管和第三发光控制晶体管；第二发光控制晶体管的栅极与第二控制信号线电连接，第二发光控制晶体管的第一极与第二电源信号线电连接，第二发光控制晶体管的第二极与驱动模块的第一端电连接；第三发光控制晶体管的栅极与第二控制信号线电连接，第三发光控制晶体管的第一极与驱动模块的第二端电连接，第三发光控制晶体管的第二极与发光模块的第一端电连接。

在一种可以实现的实施方式中，驱动模块包括驱动晶体管；第一复位模块包括第一复位晶体管；第一复位晶体管的栅极与第一扫描信号线电连接，第一复位晶体管的第一极与参考信号线电连接，第一复位晶体管的第二极与驱动晶体管的栅极电连接；数据写入模块包括数据写入晶体管；数据写入晶体管的栅极与第二扫描信号线电连接，数据写入晶体管的第一极与数据线电连接，数据写入晶体管的第二极与驱动晶体管电连接；存储模块包括存储电容；存储电容的第一极板与电压补偿模块的第二端电连接，存储电容的第二极板与驱动晶体管的栅极电连接；发光模块包括发光器件；发光器件的第一极与发光控制模块电连接，发光器件的第二极与第三电源信号线电连接。

在一种可以实现的实施方式中，电压补偿模块包括的晶体管和发光控制模块包括的晶体管均为N型晶体管或均为P型晶体管；发光控制模块的控制端与第二控制信号线电连接，第一控制信号线和第二控制信号线为两条不同的信号线，且第一控制信号线提供的第一控制信号与第二控制信号线提供的第二控制信号的电平相反。

在一种可以实现的实施方式中，电压补偿模块包括的晶体管和发光控制模块包括的晶体管中的一者为N型晶体管，另一者为P型晶体管；发光控制模块的控制端与第二控制信号线电连接，第二控制信号线与第一控制信号线为同一条信号线。

在一种可以实现的实施方式中，像素驱动电路还包括阈值补偿模块，阈值补偿模块的第一端与驱动模块的第二端电连接，阈值补偿模块的第二端与驱动模块的控制端电连接，阈值补偿模块的控制端与第二扫描信号线电连接；阈值补偿模块用于在数据写入阶段，将驱动模块的阈值电压写入驱动模块的控制端；可选地，阈值补偿模块包括阈值补偿晶体管；阈值补偿晶体管的栅极与第二扫描信号线电连接，阈值补偿晶体管的第一极与驱动模块的第二端电连接，阈值补偿晶体管的第二极与驱动模块的控制端电连接；可选地，像素驱动电路还包括第二复位模块，第二复位模块的第一端与参考信号线电连接，第二复位模块的第二端与发光模块的第一端电连接，第二复位模块的控制端与第三扫描信号线电连接；第二复位模块用于在复位阶段，通过参考信号线提供的参考电压对发光模块的第一端进行复位；可选地，第二复位模块包括第二复位晶体管；第二复位晶体管的栅极与第三扫描信号线电连接，第二复位晶体管的第一极与参考信号线电连接，第二复位晶体管的第二极与发光模块的第一端电连接。这样，当像素驱动电路中设置阈值补偿模块时，可使得流经发光模块的驱动电流与驱动模块的阈值电压无关，以防止驱动模块的阈值电压漂移而导致输入至发光模块的驱动电流不稳定，从而进一步提高显示面板的显示均一性；并且，当像素驱动电路中设置第二复位模块时，第二复位模块可在复位阶段对发光模块的第一端进行复位，从而防止上一帧画面显示时发光模块的第一端残留的电荷，对这一帧的画面显示造成影响。

本申请实施例的第二方面提供一种驱动方法，应用于驱动上述的像素驱动电路，该驱动方法包括：在复位阶段，第一复位模块对驱动模块的控制端进行复位，并且电压补偿模块将第一电源电压写入存储模块的第一端；在数据写入阶段，数据写入模块向驱动模块的控制端写入数据电压，并且电压补偿模块继续将第一电源电压写入存储模块的第一端；在发光阶段，发光控制模块将第二电源电压写入存储模块的第一端，并控制驱动模块来驱动发光模块发光。

本申请实施例的第三方面提供一种显示面板，包括上述的像素驱动电路。

第二方面和第三方面各可能的实现方式，效果与第一方面以及第一方面的可能的设计中的效果类似，在此不再赘述。

本申请的构造以及它的其他目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术提供的一种像素驱动电路的电路图；

图2为图1所示的像素驱动电路对应的时序图；

图3为本申请实施例提供的一种像素驱动电路的结构示意图；

图4为本申请实施例提供的一种像素驱动电路的电路图；

图5为图4所示的像素驱动电路对应的驱动时序图；

图6为本申请实施例提供的另一种像素驱动电路的结构示意图；

图7为本申请实施例提供的另一种像素驱动电路的电路图；

图8为图7所示的像素驱动电路对应的时序图；

图9为本申请实施例提供的再一种像素驱动电路的电路图。

具体实施方式

正如背景技术部分的说明，像素驱动电路可以包括电源信号线、驱动模块和发光模块，在发光阶段，电源信号线提供的电源电压可作用于驱动模块，使得驱动模块输出驱动电流，以驱动发光模块发光。但是，电源信号线提供的电源电压在传输过程中会存在较大的压降(IR drop)，导致不同像素驱动电路输出的驱动电流不同，从而影响显示面板的显示均一性。

下面以像素驱动电路为如图1所示的电路为例来说明上述技术问题。

如图1所示，该像素驱动电路包括驱动晶体管M1、数据写入晶体管M2、阈值补偿晶体管M3、第一复位晶体管M4、第二发光控制晶体管M5、第三发光控制晶体管M6、第二复位晶体管M7、存储电容Cst和发光器件EL。

其中，数据写入晶体管M2的栅极与第二扫描信号线Scan2电连接，数据写入晶体管M2的第一极与数据线Data电连接，数据写入晶体管M2的第二极与驱动晶体管M1的第一极电连接。

阈值补偿晶体管M3的栅极与第二扫描信号线Scan2电连接，阈值补偿晶体管M3的第一极与驱动晶体管M1的第二极电连接，阈值补偿晶体管M3的第二极与驱动晶体管M1的栅极和存储电容Cst的第二极板电连接。

第一复位晶体管M4的栅极与第一扫描信号线Scan1电连接，第一复位晶体管M4的第一极与参考信号线REF电连接，第一复位晶体管M4的第二极与驱动晶体管M1的栅极和存储电容Cst的第二极板电连接。

第二复位晶体管M7的栅极与第三扫描信号线Scan3电连接，第二复位晶体管M7的第一极与参考信号线REF电连接，第二复位晶体管M7的第二极与发光器件EL的第一极电连接。

第二发光控制晶体管M5的栅极与第二控制信号线EM电连接，第二发光控制晶体管M5的第一极与第二电源信号线VDD1电连接，第二发光控制晶体管M5的第二极与驱动晶体管M1的第一极电连接。

第三发光控制晶体管M6的栅极与第二控制信号线EM电连接，第三发光控制晶体管M6的第一极与驱动晶体管M1的第二极电连接，第三发光控制晶体管M6的第二极与发光器件EL的第一极电连接。

存储电容Cst的第二极板与驱动晶体管M1的栅极电连接，存储电容Cst的第一极板与第二电源信号线VDD1电连接；发光器件EL的第二极与第三电源信号线VSS电连接。

在一些实施例中，驱动晶体管M1、数据写入晶体管M2、阈值补偿晶体管M3、第一复位晶体管M4、第二发光控制晶体管M5、第三发光控制晶体管M6和第二复位晶体管M7均为P型晶体管。这时，图1所示的像素驱动电路可采用图2所示的时序图进行驱动。

如图2所示，在复位阶段t11，第一扫描信号线Scan1输入的第一扫描信号为低电平，使得第一复位晶体管M4导通，则参考信号线REF输入的参考信号通过第一复位晶体管M4传输至驱动晶体管M1的栅极，对驱动晶体管M1的栅极进行复位；并且，在复位阶段t11，第三扫描信号线Scan3输入的第三扫描信号也为低电平，使得第二复位晶体管M7导通，则参考信号线REF输入的参考信号还会通过第二复位晶体管M7传输至发光器件EL的第一极，对发光器件EL的第一极进行复位。

另外，在复位阶段t11，第二扫描信号线Scan2输入的第二扫描信号为高电平，使得数据写入晶体管M2和阈值补偿晶体管M3均处于截止状态；第二控制信号线EM输入的第二控制信号也为高电平，使得第二发光控制晶体管M5和第三发光控制晶体管M6均处于截止状态。

在数据写入阶段t12，第二扫描信号线Scan2输入的第二扫描信号为低电平，使得数据写入晶体管M2和阈值补偿晶体管M3均导通，则数据线Data输入的数据电压通过数据写入晶体管M2传输至驱动晶体管M1的第一极，并依次通过驱动晶体管M1和阈值补偿晶体管M3写入驱动晶体管M1的栅极，随着数据电压的写入，驱动晶体管M1的栅极电压逐渐升高，直到驱动晶体管M1的栅极电压升高至Vdata+Vth。Vdata指的是数据线Data输入的数据电压，Vth指的是驱动晶体管M1的阈值电压。

另外，在数据写入阶段t12，第一扫描信号线Scan1输入的第一扫描信号为高电平，使得第一复位晶体管M4处于截止状态；第三扫描信号线Scan3输入的第三扫描信号也为高电平，使得第二复位晶体管M7也处于截止状态；第二控制信号线EM输入的第二控制信号也为高电平，使得第二发光控制晶体管M5和第三发光控制晶体管M6均处于截止状态。

在发光阶段t13，第二控制信号线EM输入的第二控制信号为低电平，使得第二发光控制晶体管M5和第三发光控制晶体管M6导通，则通过第二发光控制晶体管M5、驱动晶体管M1和第三发光控制晶体管M6，向发光器件EL的第一极提供驱动电流I＝K(Vgs-Vth)²＝K(Vdata+Vth-Vdd1-Vth)²＝K(Vdata-Vdd1)²。

其中，K为与工艺和设计相关的参数，一旦驱动晶体管M1的尺寸和工艺确定后，参数K就可确定，Vgs为驱动晶体管M1的栅极与源极的电压差，Vdd1为第二电源信号线VDD1提供的第二电源电压。

可以看出，输入至发光器件EL的驱动电流的大小，与第二电源信号线VDD1提供的第二电源电压Vdd1和数据电压Vdata有关，而与驱动晶体管M1的阈值电压无关。因此，可通过设置阈值补偿晶体管M3来对驱动晶体管M1的阈值电压进行内部补偿，以防止驱动晶体管M1的阈值电压漂移而导致输入至发光器件EL的驱动电流不稳定。

另外，在发光阶段t13，第一扫描信号线Scan1输入的第一扫描信号为高电平，使得第一复位晶体管M4处于截止状态；第三扫描信号线Scan3输入的第三扫描信号也为高电平，使得第二复位晶体管M7也处于截止状态；第二扫描信号线Scan2输入的第二扫描信号为高电平，使得数据写入晶体管M2和阈值补偿晶体管M3均处于截止状态。

但是，由于第二电源信号线VDD1本身具有一定的走线电阻，并且，第二电源信号线VDD1提供的第二电源电压Vdd1，具有同时提供像素驱动电路的驱动电流以及流经发光器件EL的电流的作用，因此，第二电源电压Vdd1产生的电流比较大。这样，第二电源信号线VDD1提供的第二电源电压Vdd1在传输过程中会存在较大的压降，使得提供给显示面板不同位置处的像素驱动电路的电源电压的差异较大，导致不同像素驱动电路输出的驱动电流不同，从而导致显示面板的显示均一性较差。并且，随着显示面板的尺寸增大，同样亮度情况下，第二电源电压产生的电流会进一步增大，从而导致显示面板的显示均一性进一步恶化。

针对上述技术问题，本申请实施例提供了一种像素驱动电路及其驱动方法、显示面板，通过在像素驱动电路中增加电压补偿模块，该电压补偿模块可以在复位阶段和数据写入阶段，将第一电源信号线提供的第一电源电压写入存储模块的第一端，从而使得在发光阶段，对作用在像素驱动电路中的第二电源电压进行补偿，使得流经发光模块的驱动电流与第二电源电压无关，而与第一电源电压相关。并且，由于第一电源信号线只需对存储模块进行充电，而无需提供像素驱动电路的驱动电流，使得第一电源信号线提供的第一电源电压在传输过程中的压降较小，降低提供给显示面板不同位置处的像素驱动电路的电源电压的差异性，以改善因第二电源电压的压降导致的不同像素驱动电路输出的驱动电流不同，从而提高显示面板的显示均一性。

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请的优选实施例中的附图，对本申请实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本申请一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图3为本申请实施例提供一种像素驱动电路的结构示意图。参照图3所示，像素驱动电路包括第一复位模块31、数据写入模块32、电压补偿模块33、驱动模块34、发光控制模块35、存储模块36和发光模块37。

第一复位模块31用于在复位阶段对驱动模块34的控制端进行复位。

数据写入模块32用于在数据写入阶段，向驱动模块34的控制端写入数据电压。

电压补偿模块33的第一端与第一电源信号线VDD2电连接，电压补偿模块33的第二端与存储模块36的第一端电连接，电压补偿模块33的控制端与第一控制信号线EMB电连接，电压补偿模块33用于在复位阶段和数据写入阶段，将第一电源信号线VDD2提供的第一电源电压写入存储模块36的第一端。

存储模块36的第二端与驱动模块34的控制端电连接，用于维持驱动模块34的控制端的电压。

发光控制模块35的第一端与存储模块36的第一端电连接，发光控制模块35的第二端与第二电源信号线VDD1电连接，发光控制模块36的第三端与发光模块37的第一端电连接，发光控制模块35用于在发光阶段，将第二电源信号线VDD1提供的第二电源电压写入存储模块36的第一端，并控制驱动模块34来驱动发光模块37发光。

具体的，第一复位模块31的控制端与第一扫描信号线Scan1电连接，第一复位模块31的第一端与参考信号线REF电连接，第一复位模块31的第二端与驱动模块34的控制端电连接。数据写入模块32的控制端与第二扫描信号线Scan2电连接，数据写入模块32的第一端与数据线Data电连接，数据写入模块32的第二端与驱动模块34电连接。发光控制模块35的控制端与第二控制信号线EM电连接。

其中，第二扫描信号线Scan2与第一控制信号线EMB为两条不同的信号线。

在一些实施例中，若在像素驱动电路中不设置阈值补偿模块时，数据写入模块32的第二端可以直接与驱动模块34的控制端电连接。

在显示面板显示每一帧画面时，每个像素驱动电路需要经过三个阶段，分别为复位阶段、数据写入阶段和发光阶段。

在复位阶段，第一复位模块31对驱动模块34的控制端进行复位，并且电压补偿模块33将第一电源电压Vdd2写入存储模块36的第一端。在数据写入阶段，数据写入模块32向驱动模块34的控制端写入数据电压，并且电压补偿模块33继续将第一电源电压Vdd2写入存储模块36的第一端。在发光阶段，发光控制模块35将第二电源电压Vdd1写入存储模块36的第一端，并控制驱动模块34来驱动发光模块37发光。

具体的，在复位阶段，第一扫描信号线Scan1输入的第一扫描信号为有效信号，使得第一复位模块31在第一扫描信号的作用下导通，则参考信号线REF提供的参考电压Vref通过第一复位模块31传输至驱动模块34的控制端，对驱动模块34的控制端进行复位，从而防止上一帧画面显示时驱动模块34的控制端残留的电荷，对这一帧的画面显示造成影响。由于存储模块36的第二端与驱动模块34的控制端电连接，因此，在复位阶段，存储模块36的第二端的电压为参考电压Vref。

并且，在复位阶段，第一控制信号线EMB输入的第一控制信号为有效信号，使得电压补偿模块33在第一控制信号的作用下导通，则第一电源信号线VDD2提供的第一电源电压Vdd2通过电压补偿模块33写入存储模块36的第一端。因此，在复位阶段，存储模块36的第一端的电压为第一电源电压Vdd2。

此外，在复位阶段，第二扫描信号线Scan2输入的第二扫描信号为无效信号，使得数据写入模块32处于截止状态；在复位阶段，第二控制信号线EM输入的第二控制信号也为无效信号，使得发光控制模块35也处于截止状态。

在数据写入阶段，第二扫描信号线Scan2输入的第二扫描信号为有效信号，使得数据写入模块32在第二扫描信号的作用下导通，则数据线Data提供的数据电压Vdata通过数据写入模块32传输至驱动模块34的控制端，实现向驱动模块34的控制端写入数据线Data提供的数据电压Vdata。

一些实施例中，若在像素驱动电路中不设置阈值补偿模块时，在数据写入阶段，数据写入模块32可直接将数据电压Vdata写入驱动模块34的控制端，使得存储模块36的第二端的电压为数据电压Vdata。

并且，在数据写入阶段，第一控制信号线EMB输入的第一控制信号依旧为有效信号，使得电压补偿模块33在第一控制信号的作用下导通，则第一电源信号线VDD2提供的第一电源电压Vdd2通过电压补偿模块33写入存储模块36的第一端。因此，在数据写入阶段，存储模块36的第一端的电压依旧维持在第一电源电压Vdd2。

因此，第一控制信号线EMB提供有效电平的时间段包括：从复位阶段的开始时间到数据写入阶段的结束时间之间的时间段，其中，第一控制信号线EMB提供的有效电平为使电压补偿模块33导通的电平。

此外，在数据写入阶段，第一扫描信号线Scan1输入的第一扫描信号为无效信号，使得第一复位模块31处于截止状态；在数据写入阶段，第二控制信号线EM输入的第二控制信号也为无效信号，使得发光控制模块35也处于截止状态。

在发光阶段，第二控制信号线EM输入的第二控制信号为有效信号，使得发光控制模块35在第二控制信号的作用下导通，则第二电源信号线VDD1提供的第二电源电压Vdd1通过发光控制模块35写入存储模块36的第一端。因此，在发光阶段，存储模块36的第一端的电压为第二电源电压Vdd1。

假设ΔV＝Vdd1-Vdd2，基于存储模块36的耦合作用，在发光阶段，可使得存储模块36的第二端的电压为Vdata+ΔV。并且，在发光阶段，发光控制模块35在第二控制信号的作用下导通，由于驱动模块34此时也处于导通状态，则发光控制模块35还可控制驱动模块34来驱动发光模块37发光。具体的，驱动模块34在驱动发光模块37发光时的驱动电流I＝K(Vgs-Vth)²＝K(Vdata+ΔV-Vdd1-Vth)²＝K(Vdata-Vdd2-Vth)²。

此外，在发光阶段，第一扫描信号线Scan1输入的第一扫描信号为无效信号，使得第一复位模块31处于截止状态；在发光阶段，第二扫描信号线Scan2输入的第二扫描信号也为无效信号，使得数据写入模块32也处于截止状态；在发光阶段，第一控制信号线EMB输入的第一控制信号为无效信号，使得电压补偿模块33处于截止状态。

因此，可以看出，在发光阶段，流经发光模块37的驱动电流与第一电源电压Vdd2相关，而与第二电源电压Vdd1无关，从而实现对第二电源电压Vdd1进行补偿。并且，由于第一电源信号线VDD2提供的第一电源电压Vdd2只需对存储模块36进行充电，而无需提供像素驱动电路的驱动电流，使得第一电源信号线VDD2提供的第一电源电压Vdd2在传输过程中的压降较小，降低提供给显示面板不同位置处的像素驱动电路的第一电源电压Vdd2的差异性，以改善因第二电源电压Vdd1的压降导致不同像素驱动电路输出的驱动电流不同，从而提高显示面板的显示均一性。

需要说明的是，第一电源信号线VDD2本身也存在一定的走线电阻，但是，由于第一电源信号线VDD2提供的第一电源电压Vdd2只需对存储模块36进行充电，而不参与对像素驱动电路的驱动，因此，第一电源电压Vdd2产生的电流远小于第二电源电压Vdd1产生的电流，进而使得第一电源电压Vdd2的压降也远小于第二电源电压Vdd1的压降。

在本申请实施例中，第一电源信号线VDD2和第二电源信号线VDD1均与驱动芯片电连接，且每条第一电源信号线VDD2和每条第二电源信号线VDD1均与同一列像素驱动电路电连接。并且，驱动芯片向第一电源信号线VDD2输入的第一电源电压Vdd2，与驱动芯片向第二电源信号线VDD1输入的第二电源电压Vdd1相等，例如，驱动芯片向第一电源信号线VDD2提供的第一电源电压Vdd2，以及驱动芯片向第二电源信号线VDD1提供的第二电源电压Vdd1均为4.6V。

但是，由于第一电源电压Vdd2的压降远小于第二电源电压Vdd1的压降，因此，在同一像素驱动电路中，第一电源信号线VDD2提供的第一电源电压Vdd2，会大于第二电源信号线VDD1输入的第二电源电压Vdd1。

并且，由于在复位阶段和数据写入阶段，电压补偿模块33均处于导通状态，使得存储模块36的第一端的电压维持在第一电源电压Vdd2，即在复位阶段和数据写入阶段，通过电压补偿模块33使得存储模块36的第一端的电压固定，可进一步改善显示面板的显示均一性。

而若在复位阶段，控制电压补偿模块33处于截止状态时，使得此时存储模块36的第一端的电压不固定的场景下。由于上一帧画面显示时驱动模块34的控制端可能会残留一定的电荷，若存储模块36的第一端的电压不固定时，在第一复位模块31向驱动模块34的控制端(即存储模块36的第二端)写入参考电压Vref时，基于存储模块36的耦合作用，残留的电荷会使得存储模块36的第一端的电压发生跳变，即存储模块36的第一端增加一定的跳变电压。相应的，在数据写入阶段，电压补偿模块33在向存储模块36的第一端写入第一电源电压Vdd2时，存储模块36的第一端在复位阶段产生的跳变电压也会因为存储模块36的耦合作用，使得存储模块36的第二端增加该跳变电压。也就是说，在数据写入阶段，存储模块36的第二端和驱动模块34的控制端的电压，不仅与数据电压Vdata有关，还与上一帧画面显示时驱动模块34的控制端残留的电荷引起的跳变电压有关。

当不同像素驱动电路在上一帧画面显示时驱动模块34的控制端残留的电荷不同时，产生的跳变电压也不同；并且，该跳变电压也会导致传输至发光器件EL的驱动电流不同，从而影响发光模块37的发光亮度不同。也就是说，若在复位阶段控制电压补偿模块33处于截止状态时，会影响显示面板的显示均一性。

因此，本申请实施例在复位阶段，也控制电压补偿模块33处于导通状态，使得在复位阶段，存储模块36的第一端不会增加跳变电压，相应的，在数据写入阶段，存储模块36的第二端和驱动模块34的控制端也不会产生该跳变电压，从而可进一步改善显示面板的显示均一性。

在一些实施例中，如图3所示，发光控制模块35包括第一发光控制单元351和第二发光控制单元352。第一发光控制单元351的第一端和第二发光控制单元352的第一端为发光控制模块35的第二端，第一发光控制单元351的第二端为发光控制模块35的第一端，第二发光控制单元352的第二端为发光控制模块35的第三端。

因此，第一发光控制单元351的第一端与第二电源信号线VDD1电连接，第一发光控制单元351的第二端与存储模块36的第一端电连接，第一发光控制单元351的控制端与第二控制信号线EM电连接；第一发光控制单元351用于在发光阶段，将第二电源信号线VDD1提供的第二电源电压Vdd1写入存储模块36的第一端。

第二发光控制单元352的第一端与第二电源信号线VDD1电连接，第二发光控制单元352的第二端与发光模块37的第一端电连接，第二发光控制单元352的控制端与第二控制信号线EM电连接；第二发光控制单元352用于在发光阶段，控制驱动模块34来驱动发光模块37发光。

一种可选的实施方式中，如图4所示，第一复位模块31包括第一复位晶体管M4，数据写入模块32包括数据写入晶体管M2，电压补偿模块33包括电压补偿晶体管M9，驱动模块34包括驱动晶体管M1，第一发光控制单元351包括第一发光控制晶体管M8，第二发光控制单元352包括第二发光控制晶体管M5和第三发光控制晶体管M6，存储模块36包括存储电容Cst，发光模块37包括发光器件EL。

其中，电压补偿晶体管M9的栅极为电压补偿模块33的控制端，电压补偿晶体管M9的第一极为电压补偿模块33的第一端，电压补偿晶体管M9的第二极为电压补偿模块33的第二端。因此，电压补偿晶体管M9的栅极与第一控制信号线EMB电连接，电压补偿晶体管M9的第一极与第一电源信号线VDD2电连接，电压补偿晶体管M9的第二极与存储模块36的第一端电连接。

第一发光控制晶体管M8的栅极为第一发光控制单元351的控制端，第一发光控制晶体管M8的第一极为第一发光控制单元351的第一端，第一发光控制晶体管M8的第二极为第一发光控制单元351的第二端。因此，第一发光控制晶体管M8的栅极与第二控制信号线EM电连接，第一发光控制晶体管M8的第一极与第二电源信号线VDD1电连接，第一发光控制晶体管M8的第二极与存储模块36的第一端电连接。

第二发光控制晶体管M5的栅极和第三发光控制晶体管M6的栅极为第二发光控制单元352的控制端，第二发光控制晶体管M5的第一极为第二发光控制单元352的第一端，第三发光控制晶体管M6的第二极为第二发光控制单元352的第二端。因此，第二发光控制晶体管M5的栅极与第二控制信号线EM电连接，第二发光控制晶体管M5的第一极与第二电源信号线VDD1电连接，第二发光控制晶体管M5的第二极与驱动模块34的第一端电连接；第三发光控制晶体管M6的栅极与第二控制信号线EM电连接，第三发光控制晶体管M6的第一极与驱动模块34的第二端电连接，第三发光控制晶体管M6的第二极与发光模块37的第一端电连接。

驱动晶体管M1的栅极为驱动模块34的控制端，驱动晶体管M1的第一极为驱动模块34的第一端，驱动晶体管M1的第二极为驱动模块34的第二端。

第一复位晶体管M4的栅极为第一复位模块31的控制端，第一复位晶体管M4的第一极为第一复位模块31的第一端，第一复位晶体管M4的第二极为第一复位模块31的第二端。因此，第一复位晶体管M4的栅极与第一扫描信号线Scan1电连接，第一复位晶体管M4的第一极与参考信号线REF电连接，第一复位晶体管M4的第二极与驱动晶体管M1的栅极电连接。

数据写入晶体管M2的栅极为数据写入模块32的控制端，数据写入晶体管M2的第一极为数据写入模块32的第一端，数据写入晶体管M2的第二极为数据写入模块32的第二端。因此，数据写入晶体管M2的栅极与第二扫描信号线Scan2电连接，数据写入晶体管M2的第一极与数据线Data电连接，数据写入晶体管M2的第二极与驱动晶体管M1电连接。在一些实施例中，若在像素驱动电路中不设置阈值补偿模块时，数据写入晶体管M2的第二极可以直接与驱动晶体管M1的栅极电连接。

存储电容Cst的第一极板为存储模块36的第一端，存储电容Cst的第二极板为存储模块36的第二端。因此，存储电容Cst的第一极板与电压补偿模块33的第二端电连接，存储电容Cst的第二极板与驱动晶体管M1的栅极电连接。

发光器件EL的第一极为发光模块37的第一端，发光器件EL的第二极为发光模块37的第二端。因此，发光器件EL的第一极与发光控制模块35中的第二发光控制单元352的第二端电连接，发光器件EL的第二极与第三电源信号线VSS电连接。

例如，发光器件EL可以为OLED，OLED为电流型器件，其可以响应于驱动电流进行发光。其中，发光器件EL可以包括阳极层、空穴注入层、空穴传输层、电子阻挡层、发光层、空穴阻挡层、电子传输层、电子注入层及阴极层等。

在图4中，第一复位晶体管M4、数据写入晶体管M2、电压补偿晶体管M9、驱动晶体管M1、第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6均为P型晶体管。

下面结合图5所示的像素驱动电路的驱动时序图，说明图4所示的像素驱动电路的具体工作过程。

在复位阶段t11，第一扫描信号线Scan1输入的第一扫描信号为低电平，此时的第一扫描信号为有效信号，使得第一复位晶体管M4在第一扫描信号的作用下导通，则参考信号线REF提供的参考电压Vref通过第一复位晶体管M4传输至驱动晶体管M1的栅极，对驱动晶体管M1的栅极进行复位。由于存储电容Cst的第二极板与驱动晶体管M1的栅极电连接，因此，在复位阶段t11，存储电容Cst的第二极板的电压为参考电压Vref，即G点的电压为参考电压Vref。

并且，在复位阶段t11，第一控制信号线EMB输入的第一控制信号为低电平，此时的第一控制信号为有效信号，使得电压补偿晶体管M9在第一控制信号的作用下导通，则第一电源信号线VDD2提供的第一电源电压Vdd2通过电压补偿晶体管M9写入存储电容Cst的第一极板。因此，在复位阶段t11，存储电容Cst的第一极板的电压为第一电源电压Vdd2，即A点的电压为第一电源电压Vdd2。

此外，在复位阶段t11，第二扫描信号线Scan2输入的第二扫描信号为高电平，此时的第二扫描信号为无效信号，使得数据写入晶体管M2处于截止状态；在复位阶段t11，第二控制信号线EM输入的第二控制信号为高电平，此时的第二控制信号为无效信号，使得第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6均处于截止状态。

在数据写入阶段t12，第二扫描信号线Scan2输入的第二扫描信号为低电平，此时的第二扫描信号为有效信号，使得数据写入晶体管M2在第二扫描信号的作用下导通，则数据线Data提供的数据电压Vdata通过数据写入晶体管M2传输至驱动晶体管M1的栅极。因此，在数据写入阶段t12，存储电容Cst的第二极板的电压为数据电压Vdata，即G点的电压为数据电压Vdata。

并且，在数据写入阶段t12，第一控制信号线EMB输入的第一控制信号依旧为低电平，此时的第一控制信号依旧为有效信号，使得电压补偿晶体管M9在第一控制信号的作用下依旧处于导通状态，则第一电源信号线VDD2提供的第一电源电压Vdd2通过电压补偿晶体管M9写入存储电容Cst的第一极板。因此，在数据写入阶段t12，存储电容Cst的第一极板的电压依旧为第一电源电压Vdd2，即A点的电压依旧为第一电源电压Vdd2。

此外，在数据写入阶段t12，第一扫描信号线Scan1输入的第一扫描信号为高电平，此时的第一扫描信号为无效信号，使得第一复位晶体管M4处于截止状态；在数据写入阶段t12，第二控制信号线EM输入的第二控制信号为高电平，此时的第二控制信号为无效信号，使得第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6均处于截止状态。

在发光阶段t13，第二控制信号线EM输入的第二控制信号为低电平，此时的第二控制信号为有效信号，使得第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6，在第二控制信号的作用下均导通。则第二电源信号线VDD1提供的第二电源电压Vdd1通过第一发光控制晶体管M8写入存储电容Cst的第一极板。因此，在发光阶段t13，存储电容Cst的第一极板的电压为第二电源电压Vdd1，即A点的电压变为第二电源电压Vdd1。

假设ΔV＝Vdd1-Vdd2，基于存储电容Cst的耦合作用，在发光阶段t13，可使得电容Cst的第二极板的电压变为Vdata+ΔV。

并且，第二电源信号线VDD1提供的第二电源电压Vdd1还可通过第二发光控制晶体管M5传输至驱动晶体管M1的第一极，驱动晶体管M1根据第一极的电压、栅极电压以及阈值电压生成驱动电流；由于第三发光控制晶体管M6也处于导通状态，则驱动晶体管M1生成的驱动电流，可通过第三发光控制晶体管M6传输至发光器件EL，以驱动发光器件EL发光。并且，生成的驱动电流I＝K(Vdata-Vdd2-Vth)²。

此外，在发光阶段t13，第一扫描信号线Scan1输入的第一扫描信号为高电平，此时的第一扫描信号为无效信号，使得第一复位晶体管M4处于截止状态；在发光阶段t13，第二扫描信号线Scan2输入的第二扫描信号为高电平，此时的第二扫描信号为无效信号，使得数据写入晶体管M2处于截止状态；在发光阶段t13，第一控制信号线EMB输入的第一控制信号为高电平，此时的第一控制信号为无效信号，使得电压补偿晶体管M9处于截止状态。

需要说明的是，上述驱动过程是以驱动晶体管M1、数据写入晶体管M2、第一复位晶体管M4、电压补偿晶体管M9、第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6均为P型晶体管为例进行说明的，其在栅极为低电平时导通，在栅极为高电平时截止。当然，本申请实施例中的驱动晶体管M1、数据写入晶体管M2、第一复位晶体管M4、电压补偿晶体管M9、第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6也可以为N型晶体管，其在栅极为高电平时导通，在栅极为低电平时截止。此外，为了区分晶体管除栅极之外的两极，将其中的源极称为第一极，将漏极称为第二极。

在一些实施例中，若电压补偿模块33包括的晶体管(即电压补偿晶体管M9)和发光控制模块35包括的晶体管(即第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6)均为P型晶体管，或者，电压补偿模块33包括的晶体管和发光控制模块35包括的晶体管均为N型晶体管时，第一控制信号线EMB与第二控制信号线EM为两条不同的信号线，且第一控制信号线EMB提供的第一控制信号，与第二控制信号线EM提供的第二控制信号的电平相反。也就是说，在同一时刻，当第一控制信号为高电平时，第二控制信号为低电平；当第一控制信号为低电平时，第二控制信号为高电平。

图6为本申请实施例提供的另一种像素驱动电路的结构示意图。参照图6所示，在图3的基础上，像素驱动电路还包括阈值补偿模块38和第二复位模块39。

其中，阈值补偿模块38的第一端与驱动模块34的第二端电连接，阈值补偿模块38的第二端与驱动模块34的控制端电连接，阈值补偿模块38的控制端与第二扫描信号线Scan2电连接。阈值补偿模块38用于在数据写入阶段，将驱动模块34的阈值电压写入驱动模块34的控制端。

在一些实施例中，若在像素驱动电路中设置阈值补偿模块38时，数据写入模块32的第二端实际上是与驱动模块34的第一端电连接的。

第二复位模块39的第一端与参考信号线REF电连接，第二复位模块39的第二端与发光模块37的第一端电连接，第二复位模块39的控制端与第三扫描信号线Scan3电连接。第二复位模块39用于在复位阶段，通过参考信号线REF提供的参考电压对发光模块37的第一端进行复位。

在复位阶段，第三扫描信号线Scan3输入的第三扫描信号为有效信号，使得第二复位模块39在第三扫描信号的作用下导通，则参考信号线REF提供的参考电压Vref通过第二复位模块39传输至发光模块37的第一端，对发光模块37的第一端进行复位，从而防止上一帧画面显示时发光模块37的第一端残留的电荷，对这一帧的画面显示造成影响。因此，在复位阶段，发光模块37的第一端的电压为参考电压Vref。

此外，在复位阶段，第二扫描信号线Scan2输入的第二扫描信号为无效信号，使得阈值补偿模块38处于截止状态。而在复位阶段，关于第一复位模块31、数据写入模块32、电压补偿模块33和发光控制模块35的工作状态，可参照上述图3对应的描述，为避免重复，在此不再赘述。此时，在复位阶段，存储模块36的第二端的电压为参考电压Vref，存储模块36的第一端的电压为第一电源电压Vdd2。

在数据写入阶段，第二扫描信号线Scan2输入的第二扫描信号为有效信号，使得阈值补偿模块38在第二扫描信号的作用下导通；并且，由于数据写入模块32在第二扫描信号的作用下也导通，则数据线Data提供的数据电压Vdata通过数据写入模块32传输至驱动模块34的第一端。而在数据写入阶段，驱动模块34也处于导通状态，则数据电压Vdata依次通过驱动模块34和阈值补偿模块38写入到驱动模块34的控制端，随着数据电压Vdata的写入，驱动模块34的控制端的电压逐渐升高，直至驱动模块34的控制端的电压升高至Vdata+Vth，Vth为驱动模块34的阈值电压。因此，在数据写入阶段，存储模块36的第二端的电压为Vdata+Vth。

此外，在数据写入阶段，第三扫描信号线Scan3输入的第三扫描信号为无效信号，使得第二复位模块39处于截止状态。而在数据写入阶段，关于第一复位模块31、电压补偿模块33和发光控制模块35的工作状态，可参照上述图3对应的描述，为避免重复，在此不再赘述。此时，在数据写入阶段，存储模块36的第一端的电压依旧为第一电源电压Vdd2。

在发光阶段，第二控制信号线EM输入的第二控制信号为有效信号，使得发光控制模块35在第二控制信号的作用下导通，则第二电源信号线VDD1提供的第二电源电压Vdd1通过发光控制模块35写入存储模块36的第一端。因此，在发光阶段，存储模块36的第一端的电压变为第二电源电压Vdd1。

假设ΔV＝Vdd1-Vdd2，基于存储模块36的耦合作用，在发光阶段，可使得存储模块36的第二端的电压变为Vdata+Vth+ΔV。并且，在发光阶段，发光控制模块35在第二控制信号的作用下导通，由于驱动模块34也处于导通状态，则发光控制模块35还可控制驱动模块34来驱动发光模块37发光。具体的，驱动模块34在驱动发光模块37发光时的驱动电流I＝K(Vgs-Vth)²＝K(Vdata+Vth+ΔV-Vdd1-Vth)²＝K(Vdata-Vdd2)²。

此外，在发光阶段，第三扫描信号线Scan3输入的第三扫描信号为无效信号，使得第二复位模块39处于截止状态；在发光阶段，第二扫描信号线Scan2输入的第二扫描信号也为无效信号，使得阈值补偿模块38也处于截止状态。而关于第一复位模块31、数据写入模块32、电压补偿模块33的工作状态，可参照上述图3对应的描述，为避免重复，在此不再赘述。

因此，可以看出，在发光阶段，流经发光模块37的驱动电流与第一电源电压Vdd2相关，而与第二电源电压Vdd1无关，从而实现对第二电源电压Vdd1进行补偿。并且，由于第一电源信号线VDD2提供的第一电源电压Vdd2在传输过程中的压降较小，可降低提供给显示面板不同位置处的像素驱动电路的第一电源电压Vdd2的差异性，以改善因第二电源电压Vdd1的压降导致不同像素驱动电路输出的驱动电流不同，从而提高显示面板的显示均一性。

另外，由于在像素驱动电路中增加了阈值补偿模块38，可使得流经发光模块37的驱动电流与驱动模块34的阈值电压无关。因此，可通过设置阈值补偿模块38来对驱动模块34的阈值电压进行内部补偿，以防止驱动模块34的阈值电压漂移而导致输入至发光模块37的驱动电流不稳定，从而进一步提高显示面板的显示均一性。

可以看出，图3所示的像素驱动电路与图6所示的像素驱动电路的区别在于，图3所示的像素驱动电路中减少了图6所示的像素驱动电路中的阈值补偿模块38和第二复位模块39。当然，也可以理解的是，在图3所示的像素驱动电路的基础上，也可以仅增加阈值补偿模块38，而不增加第二复位模块39。

若不在像素驱动电路中设置第二复位模块39时，相应得也就无需设置与第二复位模块39电连接的第三扫描信号线Scan3，从而减少第二复位模块39和第三扫描信号线Scan3在显示面板中的占用空间。

在一些实施例中，如图7所示，阈值补偿模块38包括阈值补偿晶体管M3，第二复位模块39包括第二复位晶体管M7。

其中，阈值补偿晶体管M3的栅极为阈值补偿模块38的控制端，阈值补偿晶体管M3的第一极为阈值补偿模块38的第一端，阈值补偿晶体管M3的第二极为阈值补偿模块38的第二端。因此，阈值补偿晶体管M3的栅极与第二扫描信号线Scan2电连接，阈值补偿晶体管M3的第一极与驱动模块34的第二端电连接，阈值补偿晶体管M3的第二极与驱动模块34的控制端电连接。

第二复位晶体管M7的栅极为第二复位模块39的控制端，第二复位晶体管M7的第一极为第二复位模块39的第一端，第二复位晶体管M7的第二极为第二复位模块39的第二端。因此，第二复位晶体管M7的栅极与第三扫描信号线Scan3电连接，第二复位晶体管M7的第一极与参考信号线REF电连接，第二复位晶体管M7的第二极与发光模块37的第一端电连接。

下面结合图8所示的像素驱动电路对应的驱动时序图，说明图7所示的像素驱动电路的具体工作过程。

在复位阶段t11，第三扫描信号线Scan3输入的第三扫描信号为低电平，此时的第三扫描信号为有效信号，使得第二复位晶体管M7在第三扫描信号的作用下导通，则参考信号线REF提供的参考电压Vref通过第二复位晶体管M7传输至发光器件EL的第一极，对发光器件EL的第一极进行复位。

并且，在复位阶段t11，第一扫描信号线Scan1输入的第一扫描信号为低电平，使得第一复位晶体管M4导通，则第一复位晶体管M4对驱动晶体管M1的栅极进行复位；在复位阶段t11，第一控制信号线EMB输入的第一控制信号为低电平，使得电压补偿晶体管M9导通，电压补偿晶体管M9向存储电容Cst的第一极板写入第一电源电压Vdd2。

另外，在复位阶段，第二扫描信号线Scan2输入的第二扫描信号为高电平，使得数据写入晶体管M2和阈值补偿晶体管M3处于截止状态；在复位阶段t11，第二控制信号线EM输入的第二控制信号为高电平，使得第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6均处于截止状态。

在数据写入阶段t12，第二扫描信号线Scan2输入的第二扫描信号为低电平，使得数据写入晶体管M2和阈值补偿晶体管M3均导通，则数据线Data提供的数据电压Vdata通过数据写入晶体管M2传输至驱动晶体管M1的栅极，并依次通过驱动晶体管M1和阈值补偿晶体管M3写入驱动晶体管M1的栅极，直至驱动晶体管M1的栅极电压升高至Vdata+Vth。

并且，在数据写入阶段t12，第一控制信号线EMB输入的第一控制信号依旧为低电平，使得电压补偿晶体管M9处于导通状态，电压补偿晶体管M9继续向存储电容Cst的第一极板写入第一电源电压Vdd2。

另外，在数据写入阶段t12，第一扫描信号线Scan1输入的第一扫描信号为高电平，使得第一复位晶体管M4处于截止状态；在数据写入阶段t12，第三扫描信号线Scan3输入的第三扫描信号为高电平，使得第二复位晶体管M7处于截止状态；在数据写入阶段t12，第二控制信号线EM输入的第二控制信号为高电平，使得第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6均处于截止状态。

在发光阶段t13，第二控制信号线EM输入的第二控制信号为低电平，使得第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6，则第一发光控制晶体管M8向存储电容Cst的第一极板写入第二电源电压Vdd1；并且，通过第二发光控制晶体管M5使得驱动晶体管M1生成的驱动电流，该驱动电流可通过第三发光控制晶体管M6传输至发光器件EL，以驱动发光器件EL发光。

另外，在发光阶段t13，第一扫描信号线Scan1输入的第一扫描信号为高电平，使得第一复位晶体管M4处于截止状态；在发光阶段t13，第二扫描信号线Scan2输入的第二扫描信号为高电平，使得数据写入晶体管M2和阈值补偿晶体管M3处于截止状态；在发光阶段t13，第三扫描信号线Scan3输入的第三扫描信号为高电平，使得第二复位晶体管M7处于截止状态；在发光阶段t13，第一控制信号线EMB输入的第一控制信号为高电平，使得电压补偿晶体管M9处于截止状态。

需要说明的是，上述驱动过程中是以驱动晶体管M1、数据写入晶体管M2、阈值补偿晶体管M3、第一复位晶体管M4、电压补偿晶体管M9、第一发光控制晶体管M8、第二发光控制晶体管M5、第三发光控制晶体管M6和第二复位晶体管M7均为P型晶体管为例进行说明的。当然，上述晶体管也可以为N型晶体管。此外，上述的晶体管也可以为低温多晶硅晶体管。

图9为本申请实施例提供的再一种像素驱动电路的电路图。参照图9所示，其与图7所示的像素驱动电路的不同之处在于，图9所示的像素驱动电路中的电压补偿模块33包括的晶体管(即电压补偿晶体管M9)为N型晶体管，而发光控制模块35包括的晶体管(即第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6)均为P型晶体管，且第一控制信号线和第二控制信号线为同一条信号线；而图7所示的像素驱动电路中的电压补偿模块33包括的晶体管和发光控制模块35包括的晶体管均为P型晶体管，且第一控制信号线和第二控制信号线为两条不同的信号线。

若将电压补偿模块33包括的晶体管采用N型晶体管，而发光控制模块35包括的晶体管均采用P型晶体管时，可使得第一控制信号线和第二控制信号线为同一条信号线，从而可减少像素驱动电路中的信号线的数量。

关于图9所示的像素驱动电路的驱动过程，可参照上述的驱动过程，为避免重复，在此不再赘述。

当然，在另一些实施例中，像素驱动电路中的电压补偿模块33包括的晶体管(即电压补偿晶体管M9)也可以为P型晶体管，而发光控制模块35包括的晶体管(即第一发光控制晶体管M8、第二发光控制晶体管M5和第三发光控制晶体管M6)也可以均为N型晶体管，使得第一控制信号线和第二控制信号线也可以为同一条信号线。

当然，可以理解的是，在图9所示的像素驱动电路中也可以去除第二复位晶体管M7，从而减少第二复位晶体管M7和第三扫描信号线Scan3在显示面板中的占用空间。

本申请实施例还提供一种显示面板，该显示面板包括上述技术方案中描述的多个像素驱动电路，且各个像素驱动电路在显示面板的显示区呈阵列分布。因此，本申请实施例提供的显示面板也具有上述实施例中所描述的有益效果，此处不再赘述。

需要说明的是，本发明实施例提供的显示面板可以是有机发光显示面板。示例性地，显示面板可以是手机、平板电脑、可穿戴设备、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。

在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：第一复位模块、数据写入模块、电压补偿模块、驱动模块、发光控制模块、存储模块和发光模块；

所述第一复位模块用于在复位阶段对所述驱动模块的控制端进行复位；

所述数据写入模块用于在数据写入阶段，向所述驱动模块的控制端写入数据电压；

所述电压补偿模块的第一端与第一电源信号线电连接，所述电压补偿模块的第二端与所述存储模块的第一端电连接，所述电压补偿模块的控制端与第一控制信号线电连接，所述电压补偿模块用于在所述复位阶段和所述数据写入阶段，将所述第一电源信号线提供的第一电源电压写入所述存储模块的第一端；

所述发光控制模块的第一端与所述存储模块的第一端电连接，所述发光控制模块的第二端与第二电源信号线电连接，所述发光控制模块的第三端与所述发光模块的第一端电连接，所述发光控制模块用于在发光阶段，将所述第二电源信号线提供的第二电源电压写入所述存储模块的第一端，并控制所述驱动模块来驱动所述发光模块发光；

所述存储模块的第二端与所述驱动模块的控制端电连接，用于维持所述驱动模块的控制端的电压。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一复位模块的第一端与参考信号线电连接，所述第一复位模块的第二端与所述驱动模块的控制端电连接，所述第一复位模块的控制端与第一扫描信号线电连接；

可选地，所述数据写入模块的第一端与数据线电连接，所述数据写入模块的第二端与所述驱动模块电连接，所述数据写入模块的控制端与第二扫描信号线电连接；其中，所述第二扫描信号线与所述第一控制信号线为两条不同的信号线。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述电压补偿模块包括电压补偿晶体管；所述电压补偿晶体管的栅极与所述第一控制信号线电连接，所述电压补偿晶体管的第一极与所述第一电源信号线电连接，所述电压补偿晶体管的第二极与所述存储模块的第一端电连接。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述发光控制模块包括：

第一发光控制单元，所述第一发光控制单元的第一端与所述第二电源信号线电连接，所述第一发光控制单元的第二端与所述存储模块的第一端电连接，所述第一发光控制单元的控制端与第二控制信号线电连接；所述第一发光控制单元用于在所述发光阶段，将所述第二电源信号线提供的第二电源电压写入所述存储模块的第一端；

可选地，所述第一发光控制单元包括第一发光控制晶体管；所述第一发光控制晶体管的栅极与所述第二控制信号线电连接，所述第一发光控制晶体管的第一极与所述第二电源信号线电连接，所述第一发光控制晶体管的第二极与所述存储模块的第一端电连接；

可选地，所述发光控制模块还包括：

第二发光控制单元，所述第二发光控制单元的第一端与所述第二电源信号线电连接，所述第二发光控制单元的第二端与所述发光模块的第一端电连接，所述第二发光控制单元用于在所述发光阶段，控制所述驱动模块来驱动所述发光模块发光；

可选地，所述第二发光控制单元包括第二发光控制晶体管和第三发光控制晶体管；所述第二发光控制晶体管的栅极与所述第二控制信号线电连接，所述第二发光控制晶体管的第一极与所述第二电源信号线电连接，所述第二发光控制晶体管的第二极与所述驱动模块的第一端电连接；所述第三发光控制晶体管的栅极与所述第二控制信号线电连接，所述第三发光控制晶体管的第一极与所述驱动模块的第二端电连接，所述第三发光控制晶体管的第二极与所述发光模块的第一端电连接。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动模块包括驱动晶体管；

所述第一复位模块包括第一复位晶体管；所述第一复位晶体管的栅极与第一扫描信号线电连接，所述第一复位晶体管的第一极与参考信号线电连接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极电连接；

所述数据写入模块包括数据写入晶体管；所述数据写入晶体管的栅极与第二扫描信号线电连接，所述数据写入晶体管的第一极与数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管电连接；

所述存储模块包括存储电容；所述存储电容的第一极板与所述电压补偿模块的第二端电连接，所述存储电容的第二极板与所述驱动晶体管的栅极电连接；

所述发光模块包括发光器件；所述发光器件的第一极与所述发光控制模块电连接，所述发光器件的第二极与第三电源信号线电连接。

6.根据权利要求1至5中任一项所述的像素驱动电路，其特征在于，所述电压补偿模块包括的晶体管和所述发光控制模块包括的晶体管均为N型晶体管或均为P型晶体管；

所述发光控制模块的控制端与第二控制信号线电连接，所述第一控制信号线和所述第二控制信号线为两条不同的信号线，且所述第一控制信号线提供的第一控制信号与所述第二控制信号线提供的第二控制信号的电平相反。

7.根据权利要求1至5中任一项所述的像素驱动电路，其特征在于，所述电压补偿模块包括的晶体管和所述发光控制模块包括的晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述发光控制模块的控制端与第二控制信号线电连接，所述第二控制信号线与所述第一控制信号线为同一条信号线。

8.根据权利要求1至5中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：

阈值补偿模块，所述阈值补偿模块的第一端与所述驱动模块的第二端电连接，所述阈值补偿模块的第二端与所述驱动模块的控制端电连接，所述阈值补偿模块的控制端与第二扫描信号线电连接；所述阈值补偿模块用于在所述数据写入阶段，将所述驱动模块的阈值电压写入所述驱动模块的控制端；

可选地，所述阈值补偿模块包括阈值补偿晶体管；所述阈值补偿晶体管的栅极与所述第二扫描信号线电连接，所述阈值补偿晶体管的第一极与所述驱动模块的第二端电连接，所述阈值补偿晶体管的第二极与所述驱动模块的控制端电连接；

可选地，所述像素驱动电路还包括：第二复位模块，所述第二复位模块的第一端与参考信号线电连接，所述第二复位模块的第二端与所述发光模块的第一端电连接，所述第二复位模块的控制端与第三扫描信号线电连接；所述第二复位模块用于在所述复位阶段，通过所述参考信号线提供的参考电压对所述发光模块的第一端进行复位；

可选地，所述第二复位模块包括第二复位晶体管；所述第二复位晶体管的栅极与所述第三扫描信号线电连接，所述第二复位晶体管的第一极与所述参考信号线电连接，所述第二复位晶体管的第二极与所述发光模块的第一端电连接。

9.一种驱动方法，其特征在于，应用于驱动如权利要求1至8中任一项所述的像素驱动电路，所述驱动方法包括：

在复位阶段，第一复位模块对驱动模块的控制端进行复位，并且电压补偿模块将第一电源电压写入存储模块的第一端；

在数据写入阶段，数据写入模块向所述驱动模块的控制端写入数据电压，并且所述电压补偿模块继续将所述第一电源电压写入所述存储模块的第一端；

在发光阶段，发光控制模块将第二电源电压写入所述存储模块的第一端，并控制所述驱动模块来驱动发光模块发光。

10.一种显示面板，其特征在于，包括如权利要求1至9中任一项所述的像素驱动电路。

Images