CN111462694B - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN111462694B
CN111462694B CN202010312697.1A CN202010312697A CN111462694B CN 111462694 B CN111462694 B CN 111462694B CN 202010312697 A CN202010312697 A CN 202010312697A CN 111462694 B CN111462694 B CN 111462694B
Authority
CN
China
Prior art keywords
reset
module
driving transistor
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010312697.1A
Other languages
English (en)
Other versions
CN111462694A (zh
Inventor
赵东方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202010312697.1A priority Critical patent/CN111462694B/zh
Publication of CN111462694A publication Critical patent/CN111462694A/zh
Application granted granted Critical
Publication of CN111462694B publication Critical patent/CN111462694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板，其中像素电路包括：补偿模块、驱动晶体管、发光模块、第一复位模块和第二复位模块；第一复位模块用于在第一复位阶段，将第一复位信号端输入的信号传输至驱动晶体管的第一极；第二复位模块用于在第一复位阶段，将第二复位信号端输入的信号传输至驱动晶体管的第二极；补偿模块用于在第一复位阶段，将传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极。本发明技术方案，可在第一复位阶段实现对驱动晶体管的完全复位，改善短期残影。

Description

像素电路及其驱动方法、显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术
随着显示技术的发展，人们对显示效果的要求也越来越高。
现有显示面板中，通常包括多个像素电路和发光器件，通过像素电路驱动发光器件发光来进行显示。
然而现有显示面板中存在短期残影的问题，使得显示效果较差。
发明内容
本发明提供一种像素电路及其驱动方法、显示面板，以改善短期残影，提高显示效果。
第一方面，本发明实施例提供了一种像素电路，包括：补偿模块、驱动晶体管、发光模块、第一复位模块和第二复位模块；
第一复位模块用于在第一复位阶段，将第一复位信号端输入的信号传输至驱动晶体管的第一极；
第二复位模块用于在第一复位阶段，将第二复位信号端输入的信号传输至驱动晶体管的第二极；
补偿模块用于在第一复位阶段，将传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极。
第二方面，本发明实施例还提供了一种像素电路的驱动方法，用于第一方面提供的像素电路，像素电路的驱动方法包括：
在第一复位阶段，向第一复位模块的控制端提供导通控制信号，第一复位模块将第一复位信号端输入的信号传输至驱动晶体管的第一极；向第二复位模块的控制端提供导通控制信号，第二复位模块在第一复位阶段，将第二复位信号端输入的信号传输至驱动晶体管的第二极；向补偿模块的控制端提供导通控制信号，补偿模块将传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极。
第三方面，本发明实施例还提供了一种显示面板，包括第一方面提供的像素电路。
本实施例提供的像素电路及其驱动方法、显示面板，通过在第一复位阶段，第一复位模块将第一复位信号端输入的信号传输至驱动晶体管的第一极，以及第二复位模块将第二复位信号端输入的信号传输到驱动晶体管的第二极，以及补偿模块将通过第二复位模块传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极(第二复位信号端的信号通过第二复位模块和补偿模块传输至驱动晶体管的栅极)，可以使得显示面板中所包括的各像素电路中驱动晶体管在第一复位阶段后初始状态完全一致，可以实现对驱动晶体管的完全复位，因此在包括多个像素电路的显示面板中，各个像素电路中的驱动晶体管在第一复位阶段都可以被恢复为相同的状态，则在不同帧中进行灰阶切换时，无论上一帧显示灰阶是否相同，在本帧的第一复位阶段，驱动晶体管都会恢复到相同的初始状态，进而使得灰阶切换过程中驱动晶体管内部的有源层、栅极绝缘层、以及有源层和栅极绝缘层界面处的载流子的捕获和释放程度趋于一致，使得由不同灰阶向同一灰阶切换时，驱动晶体管可以产生相同的驱动电流，则发光模块的发光亮度基本一致，进而改善残影现象。
附图说明
图1是本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的另一种像素电路的结构示意图；
图3是本发明实施例提供的一种像素电路的驱动时序图；
图4是本发明实施例提供的另一种像素电路的结构示意图；
图5是本发明实施例提供的另一种像素电路的结构示意图；图6是本发明实施例提供的另一种像素电路的驱动时序图；
图7是本发明实施例提供的另一种像素电路的结构示意图；
图8是本发明实施例提供的另一种像素电路的结构示意图；
图9是本发明实施例提供的另一种像素电路的驱动时序图；
图10是本发明实施例提供的另一种像素电路的结构示意图；
图11是本发明实施例提供的另一种像素电路的结构示意图；
图12是本发明实施例提供的另一种像素电路的驱动时序图；
图13是本发明实施例提供的另一种像素电路的结构示意图；
图14是本发明实施例提供的一种像素电路的驱动方法的流程图；
图15是本发明实施例提供的一种显示面板的结构示意图；
图16是本发明实施例提供的另一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有显示面板中存在短期残影的问题，例如显示面板中原来显示不同灰阶的发光器件向同一灰阶切换时发光亮度不同，使得显示效果较差。经发明人研究发现，出现上述问题的原因在于，现有显示面板通常包括多个像素电路，像素电路包括驱动发光器件发光的驱动晶体管，驱动晶体管通过控制流过发光器件的驱动电流来控制发光器件的发光亮度。驱动晶体管产生的驱动电流大小与驱动晶体管的栅源电压差相关，不同显示灰阶下，驱动晶体管的栅源电压差大小不同。驱动晶体管栅源电压差的不同，使得驱动晶体管的工作状态存在差异，进而使得在驱动晶体管内部的有源层、栅极绝缘层以及有源层和栅极绝缘层的界面处载流子的捕获和释放程度存在差异，导致由不同灰阶向同一灰阶转换时，由于初始状态下驱动晶体管栅源电压差不同导致驱动晶体管的驱动电流大小不同，最终导致发光亮度的差异，形成残影。并且现有技术中，对驱动晶体管栅极进行初始化时，驱动晶体管的源极通常处于浮置状态，进而使得栅极电位的改变也会引起源极电位的改变，使得驱动晶体管的复位不充分，短期残影现象仍然存在。
基于上述问题，本发明实施例提供一种像素电路，该像素电路包括补偿模块、驱动晶体管、发光模块、第一复位模块和第二复位模块；第一复位模块用于在第一复位阶段，将第一复位信号端输入的信号传输至驱动晶体管的第一极；第二复位模块用于在第一复位阶段，将第二复位信号端输入的信号传输至驱动晶体管的第二极；补偿模块用于在第一复位阶段，将传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极。
可选的，一帧内，第一复位阶段可以在数据写入阶段之前进行。
通过在第一复位阶段，第一复位模块将第一复位信号端输入的信号传输至驱动晶体管的第一极，以及第二复位模块将第二复位信号端输入的信号传输到驱动晶体管的第二极，以及补偿模块将通过第二复位模块传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极(第二复位信号端的信号通过第二复位模块和补偿模块传输至驱动晶体管的栅极)，使得在第一复位阶段，驱动晶体管的栅极、第一极和第二极都得到复位，进而可以使得显示面板中所包括的各像素电路中驱动晶体管在第一复位阶段后初始状态完全一致，可以实现对驱动晶体管的完全复位，因此在包括多个像素电路的显示面板中，各个像素电路中的驱动晶体管在第一复位阶段都可以被恢复为相同的状态，则在不同帧中进行灰阶切换时，无论上一帧显示灰阶是否相同，在本帧的第一复位阶段，驱动晶体管都会恢复到相同的初始状态，进而使得灰阶切换过程中驱动晶体管内部的有源层、栅极绝缘层、以及有源层和栅极绝缘层界面处的载流子的捕获和释放程度趋于一致，使得由不同灰阶向同一灰阶切换时，驱动晶体管可以产生相同的驱动电流，则发光模块的发光亮度基本一致，进而改善残影现象。
以上是本发明的核心思想，下面将继续结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
在上述技术方案的基础上，可选的，第一复位模块的第一端与第一复位信号端电连接，第一复位模块的第二端与驱动晶体管的第一极电连接，
第二复位模块的第一端与第二复位信号端电连接，第二复位模块的第二端与驱动晶体管的第二极电连接，
像素电路还包括数据写入模块和存储模块；
数据写入模块和补偿模块用于在数据写入阶段，将数据电压传输是驱动晶体管的栅极；存储模块用于存储保持驱动晶体管栅极的电压；
存储模块用于存储保持驱动晶体管栅极的电压；
驱动晶体管用于在发光阶段，根据自身栅极和第一极的电位驱动发光模块发光。
图1是本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：
数据写入模块110、补偿模块120、驱动晶体管DT、存储模块130、发光模块140、第一复位模块150和第二复位模块160；第一复位模块150的第一端与第一复位信号端Vref1电连接，第一复位模块150的第二端与驱动晶体管DT的第一极电连接，第一复位模块150用于在第一复位阶段，将第一复位信号端Vref1输入的信号传输至驱动晶体管DT的第一极；第二复位模块160的第一端与第二复位信号端Vref2电连接，第二复位模块160的第二端与驱动晶体管DT的第二极电连接，第二复位模块160用于在第一复位阶段，将第二复位信号端Vref2输入的信号传输至驱动晶体管DT的第二极；补偿模块120的第一端与驱动模块的第二极电连接，补偿模块120的第二端与驱动晶体管DT的栅极电连接，补偿模块120用于在第一复位阶段，将传输至驱动晶体管DT第二极的信号传输至驱动晶体管DT的栅极；数据写入模块110和补偿模块120用于在数据写入阶段，将数据电压传输是驱动晶体管DT的栅极；存储模块130用于存储保持驱动晶体管DT栅极的电压；驱动晶体管DT用于在发光阶段，根据自身栅极和第一极的电位驱动发光模块140发光；
像素电路包括第一发光控制模块170，第一发光控制模块170的控制端与第一发光控制信号端EM1电连接，第一发光控制模块170用于根据第一发光控制信号端EM1的信号控制第一电源电压端Vdd与驱动晶体管DT的第一极之间的连接状态；
数据写入模块110用于根据第一扫描信号端Scan1的信号控制数据电压端Vdata与驱动晶体管DT的第一极的连接状态；
补偿模块120的控制端与第二扫描信号端Scan2电连接；
第一复位模块150的控制端与第三扫描信号端Scan3电连接；
第二复位模块160包括第一晶体管T1和第二晶体管T2，其中第一晶体管T1的栅极与第二扫描信号端Scan2或第三扫描信号端Scan3电连接，第一晶体管T1的第一极作为第二复位模块160的第一端，第一晶体管T1的第二极与发光模块140的第一端电连接；第二晶体管T2的栅极与第二发光控制信号端EM2电连接，第二晶体管T2的第一极与第一晶体管T1的第二极电连接，第二晶体管T2的第二极作为第二复位模块160的第二端；发光模块140的第二端与第二电源电压端Vss电连接。其中，第二扫描信号端Scan2和第二发光控制信号端EM2作为第二复位模块160的控制端，或者第三扫描信号端Scan3和第二发光控制信号端EM2作为第二复位模块160的控制端。
可选的，第一发光控制模块170的第一端与第一电源电压端Vdd电连接，第一发光控制模块170的第二端与驱动晶体管DT的第一极电连接
数据写入模块110的控制端与第一扫描信号端Scan1电连接，数据写入模块110的第一端与数据电压端Vdata电连接，数据写入模块110的第二端与驱动晶体管DT的第一极电连接。
图2是本发明实施例提供的另一种像素电路的结构示意图，图2可对应图1的具体化电路，参考图2，可选的，数据写入模块110包括第三晶体管T3、补偿模块120包括第四晶体管T4、第一复位模块150包括第五晶体管T5、第一发光控制模块170包括第六晶体管T6、存储模块130包括存储电容Cst，发光模块140包括有机发光器件D1。图2所示电路中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、驱动晶体管DT的类型可以是P型，也可是N型，本实施例在此不做具体限定。以下以上述各晶体管的类型为P型晶体管为例进行示例性说明。
图3是本发明实施例提供的一种像素电路的驱动时序图，图3所示驱动时序可适用于图1和图2所示像素电路，以第一晶体管T1的栅极与第二扫描信号输入端电连接为例进行说明，参考图1、图2和图3，图1和图2所示像素电路的工作过程包括第一复位阶段t01、数据写入阶段t02和发光阶段t03。
在第一复位阶段t01，第二扫描信号端Scan2输入低电平信号，补偿模块120(第四晶体管T4)和第一晶体管T1导通；第三扫描信号端Scan3输入低电平信号，第一复位模块150(第五晶体管T5)导通，第一复位信号端Vref1的信号通过第一复位模块150(第五晶体管T5)传输至驱动晶体管DT的第一极，进而对驱动晶体管DT栅极进行复位；第二发光控制信号端EM2输入低电平信号，第二晶体管T2导通。第二复位信号端Vref2的信号通过第一晶体管T1、第二晶体管T2传输至驱动晶体管DT的第二极，进而对驱动晶体管DT的第二极进行复位，第二复位信号端Vref2的信号通过第一晶体管T1、第二晶体管T2和补偿模块120(第四晶体管T4)传输至驱动晶体管DT的栅极，进而对驱动晶体管DT的栅极进行复位。在第一复位阶段t01，第一扫描信号端Scan1和第一发光控制信号端EM1输入高电平信号，数据写入模块110(第三晶体管T3)和第一发光控制模块170(第六晶体管T6)处于关断状态。通过以上在第一复位阶段t01对像素电路的工作过程的分析可知，在第一复位阶段实现了对驱动晶体管DT的完全复位，进而有利于改善残影。并且在第一复位阶段，第一晶体管T1根据其栅极所连接的第二扫描信号端Scan2输入的低电平而导通，对发光模块140的第一端进行复位，进而避免发光模块140第一端残留电荷对显示效果的影响。
在数据写入阶段t02，第一扫描信号端Scan1和第二扫描信号端Scan2输入低电平信号，数据写入模块110(第三晶体管T3)、补偿模块120(第四晶体管T4)、第一晶体管T1导通，数据电压端Vdata输入的数据信号通过导通的数据写入模块110(第三晶体管T3)、驱动晶体管DT和补偿模块120(第四晶体管T4)写入到驱动晶体管DT的栅极，实现向驱动晶体管DT栅极的数据电压写入以及驱动晶体管DT的阈值电压的补偿；并且在数据写入阶段，第一晶体管T1根据其栅极所连接的第二扫描信号端Scan2输入的低电平而导通，对发光模块140的第一端进行复位，进而避免发光模块140第一端残留电荷对显示效果的影响。
在发光阶段t03，第一发光控制信号输入端和第二发光控制信号输入端输入低电平信号，第一发光控制模块170(第六晶体管T6)和第二晶体管T2导通，驱动晶体管DT根据其栅极的数据电压和第一极的电位驱动发光模块140发光。其中，图1所示像素电路中，第二晶体管T2可以作为第二发光控制模块，即图1所示像素电路，将第二发光控制模块作为第二复位模块160的一部分，通过对第一发光控制模块170和第二发光控制模块的分开控制(即第一发光控制模块170的控制端和第二发光控制模块的控制端接的导通状态可以不相同)，可在第一复位阶段实现对驱动晶体管DT的第二极和栅极的复位。
可选的，第一复位信号端Vref1和第二复位信号端Vref2可以为同一复位信号端，进而可以使得包括本实施例中像素电路的显示面板中，通过一条复位信号线连接该共同的复位信号端即可，进而可以减少显示面板中信号线的数量，有利于简化布线和提高像素密度。当然，第一复位信号端Vref1和第二复位信号端Vref2也可为不同复位信号端(连接传输不同复位电压的不同复位信号线)，本实施例在此不做具体限定。
图4是本发明实施例提供的另一种像素电路的结构示意图，参考图4，该像素电路还包括第一发光控制模块170和第二发光控制模块180，第一发光控制模块170用于根据第一发光控制信号端的信号控制第一电源电压端Vdd与驱动晶体管DT的第一极的连接状态，第二发光控制模块180用于根据第二发光控制信号端的信号控制驱动晶体管DT的第二极与发光模块140的第一端的连接状态；
数据写入模块110的控制端用于根据第一扫描信号端Scan1的信号控制数据电压端Vdata与驱动晶体管DT的第一极的连接状态；
补偿模块120的控制端与第二扫描信号端Scan2电连接；
第一复位模块150的控制端与第三扫描信号端Scan3电连接；
第二复位模块160的控制端与第三扫描信号端Scan3电连接。
继续参考图3，可选的，第一发光控制模块170与第一发光控制信号端EM1电连接，第一发光控制模块170的第一端与第一电源电压端Vdd电连接，第一发光控制模块170的第二端与驱动晶体管DT的第一极电连接，第二发光控制模块180的控制端与第二发光控制信号端EM2电连接，第二发光控制模块180的第一端与驱动晶体管DT的第二极电连接，第二发光控制模块180的第二端与发光模块140的第一端电连接，发光模块140的第二端与第二电源电压端Vss电连接；
数据写入模块110的控制端与第一扫描信号端Scan1电连接，数据写入模块110的第一端与数据电压端Vdata电连接，数据写入模块110的第二端与驱动晶体管DT的第一极电连接。
可选的，第一发光控制信号端和第二发光控制信号端为同一输入端(因本实施例中第一发光控制信号端和第二发光控制信号端为同一输入端，本实施例中以下将第一发光控制信号端和第二发光控制信号端概括成为发光控制信号端EM)，第一发光控制模块170和第二发光控制模块180用于在第一复位阶段和数据写入阶段，在第一发光控制信号端和第二发光控制信号端的关断控制信号控制下关断；
第一发光控制模块170和第二发光控制模块180用于在发光阶段，在第一发光控制信号端和第二发光控制信号端的导通控制信号控制下导通。
具体的，第一发光控制信号端和第二发光控制信号端为同一输入端，使得第一发光控制信号端和第二发光控制信号端可以连接相同的发光控制信号线，进而可以减少显示面板中布线数量，简化布线。
图5是本发明实施例提供的另一种像素电路的结构示意图，图5可对应图4的具体化电路，参考图5，可选的，数据写入模块110包括第三晶体管T3、补偿模块120包括第四晶体管T4、第一复位模块150包括第五晶体管T5、第一发光控制模块170包括第六晶体管T6、存储模块130包括存储电容Cst，发光模块140包括有机发光器件D1，第二复位模块160包括第七晶体管T7，第二发光控制模块包括第八晶体管T8。以下仍以上述各模块包括的晶体管的类型为P型晶体管为例进行示例性说明。
图6是本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序可用于驱动图4和图5所示的像素电路，参考图4、图5和图6，图4和图5所示像素电路的工作过程包括第一复位阶段t11、数据写入阶段t12、发光阶段t13。
在第一复位阶段t11，第二扫描信号端Scan2输入低电平信号，补偿模块120(第四晶体管T4)导通；第三扫描信号输入端输入低电平信号，第一复位模块150(第五晶体管T5)导通，第一复位信号端Vref1的信号通过第一复位模块150传输至驱动晶体管DT的第一极，进而对驱动晶体管DT栅极进行复位；第二复位模块160(第七晶体管T7)导通，第二复位信号端Vref2的信号通过第二复位模块160传输至驱动晶体管DT的第二极，进而对驱动晶体管DT的第二极进行复位，第二复位信号端Vref2的信号通过第二复位模块160和补偿模块120传输至驱动晶体管DT的栅极，进而对驱动晶体管DT的栅极进行复位。在第一复位阶段t11，第一扫描信号端Scan1和发光控制信号端EM输入高电平信号，数据写入模块110(第三晶体管T3)、第一发光控制模块170(第六晶体管T6)和第二发光控制模块180(第八晶体管T8)处于关断状态。通过以上在第一复位阶段t11对像素电路的工作过程的分析可知，在第一复位阶段实现了对驱动晶体管DT的完全复位，进而有利于改善残影。
在数据写入阶段t12，第一扫描信号端Scan1和第二扫描信号端Scan2输入低电平信号，数据写入模块110(第三晶体管T3)、补偿模块120(第四晶体管T4)导通，数据电压端Vdata输入的数据信号通过导通的数据写入模块110、驱动晶体管DT和补偿模块120写入到驱动晶体管DT的栅极，实现向驱动晶体管DT栅极的数据电压写入以及驱动晶体管DT的阈值电压的补偿。
在发光阶段t13，发光控制信号输入端EM输入低电平信号，第一发光控制模块170(第六晶体管T6)和第二发光控制模块180(第八晶体管T8)导通，驱动晶体管DT根据其栅极的数据电压和第一极的电位驱动发光模块140发光。
可选的，图1和图3所示像素电路中，第一复位信号端Vref1和第二复位信号端Vref2为同一复位信号端，即第一复位模块150和第二复位模块160的第一端连接相同的复位信号端，则驱动晶体管DT的栅极、第一极和第二极被复位为相同的电压，即全部为复位信号端提供的复位电压，进而可以实现驱动晶体管DT的关态复位。可选的，该复位电压与任一灰阶对应的数据电压的差值的绝对值大于驱动晶体管DT阈值电压的绝对值，进而可以保证在第一复位阶段后的数据写入阶段，驱动晶体管DT可以导通，进而保证数据电压可以顺利写入到驱动晶体管DT的栅极。
图7是本发明实施例提供的另一种像素电路的结构示意图，图7所示像素电路建立在图4和图5所示像素电路的基础上，参考图7，可选的，像素电路还包括第三复位模块190，第三复位模块190用于根据第一扫描信号端Scan1、第二扫描信号端Scan2和第三扫描信号端Scan3中任一端的信号控制第三复位信号端Vref3与发光模块140的第一端的连接状态。可选的，第三复位模块190的控制端与第一扫描信号端Scan1、第二扫描信号端Scan2和第三扫描信号端Scan3中任一端电连接，第三复位模块190的第一端与第三复位信号端Vref3电连接，第三复位模块190的第二端与发光模块140的第一端电连接。
可选的，第三复位信号端Vref3输入的电压小于第一电源电压端Vdd输入的电压。可选的，第三复位模块190包括第九晶体管T9。
图6所示驱动时序同样适用于图7所示像素电路，以第九晶体管T9也为P型晶体管为例进行示例性说明。当第三复位模块190(第九晶体管T9)的控制端与第一扫描信号端Scan1电连接时，在数据写入阶段t12，第三复位模块190(第九晶体管T9)可将第三复位信号端Vref3的信号传输至发光模块140的第一端，进而对发光模块140的一端进行复位；当第三复位模块190(第九晶体管T9)的控制端与第三扫描信号端Scan3电连接时，在第一复位阶段t11，第三复位模块190可将第三复位信号端Vref3的信号传输至发光模块140的第一端，进而对发光模块140的一端进行复位；当第三复位模块190(第九晶体管T9)的控制端与第二扫描信号端Scan2电连接时，在第一复位阶段t11和数据写入阶段t12，第三复位模块190(第九晶体管T9)可将第三复位信号端Vref3的信号传输至发光模块140的第一端，进而对发光模块140的一端进行复位。
可选的，第一复位信号端Vref1、第二复位信号端Vref2和第三复位信号端Vref3可以为同一复位信号端，进而可以使得包括本实施例中像素电路的显示面板中，通过一条复位信号线连接该共同的复位信号端即可，进而可以减少显示面板中信号线的数量，有利于简化布线和提高像素密度。当然，第一复位信号端Vref1、第二复位信号端Vref2、第三复位信号端Vref3也可为不同复位信号端(连接传输不同复位电压的不同复位信号线)，本实施例在此不做具体限定。
图8是本发明实施例提供的另一种像素电路的结构示意图，该像素电路还包括第一发光控制模块170和第二发光控制模块180，第一发光控制模块170用于根据第一发光控制信号端EM1的信号控制第一电源电压端Vdd与驱动晶体管DT的第一极的连接状态，第二发光控制模块180用于根据第二发光控制信号端EM2的信号控制驱动晶体管DT的第二极与发光模块140的第一端的连接状态；
数据写入模块110的控制端用于根据第一扫描信号端Scan1的信号控制数据电压端Vdata与驱动晶体管DT的第一极的连接状态；
补偿模块120的控制端与第二扫描信号端Scan2电连接；
第一复位模块150的控制端与第三扫描信号端Scan3电连接；
第二复位模块160的控制端与第三扫描信号端Scan3电连接。
参考图8，可选的，第一发光控制模块170与第一发光控制信号端EM1电连接，第一发光控制模块170的第一端与第一电源电压端Vdd电连接，第一发光控制模块170的第二端与驱动晶体管DT的第一极电连接，第二发光控制模块180的控制端与第二发光控制信号端EM2电连接，第二发光控制模块180的第一端与驱动晶体管DT的第二极电连接，第二发光控制模块180的第二端与发光模块140的第一端电连接，发光模块140的第二端与第二电源电压端Vss电连接；
数据写入模块110的控制端与第一扫描信号端Scan1电连接，数据写入模块110的第一端与数据电压端Vdata电连接，数据写入模块110的第二端与驱动晶体管DT的第一极电连接。
可选的，第一发光控制信号端EM1和第二发光控制信号端EM2为不同输入端，第二发光控制模块180用于在第一复位阶段，在第二发光控制信号端EM2输入的导通控制信号的控制导通，第一发光控制模块170用于在第一复位阶段，在第一发光控制信号端EM1输入的关断控制信号的控制下关断。
继续参考图8，可选的，数据写入模块110包括第三晶体管T3、补偿模块120包括第四晶体管T4、第一复位模块150包括第五晶体管T5、第一发光控制模块170包括第六晶体管T6、存储模块130包括存储电容Cst，发光模块140包括有机发光器件D1，第二复位模块160包括第七晶体管T7，第二发光控制模块包括第八晶体管T8。以下仍以上述各模块包括的晶体管的类型为P型晶体管为例进行示例性说明。
图9是本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序可适用于图8所示像素电路，参考图8和图9，图8所示像素电路的工作过程包括第一复位阶段t21、数据写入阶段t22、发光阶段t23。
图8所示像素电路与图4所示像素电路的区别仅在于，图8中第一发光控制模块170的控制端所连接的第一发光控制信号端EM1和第二发光控制模块180的控制端所连接的第二发光控制信号端EM2为不同的发光控制信号端；相应的，图9所示驱动时序与图6所示驱动时序的不同仅在于图9所示驱动时序中，分别包括第一发光控制信号端EM1的时序和第二发光控制信号端EM2的时序，且第一发光控制信号端EM1和第二发光控制信号端EM2对应的时序不同。图8所述像素电路的工作过程与图4所示像素电路的工作过程的不同之处在于，参考图8和图9，图8所示像素电路中，在第一复位阶段t21，第二发光控制信号端EM2输入低电平信号，其他信号端与图3所示像素电路在第一复位阶段的时序相同，则在第一复位阶段t21，第二复位信号端Vref2的信号可通过导通的第二复位模块160(第七晶体管T7)和第二发光控制模块180(第八晶体管T8)传输至发光模块140的第一端，进而在第一复位阶段t21通过第二发光控制模块180(第八晶体管T8)实现对发光模块140第一端的复位，避免发光模块140第一端残留电荷对显示效果的影响。与图7所示像素电路相比，图8所示像素电路无需设置第三复位模块即可实现对发光模块第一端的复位，进而可以减少像素电路中晶体管个数，有利于提高像素密度。
图6所示像素电路，在第一复位阶段t21，可实现对驱动晶体管DT的完全复位，在数据写入阶段t22，实现向驱动晶体管DT栅极的数据电压的写入和驱动晶体管DT阈值电压的补偿，在发光阶段t23，第一发光控制模块170(第六晶体管T6)和第二发光控制模块180(第八晶体管T8)导通，驱动晶体管DT驱动发光模块140发光，具体过程与图3所示像素电路工作过程相同，在此不再赘述。
另外，将图1、图2、图4、图5、图7和图8所示像素电路制作在显示面板中时，对于包括本实施例像素电路的显示面板，相邻的两行像素电路中，前一行像素电路的第一扫描信号端Scan1和后一行像素电路的第三扫描信号端Scan3可以连接相同的扫描线，进而可以减少显示面板中扫描线的条数；即相邻的两行像素电路中，前一行像素电路的数据写入阶段可以和后一行像素电路的第一复位阶段同时进行，并且因每条扫描线连接一级移位寄存器，因此扫描线条数的减少可以使得扫描电路中移位寄存器的级数也可相应减少，进而有利于显示面板窄边框的实现。
可选的，上述实施例中，图1、图2、图4、图5、图7和图8所示像素电路中，第一复位模块150的第二端和数据写入模块110的第二端通过同一信号线与驱动晶体管DT的第二极电连接，进而可以减少显示区内的走线条数，降低显示区内走线密度，有利于简化布线。
图10是本发明实施例提供的另一种像素电路的结构示意图，参考图10，该像素电路中，数据写入模块110用于根据第一扫描信号端Scan1的信号控制数据电压端Vdata与驱动晶体管DT第一极的连接状态；
补偿模块120的控制端与第二扫描信号端Scan2电连接；
第一复位模块150的控制端与第一发光控制输入端EM1电连接，第一复位模块150的第一端与第一电源电压端Vdd电连接；
第二复位模块160的控制端第三扫描信号端Scan3电连接，其中第一电源电压端Vdd作为第一复位信号端Vref1和第二复位信号端Vref2；
像素电路还包括发光控制模块181和第三复位模块190，发光控制模块181用于根据第二发光控制信号端EM2的信号控制驱动晶体管DT的第二极与发光模块140的第一端的连接状态，发光模块140的第二端与第二电源电压端Vss电连接；
第三复位模块190的控制端与第四扫描信号端Scan4电连接，第三复位模块190的第一端与第三复位信号端Vref3电连接，第三复位模块190的第二端与发光控制模块181的第一端电连接，第三复位模块190和补偿模块120用于在第二复位阶段，将第三复位信号端Vref3的信号传输至驱动晶体管DT的栅极；
其中，第二复位阶段介于第一复位阶段和数据写入阶段之间，第三复位信号端Vref3输入的复位电压小于第一电源电压端Vdd所输入的电压。
可选的，数据写入模块110的控制端与第一扫描信号端Scan1电连接，数据写入模块110的第一端与数据电压端Vdata电连接，数据写入模块110的第二端与驱动晶体管DT的第一极电连接。可选的，发光控制模块181的控制端与第二发光控制信号端EM2电连接，发光控制模块181的第一端与驱动晶体管DT的第二极电连接，发光控制模块181的第二端与发光模块140的第一端电连接。
具体的，参考图10和图8可知，图10所示像素电路中第一复位模块150的连接关系与图8中第一发光控制模块170的连接关系相同，因此，图8中将现有像素电路中的第一发光控制模块170复用为第一复位模块，进而不需在像素电路中额外增设第一复位模块，进而使得像素电路所包括模块数量较少，因第一复位模块通常包括薄膜晶体管，因此相应的，可以使得像素电路中所包括的薄膜晶体管的数量减少，进而有利于减小像素电路的面积，提高像素密度。并且，将像素电路中的第一电源电压端Vdd复用为第一复位信号端Vref1和第二信号端，则在包括本实施例像素电路的显示面板中，可以无需额外设置第一复位信号端Vref1和第二信号端传输复位信号的信号线，进而可以减少显示面板中的布线数量，有利于简化布线。
图11是本发明实施例提供的另一种像素电路的结构示意图，该像素电路可对应图10的具体化电路，参考图11，可选的，可选的，数据写入模块110包括第三晶体管T3、补偿模块120包括第四晶体管T4、第一复位模块150包括第六晶体管T6、发光控制模块181包括第八晶体管T8、存储模块130包括存储电容Cst，发光模块140包括有机发光器件D1，第二复位模块160包括第七晶体管T7，第三复位模块190包括第九晶体管T9。以下仍以上述各模块包括的晶体管的类型为P型晶体管为例进行示例性说明。
图12是本发明实施例提供的另一种像素电路的驱动时序图，图12所示驱动时序可适用于图10和图11所示像素电路，参考图10、图11和图12，图10和图11所示像素电路的工作过程包括第一复位阶段t31、第二复位阶段t32、数据写入阶段t33、发光阶段t34。
在第一复位阶段t31，第二扫描信号端Scan2输入低电平信号，补偿模块120(第四晶体管T4)导通；第三扫描信号输入端输入低电平信号，第二复位模块160(第七晶体管T7)导通，第一电源电压端Vdd(复用作第二复位信号端Vref2)的信号通过第二复位模块160(第七晶体管T7)传输至驱动晶体管DT的第二极，进而对驱动晶体管DT的第二极进行复位，第二复位信号端Vref2的信号通过第二复位模块160(第七晶体管T7)和补偿模块120(第四晶体管T4)传输至驱动晶体管DT的栅极，进而对驱动晶体管DT的栅极进行复位。第一发光控制信号端EM1输入低电平信号，第一复位模块150(第六晶体管T6)导通，第一电源电压端Vdd(复用为第一复位信号端Vref1)的信号通过第一复位模块150(第六晶体管T6)传输至驱动晶体管DT的第一极，进而实现对驱动晶体管DT第一极的复位。即在第一复位阶段，驱动晶体管DT的栅极、第一极和第二极均被复位为第一电源电压端Vdd所输入的电压，进而实现驱动晶体管DT的关态完全复位，进而有利于改善残影。
在第二复位阶段t32，第二扫描信号端Scan2输入低电平信号，补偿模块120(第四晶体管T4)导通；第四扫描信号端Scan4输入低电平信号，第三复位模块190(第九晶体管T9)导通，第三复位信号端Vref3的信号通过第三复位模块190(第九晶体管T9)传输至驱动晶体管DT的栅极，第三复位信号端Vref3的信号通过第三复位模块190(第九晶体管T9)和补偿模块120(第四晶体管T4)传输至驱动晶体管DT的第二极，进而将第三复位信号端Vref3输入的复位电压传输至驱动晶体管DT的栅极和第二极，该复位电压小于第一电源电压端Vdd所输入的电压，并且可选的，该复位电压与任一灰阶对应的数据电压的差值的绝对值大于驱动晶体管DT阈值电压的绝对值，进而可以保证在下一阶段进行数据写入时，驱动晶体管DT可以导通，保证在数据写入阶段数据电压的顺利写入。并且，在第二复位阶段t32，第二发光控制信号端EM2可输入低电平信号，发光控制模块181(第八晶体管T8)导通，进而使得第三复位信号端Vref3的复位电压通过第三复位模块190(第九晶体管T9)和发光控制模块181(第八晶体管T8)传输至发光模块140的第一端，实现对发光模块140第一端的复位。
在数据写入阶段t33，第一扫描信号端Scan1和第二扫描信号端Scan2输入低电平信号，数据写入模块110(第三晶体管T3)、补偿模块120(第四晶体管T4)导通，数据电压端Vdata输入的数据信号通过导通的数据写入模块110、驱动晶体管DT和补偿模块120写入到驱动晶体管DT的栅极，实现向驱动晶体管DT栅极的数据电压写入以及驱动晶体管DT的阈值电压的补偿。
在发光阶段t34，第一发光控制信号端EM1和第二发光控制信号端EM2输入低电平信号，第一复位模块150(第六晶体管T6)和发光控制模块181(第八晶体管T8)导通，驱动晶体管DT根据其栅极的数据电压和第一极的电位驱动发光模块140发光。
图13是本发明实施例提供的另一种像素电路的结构示意图，参考图13，可选的，该像素电路包括第三复位模块190，且图13所示像素电路与图11所示像素电路的区别在于，第三复位模块190的第二端与发光控制模块181的第二端电连接，第三复位模块190、发光控制模块181、补偿模块120用于在第二复位阶段，将第三复位信号端Vref3的信号传输至驱动晶体管DT的栅极。
图12所示驱动时序同样适用于图13所示的像素电路，图13所示像素电路与图11所示像素电路工作过程区别在于，图13所示像素电路中，在第二复位阶段t32，第三复位信号端Vref3的信号通过导通的第三复位模块190、发光控制模块181传输至驱动晶体管DT的第二极，第三复位信号端Vref3的信号通过导通的第三复位模块190、发光控制模块181和补偿模块120传输至驱动晶体管DT的栅极；并且在第二阶段，第三复位信号端Vref3的信号通过第三复位模块190传输至发光模块140的第一端，实现对发光模块140第一端的复位。除此之外，在各个阶段的工作过程与图11所示像素电路的工作过程相同，在此不再赘述。
本发明上述任意实施例的像素电路中，发光模块140可以是有机发光二极管，发光模块140的第一端可以是有机发光二极管的阳极，发光模块140的第二端可以是有机发光二极管的阴极。且本发明上述任意实施例的像素电路中，驱动晶体管DT的第一极可以是驱动晶体管DT的源极，驱动晶体管DT的第二极可以是驱动晶体管DT的第二极。
本发明上述任意实施例提供的像素电路，第二复位信号端Vref2的信号通过第二复位模块160和补偿模块120传输至驱动晶体管DT的栅极，即第二复位模块160不直接与驱动晶体管DT的栅极电连接，与现有技术中将用于对驱动晶体管DT栅极进行复位的晶体管直接与驱动晶体管DT连接的像素电路相比，可以减少存储模块130的漏电路径，进而使得驱动晶体管DT栅极的电位可以得到更好的保持，进而有利于提高显示效果。
本发明实施例还提供了一种像素电路的驱动方法，图14是本发明实施例提供的一种像素电路的驱动方法的流程图，该驱动方法可用于驱动本发明任意实施例提供的像素电路，参考图14，该像素电路的驱动方法包括：
步骤210、在第一复位阶段，向第一复位模块的控制端提供导通控制信号，第一复位模块将第一复位信号端输入的信号传输至驱动晶体管的第一极；向第二复位模块的控制端提供导通控制信号，第二复位模块在第一复位阶段，将第二复位信号端输入的信号传输至驱动晶体管的第二极；向补偿模块的控制端提供导通控制信号，补偿模块将传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极。
可选的，该像素电路的驱动方法还包括在数据写入阶段，向数据写入模块的控制端和补偿模块的控制端提供导通控制信号，数据写入模块和补偿模块将数据电压传输至驱动晶体管的栅极；
在发光阶段，驱动晶体管根据自身栅极和第一极的电位驱动发光模块发光。
本实施例提供的像素电路的驱动方法，通过在第一复位阶段，第一复位模块将第一复位信号端输入的信号传输至驱动晶体管的第一极，以及第二复位模块将第二复位信号端输入的信号传输到驱动晶体管的第二极，以及补偿模块将通过第二复位模块传输至驱动晶体管第二极的信号传输至驱动晶体管的栅极(第二复位信号端的信号通过第二复位模块和补偿模块传输至驱动晶体管的栅极)，使得在第一复位阶段，驱动晶体管的栅极、第一极和第二极都得到复位，进而可以使得显示面板中所包括的各像素电路中驱动晶体管在第一复位阶段后初始状态完全一致，可以实现对驱动晶体管的完全复位，因此在包括多个像素电路的显示面板中，各个像素电路中的驱动晶体管在第一复位阶段都可以被恢复为相同的状态，则在不同帧中进行灰阶切换时，无论上一帧显示灰阶是否相同，在本帧的第一复位阶段，驱动晶体管都会恢复到相同的初始状态，进而使得灰阶切换过程中驱动晶体管内部的有源层、栅极绝缘层、以及有源层和栅极绝缘层界面处的载流子的捕获和释放程度趋于一致，使得由不同灰阶向同一灰阶切换时，驱动晶体管可以产生相同的驱动电流，则发光模块的发光亮度基本一致，进而改善残影现象。
本发明实施例还提供了一种显示面板，图15是本发明实施例提供的一种显示面板的结构示意图，参考图15，该显示面板10包括本发明任意实施例提供的像素电路100，还包括多条数据线(DL1、DL2、DL3、DL4……)、多条扫描线(S1、S2、S3……)以及多条复位信号线(Vr1、Vr2、Vr3、Vr4……)和驱动芯片200，每条数据线连接至少一列像素100，示例性的，对于图1所示像素电路，每行像素电路可连接三条扫描线(例如称之为第一扫描线、第二扫描线和第三扫描线)，其中第一扫描线连接像素电路的第一扫描信号端，第二扫描线连接像素电路的第二扫描信号端，第三扫描线连接像素电路的第三扫描信号端。图15所示显示面板以第一复位信号端和第二复位信号端为连接相同的复位信号线进行示出。
本实施例所提供显示面板，包括本发明上述任意实施例提供的像素电路，因此具有上述实施例中像素电路改善短期残影的技术效果。
图16是本发明实施例提供的另一种显示面板的结构示意图，可选的，该显示面板包括图1、图2、图4、图5、图7或图8所示像素电路，参考图15，相邻的两行像素电路中，以第一行像素电路和第二行像素电路为例，前一行像素电路(第一行像素电路)的第一扫描信号端和后一行像素电路(第二行像素电路)的第三扫描信号端可以连接相同的扫描线(S3)，进而可以减少显示面板中扫描线的数量，简化布线。
需要说明的是，对于包括图10、图11和图13所示像素电路的显示面板，相邻的三行像素电路中(例如第n行至第n+2行)，第n行像素电路的第一扫描信号端可连接第n条扫描线，第n+1行像素电路的第四扫描信号端可连接第n条扫描线，第n+2行像素电路的第三扫描信号端连接第n条扫描线，即相邻三行像素电路中，第一行像素电路的第一扫描信号端、第二行像素电路的第四扫描信号端、第三行像素电路的第第三扫描信号端可连接相同的扫描线，进而进一步减少扫描线的布线数量，简化显示面板布线。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (6)

1.一种像素电路，其特征在于，包括：补偿模块、驱动晶体管、发光模块、第一复位模块和第二复位模块；
所述第一复位模块用于在第一复位阶段，将第一复位信号端输入的信号传输至所述驱动晶体管的第一极以对所述驱动晶体管的第一极复位；
所述第二复位模块用于在第一复位阶段，将第二复位信号端输入的信号传输至所述驱动晶体管的第二极以及发光模块的第一端，以对所述驱动晶体管的第二极和所述发光模块的第一端复位；
所述补偿模块用于在第一复位阶段，将传输至所述驱动晶体管第二极的信号传输至所述驱动晶体管的栅极以对所述驱动晶体管的栅极复位；
所述第一复位模块的第一端与第一复位信号端电连接，所述第一复位模块的第二端与所述驱动晶体管的第一极电连接，
所述第二复位模块的第一端与第二复位信号端电连接，所述第二复位模块的第二端与所述驱动晶体管的第二极电连接，
所述第二复位模块包括第一晶体管和第二晶体管，其中所述第一晶体管的栅极与第二扫描信号端或第三扫描信号端电连接，所述第一晶体管的第一极作为所述第二复位模块的第一端，所述第一晶体管的第二极与所述发光模块的第一端电连接；所述第二晶体管的栅极与第二发光控制输入端电连接，所述第二晶体管的第一极与所述第一晶体管的第二极电连接，所述第二晶体管的第二极作为所述第二复位模块的第二端；
所述像素电路还包括第一发光控制模块，所述第一发光控制模块用于根据第一发光控制信号端的信号控制第一电源电压端与驱动晶体管的第一极之间的连接状态。
2.根据权利要求1所述的像素电路，其特征在于，
所述像素电路还包括数据写入模块和存储模块；
所述数据写入模块和所述补偿模块用于在数据写入阶段，将数据电压传输是驱动晶体管的栅极；
所述存储模块用于存储保持所述驱动晶体管栅极的电压；
所述驱动晶体管用于在发光阶段，根据自身栅极和第一极的电位驱动所述发光模块发光。
3.根据权利要求2所述的像素电路，其特征在于，
所述数据写入模块用于根据第一扫描信号端的信号控制数据电压端与所述驱动晶体管的第一极的连接状态；
所述补偿模块的控制端与第二扫描信号端电连接；
所述第一复位模块的控制端与第三扫描信号端电连接；
所述第一复位信号端和所述第二复位信号端为同一复位信号端。
4.根据权利要求3所述的像素电路，其特征在于，所述第一复位模块的第二端和所述数据写入模块的第二端通过同一信号线与所述驱动晶体管的第二极电连接。
5.一种像素电路的驱动方法，其特征在于，用于驱动权利要求1-4任一项所述的像素电路，所述像素电路的驱动方法包括：
在第一复位阶段，向所述第一复位模块的控制端提供导通控制信号，所述第一复位模块将第一复位信号端输入的信号传输至所述驱动晶体管的第一极；向所述第二复位模块的控制端提供导通控制信号，所述第二复位模块在第一复位阶段，将第二复位信号端输入的信号传输至所述驱动晶体管的第二极以及发光模块的第一端；向所述补偿模块的控制端提供导通控制信号，所述补偿模块将传输至所述驱动晶体管第二极的信号传输至所述驱动晶体管的栅极。
6.一种显示面板，其特征在于，包括权利要求1-4任一项所述的像素电路。
CN202010312697.1A 2020-04-20 2020-04-20 像素电路及其驱动方法、显示面板 Active CN111462694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010312697.1A CN111462694B (zh) 2020-04-20 2020-04-20 像素电路及其驱动方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010312697.1A CN111462694B (zh) 2020-04-20 2020-04-20 像素电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN111462694A CN111462694A (zh) 2020-07-28
CN111462694B true CN111462694B (zh) 2022-06-10

Family

ID=71684610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010312697.1A Active CN111462694B (zh) 2020-04-20 2020-04-20 像素电路及其驱动方法、显示面板

Country Status (1)

Country Link
CN (1) CN111462694B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883043A (zh) * 2020-07-30 2020-11-03 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
CN112102778B (zh) 2020-10-10 2022-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
CN117995090A (zh) * 2020-10-15 2024-05-07 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112116897A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 一种像素驱动电路、显示面板以及驱动方法
CN112289269A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 一种像素电路及其控制方法和显示面板
CN113066434B (zh) * 2021-03-24 2023-07-18 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN113299242A (zh) * 2021-05-24 2021-08-24 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN113892132B (zh) * 2021-06-23 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
EP4300471A4 (en) * 2021-07-30 2024-03-06 Boe Technology Group Co Ltd PIXEL CIRCUIT AND CONTROL METHOD THEREOF AND DISPLAY DEVICE
CN113948038B (zh) * 2021-10-29 2023-03-14 维信诺科技股份有限公司 像素电路及其驱动方法
CN114170959A (zh) * 2021-11-25 2022-03-11 云谷（固安）科技有限公司 像素驱动电路及显示面板
CN114283744A (zh) * 2021-12-30 2022-04-05 重庆惠科金渝光电科技有限公司 显示单元的驱动方法、显示面板及显示装置
CN114974110A (zh) * 2022-04-26 2022-08-30 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备
CN114882837B (zh) * 2022-04-26 2023-09-08 Oppo广东移动通信有限公司 像素驱动电路、控制方法、显示屏及显示设备
WO2024065212A1 (zh) * 2022-09-27 2024-04-04 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558287B (zh) * 2017-01-25 2019-05-07 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
CN107342044B (zh) * 2017-08-15 2020-03-03 上海天马有机发光显示技术有限公司 像素电路、显示面板和像素电路的驱动方法
CN107358917B (zh) * 2017-08-21 2020-04-28 上海天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN107610652B (zh) * 2017-09-28 2019-11-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN110942743B (zh) * 2019-12-26 2021-04-13 云谷（固安）科技有限公司 像素电路的驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN111462694A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111462694B (zh) 像素电路及其驱动方法、显示面板
CN110942743B (zh) 像素电路的驱动方法、显示面板和显示装置
CN111445858A (zh) 像素电路及其驱动方法、显示装置
US11030959B2 (en) Pixel circuit and driving method thereof, and display device
CN110660360B (zh) 像素电路及其驱动方法、显示面板
WO2021190077A1 (zh) 像素电路、显示面板和像素电路的驱动方法
CN113838421A (zh) 像素电路及其驱动方法、显示面板
US11328668B2 (en) Pixel circuit and driving method thereof, and display panel
CN113299230A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN112233621B (zh) 一种像素驱动电路、显示面板及电子设备
CN112908246A (zh) 像素电路及其驱动方法、显示面板
CN111477166A (zh) 像素电路、像素驱动方法和显示装置
CN113327550B (zh) 像素电路和显示面板
CN111354314A (zh) 像素电路、像素电路的驱动方法和显示面板
CN113421514B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN112908245B (zh) 像素电路及其驱动方法、显示面板
CN112289269A (zh) 一种像素电路及其控制方法和显示面板
CN113851083A (zh) 像素驱动电路及显示面板
CN110992891A (zh) 一种像素驱动电路、驱动方法和显示基板
CN111243515A (zh) 像素电路、显示面板和像素电路的驱动方法
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN109903727B (zh) 一种数字驱动像素电路、显示面板和显示装置
US20220139337A1 (en) Pixel circuit and display panel
CN111613178A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN113724640A (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant