CN113870790B - 像素电路及其驱动方法、显示面板和显示装置 - Google Patents

像素电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN113870790B
CN113870790B CN202111074950.5A CN202111074950A CN113870790B CN 113870790 B CN113870790 B CN 113870790B CN 202111074950 A CN202111074950 A CN 202111074950A CN 113870790 B CN113870790 B CN 113870790B
Authority
CN
China
Prior art keywords
transistor
light
pixel circuit
module
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111074950.5A
Other languages
English (en)
Other versions
CN113870790A (zh
Inventor
刘志
高娅娜
吴飞
李玥
周星耀
田雪琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202111074950.5A priority Critical patent/CN113870790B/zh
Publication of CN113870790A publication Critical patent/CN113870790A/zh
Priority to US17/669,648 priority patent/US11749193B2/en
Application granted granted Critical
Publication of CN113870790B publication Critical patent/CN113870790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板和显示装置，该像素电路应用于显示面板，该像素电路包括：数据写入模块、驱动晶体管、漏流改善模块、第一电源端以及数据信号端；数据写入模块用于在数据写入阶段，将数据信号端的数据信号写入至驱动晶体管的栅极；漏流改善模块用于在漏流改善阶段，将数据写入模块产生的漏电流传输至第一电源端；驱动晶体管用于在发光阶段，驱动发光元件进行发光；其中，漏流改善阶段至少位于数据写入阶段与发光阶段之间。本发明实施例能够提高发光元件的发光准确性，从而有利于提高显示面板的显示均一性。

Description

像素电路及其驱动方法、显示面板和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有自发光、驱动电压低、发光效率高、响应时间短、可实现柔性显示等优点，而成为当前最具发展潜力的显示器。
OLED显示器的OLED元件属于电流驱动型元件，需要设置相应的像素电路为OLED元件提供驱动电流，以使OLED元件能够发光。OLED显示器的像素驱动电路通常包括晶体管和电容等器件；其中，像素电路的晶体管可以包括驱动晶体管和数据写入晶体管，通过数据写入晶体管在数据写入阶段，将数据信号端的数据信号写入至驱动晶体管的栅极，使得驱动晶体管能够在发光阶段，根据其栅极的电压产生驱动OLED元件的驱动电流。
但是，由于晶体管本身的特性，使得晶体管在关断时仍会有较小的电流(漏电流)通过，如此数据写入阶段完成后，由数据写入晶体管产生的漏电流会影响驱动晶体管产生的驱动电流，从而影响发光阶段中发光元件的发光亮度；并且，在数据写入阶段与发光阶段之间间隔时间较长时，因漏电流而积累的电荷量较多，其对驱动晶体管所产生的驱动电流的影响更为明显，从而影响显示面板的显示均一性。
发明内容
针对上述存在问题，本发明实施例提供一种像素电路及其驱动方法、显示面板和显示装置，以降低漏电流对驱动晶体管产生驱动电流的影响，从而提高显示效果。
第一方面，本发明实施例提供了一种像素电路，应用于显示面板，包括：数据写入模块、驱动晶体管、漏流改善模块、第一电源端以及数据信号端；
所述数据写入模块用于在数据写入阶段，将所述数据信号端的数据信号写入至所述驱动晶体管的栅极；
所述漏流改善模块用于在漏流改善阶段，将所述数据写入模块产生的漏电流传输至所述第一电源端；
所述驱动晶体管用于在发光阶段，驱动发光元件进行发光；
其中，所述漏流改善阶段至少位于所述数据写入阶段与所述发光阶段之间。
第二方面，基于同一发明构思，本发明实施例还提供了一种像素电路的驱动方法，用于驱动上述像素电路，所述像素电路应用于显示面板，包括：
在数据写入阶段，所述数据写入模块将所述数据信号端的数据信号写入至所述驱动晶体管的栅极；
在漏流改善阶段，所述漏流改善模块将所述数据写入模块产生的漏电流传输至所述第一电源端；
在发光阶段，所述驱动晶体管驱动发光元件进行发光；
其中，所述漏流改善阶段至少位于所述数据写入阶段与所述发光阶段之间。
第三方面，基于同一发明构思，本发明实施例还提供了一种显示面板，包括：多个上述像素电路。
第四方面，基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述显示面板。
本发明实施例提供的像素电路及其驱动方法、显示面板和显示装置，通过在像素电路中设置漏流改善模块，以在数据写入阶段与发光阶段之间的漏流改善阶段，能够将数据写入模块产生的漏电流传输至第一电源，以防数据写入模块产生的漏电流，影响驱动晶体管驱动发光元件进行发光时的发光亮度，从而能够使得发光元件进行准确发光，以在将像素电路应用于显示面板中时，能够提高显示面板的显示均一性，进而提高显示面板的显示效果；同时，通过在像素电路中设置漏流改善模块还能够防止因非发光阶段，漏电流漏至发光元件，而致使发光元件进行微弱的发光，即像素偷亮的现象产生。
附图说明
图1是本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的一种像素电路的具体电路结构示意图；
图3是与图2对应的一种像素电路的驱动时序图；
图4是本发明实施例提供的又一种像素电路的具体电路结构示意图；
图5是本发明实施例提供的一种显示面板的结构示意图；
图6是本发明实施例提供的一种显示面板中发光控制驱动电路的驱动时序图；
图7是与图4对应的一种像素电路的驱动时序图；
图8是本发明实施例提供的一种显示面板的驱动时序图；
图9是本发明实施例提供的一种像素电路的俯视结构示意图；
图10是本发明实施例提供的一种像素电路的膜层结构示意图；
图11是本发明实施例提供的又一种像素电路的膜层结构示意图；
图12是本发明实施例提供的又一种像素电路的膜层结构示意图；
图13是本发明实施例提供的又一种像素电路的结构示意图；
图14是本发明实施例提供的又一种像素电路的具体电路结构示意图；
图15是与图14对应的一种像素电路的驱动时序图；
图16是本发明实施例提供的又一种像素电路的结构示意图；
图17是本发明实施例提供的又一种像素电路的具体电路结构示意图；
图18是与图17对应的一种像素电路的驱动时序图；
图19是本发明实施例提供的又一种像素电路的结构示意图；
图20是本发明实施例提供的又一种像素电路的具体电路结构示意图；
图21是本发明实施例提供的又一种像素电路的结构示意图；
图22为相关技术中一种显示面板的响应时间与发光亮度的关系示意图；
图23为本发明实施例提供的一种显示面板的响应时间与发光亮度的关系示意图；
图24是本发明实施例提供的又一种像素电路的具体电路结构示意图；
图25是本发明实施例提供的又一种像素电路的具体电路结构示意图；
图26是本发明实施例提供的又一种像素电路的具体电路结构示意图；
图27是本发明实施例提供的又一种像素电路的俯视结构示意图；
图28为沿图27中A-A截面的一种剖面结构示意图；
图29是本发明实施例提供的一种像素电路的驱动方法的流程图；
图30是本发明实施例提供的又一种像素电路的驱动方法的流程图；
图31是本发明实施例提供的又一种像素电路的驱动方法的流程图；
图32是本发明实施例提供的又一种像素电路的驱动方法的流程图；
图33是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在不脱离本发明的精神或范围的情况下，在本发明中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本发明的修改和变化。需要说明的是，本发明实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
相关技术的显示面板中，位于同一列的至少部分像素电路共用数据信号线，数据信号线会分时传输各像素电路对应的数据信号，并分时写入至各像素电路，以使各像素电路能够根据所接收的数据信号驱动对应的发光元件发出相应亮度等级的光。像素电路中通常包括数据信号端、用于控制数据信号端的数据信号写入与否的数据写入模块、以及用于根据所写入的数据信号驱动发光元件进行发光的驱动晶体管，数据信号线与各像素电路的数据信号端电连接，使得数据信号线所传输的数据信号会传输至各像素电路的数据信号端，通过控制各像素电路中数据写入模块的分时导通，实现数据信号的分时写入。
但是，在像素电路中数据写入模块控制其对应的数据信号写入之后，即使该像素电路的数据写入模块处于关闭状态，也会因该像素电路的数据信号端接收到其它像素电路的数据信号，而使得该像素电路的数据写入模块产生相应的漏电流，该漏电流会影响写入至该像素电路的数据信号，从而在该像素电路中驱动晶体管根据其数据信号驱动发光元件进行发光时，会影响发光元件的准确性，尤其是在显示面板所显示的画面为“白衬底中有黑色图形”的情况下，因受数据写入模块的漏电流的影响，白衬底的位置处也会出现和黑色图形形状类似的暗区，从而影响显示面板的显示效果；并且，在像素电路的数据写入阶段与发光阶段之间间隔时间较长时，因数据写入模块的漏电流对写入的数据信号的影响较大，从而对发光阶段发光元件的发光亮度的影响更为明显，进而影响显示面板的显示均一性；同时，通过在像素电路中设置漏流改善模块还能够防止因非发光阶段，漏电流漏至发光元件，而致使发光元件进行微弱的发光，即像素偷亮的现象产生。
为解决上述问题，本发明实施例提供一种像素电路，其可应用于显示面板，该像素电路可以包括数据写入模块、驱动晶体管、漏流改善模块、第一电源端以及数据信号端；数据写入模块可以用于在数据写入阶段，将数据信号端的数据信号写入至驱动晶体管的栅极；漏流改善模块可以用于在漏流改善阶段，将数据写入模块产生的漏电流传输至第一电源端；驱动晶体管用于在发光阶段，驱动发光元件进行发光；其中，漏流改善阶段至少位于数据写入阶段与发光阶段之间。
采用上述技术方案，通过在像素电路中设置漏流改善模块，以至少在数据写入阶段与发光阶段之间的漏流改善阶段，能够将数据写入模块产生的漏电流传输至第一电源，以防数据写入模块产生的漏电流，影响驱动晶体管驱动发光元件进行发光时的发光亮度，从而能够使得发光元件进行准确发光，以在将像素电路应用于显示面板中时，能够提高显示面板的显示均一性，进而提高显示面板的显示效果。
以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1是本发明实施例提供的一种像素电路的结构示意图，如图1所示，像素电路10中设置有数据写入模块11、驱动晶体管T和数据信号端DATA；在数据写入阶段，数据写入模块11能够将数据信号端DATA的数据信号Vdata写入至驱动晶体管T的栅极；在发光阶段，驱动晶体管T能够依据数据写入阶段写入至其栅极的数据信号产生相应的驱动电流，并在将该驱动电流提供至发光元件20时，能够驱动发光元件20进行发光。
通常在一定亮度范围内，发光元件的发光亮度会随驱动晶体管T所提供的驱动电流变化而变化，而驱动电流的大小与驱动晶体管T的栅极电压相关，即驱动晶体管T产生的驱动电流Id为：
Id＝k*(Vgs-Vth)2
其中，k为与驱动晶体管T的结构和材料相关的系数，Vth为驱动晶体管的阈值电压，Vgs为驱动晶体管T的栅极与其源极之间的电压差，即当驱动晶体管T的源极电压保持恒定时，驱动晶体管T产生的驱动电流随着其栅极电压变化而变化。
可以理解的是，在驱动晶体管T的源极电压不变时，若驱动晶体管T为P型晶体管，则该驱动晶体管T的栅极电位越低，驱动晶体管T所产生的驱动电流越大；若驱动晶体管T为N型晶体管，则该驱动晶体管T的栅极电位越高，驱动晶体管T产生的驱动电流越大；因此，当需要发光元件20在不同时刻呈现出不同发光亮度时，可在不同的数据写入阶段向驱动晶体管T的栅极写入不同的数据信号。为便于描述，本发明实施例以驱动晶体管T为P型晶体管为例，对本发明实施例的技术方案进行示例性的说明。
同时，像素电路10中还设置有漏流改善模块12和第一电源端PVDD，且至少在数据写入阶段与发光阶段之间的漏流改善阶段，该漏流改善模块12能够将数据写入模块11产生的漏电流传输至第一电源端PVDD，以防数据写入模块11产生的漏电流，影响驱动晶体管T驱动发光元件20进行发光时的发光亮度，从而能够使得发光元件20进行准确发光，以在将像素电路10应用于显示面板中时，能够提高显示面板的显示均一性，进而提高显示面板的显示效果；同时，通过在像素电路10中设置漏流改善模块12还能够防止因非发光阶段，漏电流漏至发光元件20，而致使发光元件20进行微弱的发光，即像素偷亮的现象产生。
其中，当漏流改善阶段的时间为t，数据写入阶段的时间为t'时，漏流改善阶段的时间的取值范围为t≥n t'，n≥10；此时，若漏流改善阶段位于数据写入阶段与发光阶段之间，则同一像素电路10的数据写入阶段与发光阶段之间间隔较长的时间，即在显示面板进行多行像素电路10的数据写入之后，才会控制第一行像素电路10进入发光阶段，驱动发光元件进行发光，以实现dimming驱动，提高显示面板的显示质量。
需要说明的是，本发明实施例提供的像素电路中漏流改善模块、数据写入模块之间的连接关系可依据实际需要进行设置，且在漏流改善模块能够将数据写入模块产生的漏电流传输至第一电源端的前提下，本发明实施例对漏流改善模块与数据写入模块的具体连接关系不做具体限定。以下就典型的示例对本发明实施例的技术方案进行示例性的说明。
可选的，继续参考图1，漏流改善模块12的第一端与第一电源端PVDD电连接，漏流改善模块12的第二端与数据写入模块11的第二端电连接；数据写入模块11的第一端与数据信号端DATA电连接。如此，漏流改善模块12与数据写入模块11直接电连接，能够将由数据写入模块11产生的漏电流直接传输至第一电源端PVDD，以防数据写入模块11产生的漏电流影响数据写入阶段写入至驱动晶体管T的栅极的电位。
可选的，图2是本发明实施例提供的一种像素电路的具体电路结构示意图，如图2所示，漏流改善模块12可以包括第一晶体管M1；此时，像素电路10还包括第一控制端S1，第一晶体管M1的栅极与第一控制端S1电连接，第一晶体管M1的第一极与第一电源端PVDD电连接，第一晶体管M1的第二极与数据写入模块11的第二端电连接。如此，第一晶体管M1能够在第一控制端S1的第一控制信号的控制下导通或关闭，其在第一晶体管M1导通时，能够将数据写入模块11产生的漏电流传输至第一电源端PVDD，以防数据写入模块11产生的漏电流，影响发光元件20的发光亮度。
其中，数据写入模块11可以包括数据写入晶体管M2；此时，像素电路10还可以包括第二控制端S2；该数据写入晶体管M2的栅极与第二控制端电连接，数据写入晶体管M2的第一极与数据信号端DATA电连接，数据写入晶体管M2的第二极与第一晶体管M1的第二极电连接；如此，数据写入晶体管M2同样能够在第二控制端S2的第二控制信号的控制下导通或关闭，并在其导通时能够使数据信号端DATA的数据信号Vdata写入至驱动晶体管T的栅极；而在数据写入晶体管M2处于关闭状态时，由于数据写入晶体管M2本身的特性，使得数据写入晶体管M2产生一定的漏电流，该漏电流能够通过导通的第一晶体管M1传输至第一电源端PVDD；由于第一电源端PVDD为固定的电源信号Vdd，且数据写入晶体管M2所产生的漏电流较小，从而即使第一晶体管M1将数据写入晶体管M2产生的漏电流传输至第一电源端PVDD，也不会对第一电源端PVDD的电源信号Vdd造成影响。
可选的，继续参考图1，像素电路10还包括发光控制模块14；该发光控制模块14用于在发光阶段，控制驱动晶体管T产生的驱动电流提供至发光元件20，以驱动发光元件20进行发光。
其中，发光控制模块14可以包括第一发光控制单元141和第二发光控制单元142，第一发光控制单元141用于控制驱动晶体管T的第一极与第一电源端PVDD之间的导通或断开，第二发光控制单元142用于控制驱动晶体管T的第二极与发光元件20之间的导通或断开；如此，在第一发光控制单元141和第二发光控制单元142同时导通时，能够从第一电源端PVDD到发光元件20形成电流通路，使得驱动晶体管T产生的驱动电流提供至发光元件20，驱动发光元件20进行发光。
可选的，继续参考图2，发光控制模块14可以包括第一发光控制晶体管M4和第二发光控制晶体管M5；此时，像素电路10还包括第一发光控制端Emi和第二发光控制端Emi'；第一发光控制晶体管M4的栅极与第一发光控制端Emi电连接，第二发光控制晶体管M5的栅极与第二发光控制端Emi'电连接；第一发光控制晶体管M4的第一极与第一电源端PVDD电连接，第一发光控制晶体管M4的第二极与驱动晶体管T的第一极电连接；第二发光控制晶体管M5的第一极与驱动晶体管T的第二极电连接，第二发光控制晶体管M5的第二极与发光元件20电连接。如此，第一发光控制晶体管M4可在第一发光控制端Emi的发光控制信号的控制下导通或关闭，而第二发光控制晶体管M5可在第二发光控制端Emi'的发光控制信号的控制下导通或关闭。其中，在发光阶段，第一发光控制晶体管M4和第二发光控制晶体管M5同时导通，使得从第一电源端PVDD到发光元件20形成电流通路，驱动晶体管T产生的驱动电流提供至发光元件20，驱动发光元件20进行发光。
可选的，继续参考图1，像素电路10还可以包括阈值补偿模块13；阈值补偿模块13的第一端与驱动晶体管T的第二极电连接，阈值补偿模块13的第二端与驱动晶体管T的栅极电连接；此时，数据写入模块11的第一端与数据信号端DATA电连接，数据写入模块11的第二端与驱动晶体管T的第一极电连接；阈值补偿模块13用于在数据写入阶段，将驱动晶体管T的阈值电压Vth补偿至驱动晶体管T的栅极。
具体的，在数据写入阶段，可同时控制数据写入模块11、驱动晶体管T以及阈值补偿模块13处于导通状态，使得数据信号端DATA的数据信号Vdata依次通过导通的数据写入模块11、驱动晶体管T和阈值补偿模块13传输至驱动晶体管T的栅极，使得驱动晶体管T的栅极电压不断变化；直至驱动晶体管T的栅极电压与其第一电极的电压差等于其阈值电压Vth时，驱动晶体管T处于关闭的临界状态；此时，驱动晶体管T的栅极(第一节点N1)的电压VN1与其第一极(第二节点N2)的电压VN2的压差Vgs为：
Vgs＝Vth＝VN1-VN2
由于驱动晶体管T的第一极处的电压VN2为数据写入模块11传输的数据信号Vdata，因此驱动晶体管T的栅极电压VN1＝Vdata+Vth，即驱动晶体管T的栅极电压为数据写入模块11写入的数据信号Vdata与阈值补偿模块13补偿的阈值电压Vth之和。如此，驱动晶体管T根据其栅极电压产生的驱动电流Id为：
Id＝k*(Vdata+Vth-VN2-Vth)2＝k*(Vdata-VN2)2
即驱动晶体管T产生的驱动电流Id与其阈值电压Vth无关，以防工艺制程、器件老化等使得驱动晶体管T的阈值电压Vth发生漂移，而影响驱动晶体管T产生的驱动电流，从而能够提高驱动晶体管T产生的驱动电流的准确性，进而能够提高发光元件20的发光准确性，以在将该像素电路10应用于显示面板中时，能够提高显示面板的显示均一性。
可选的，继续参考图2，阈值补偿模块13可以包括阈值补偿晶体管M3；此时，像素电路10的第二控制端S2还应与阈值补偿晶体管M3的栅极电连接；阈值补偿晶体管M3的第一极与驱动晶体管T的第二极电连接，阈值补偿晶体管M3的第二极与驱动晶体管T的栅极电连接；如此，阈值补偿晶体管M3同样能够在第二控制端S2的第二控制信号的控制下导通或关闭，并在其导通时，能够使数据信号Vdata写入至驱动晶体管T的栅极的同时，将驱动晶体管T的阈值电压补偿至驱动晶体管T的栅极。
此外，由于像素电路10的数据写入阶段结束后，写入至驱动晶体管T的栅极的数据信号需要保持至显示面板一帧显示画面结束时，因此像素电路10还包括存储电容Cst，存储电容Cst的第一极板与驱动晶体管T的栅极电连接，存储电容Cst的第二极板与第一电源端PVDD电连接；该存储电容Cst能够存储驱动晶体管T的栅极电压，以使驱动晶体T的栅极电压能够在一帧显示画面结束前保持稳定。
需要说明的是，像素电路10中各晶体管的沟道类型可以为N型或P型；其中，当晶体管的沟道类型为N型时，其在高电平的控制信号的控制下导通，低电平的控制信号的控制下关闭；当晶体管的沟道类型为P型时，其在低电平的控制信号的控制下导通，高电平的控制信号的控制下关闭。
可以理解的是，本发明实施例中提及的各晶体管可以为单栅结构(包括一个栅极)，也可以为双栅结构(包括两个栅极)；当晶体管为双栅结构时，其两个栅极可以连接相同的控制端或不同的控制端，上述所提及的控制端与晶体管的栅极电连接，可以认为与晶体管的其中一个栅极电连接，对于其另一个栅极的连接情况，本发明实施例不做具体限定。
示例性的，以像素电路中各晶体管的类型均为P型为例，图3是与图2对应的一种像素电路的驱动时序图，结合参考图2和图3，像素电路的驱动过程具体为：
在数据写入阶段t1，第一控制端S1的第一控制信号Scan1为高电平，第一晶体管M1处于关闭状态，第一发光控制端Emi的第一发光控制信号Emiti为高电平，第一发光控制晶体管M4处于关闭状态，第二发光控制端Emi'的发光控制信号Emiti'也为高电平，第二发光控制晶体管M5也处于关闭状态，而第二控制端S2的第二控制信号Scan2为低电平，数据写入晶体管M2和阈值补偿晶体管M3均处于导通状态，使得数据信号端DATA的数据信号Vdata依次通过导通的数据写入晶体管M2、驱动晶体管T和阈值补偿晶体管M3传输至驱动晶体管T的栅极，并存储于存储电容Cst中；直至驱动晶体管T的栅极电压为数据信号Vdata和驱动晶体管T的阈值电压Vth之和时，驱动晶体管T的栅极电压将保持不变。
在漏流补偿阶段t2，第一控制信号Scan1变为低电平，第二控制信号Scan2变为高电平，第一发光控制信号Emiti和第二发光控制信号Emiti'均保持为高电平，此时第一晶体管M1处于导通状态，数据写入晶体管M2、阈值补偿晶体管M3、第一发光控制晶体管M4以及第二发光控制晶体管M5均处于关闭状态，使得第一晶体管M1处于低阻态，而阈值补偿晶体管M3、第一发光控制晶体管M4以及第二发光控制晶体管M5均处于高阻态，因数据写入晶体M2的自身特性而产生的漏电流能够通过低阻态的第一晶体管M1传输至第一电源端PVDD，而不会经由高阻态的阈值补偿晶体管M3传输至驱动晶体管T的栅极，也不会经由高阻态的第二发光控制晶体管M5传输至发光元件20。
在发光阶段t3，第一控制信号Scan1变为高电平，第二控制信号Scan2保持为高电平，第一发光控制信号Emiti和第二发光控制信号Emiti'均变为低电平，此时第一发光控制晶体管M4以及第二发光控制晶体管M5均处于导通状态，第一晶体管M1、数据写入晶体管M2和阈值补偿晶体管M3均处于关闭状态，第一电源端PVDD的电源信号Vdd通过导通的第一发光控制晶体管M4传输至驱动晶体管T的第一极，使得驱动晶体管T的第一极为固定的高电平电源信号，驱动晶体管T再次处于导通状态，从第一电源端PVDD到发光元件20形成电流通路，驱动晶体管T产生驱动电流Id，即：
Id＝k*(Vdata+Vth-Vdd-Vth)2＝k*(Vdata-Vdd)2
如此，发光阶段t3，驱动晶体管T产生的驱动电流仅随数据信号Vdata的变化而变化，从而能够驱动发光元件20稳定地发光。
需要说明的是，上述像素电路10的驱动过程，仅为本发明实施例示例性的驱动过程，上述驱动过程中漏流改善阶段t2与发光阶段t3互不交叠，而在本发明实施例中漏流改善阶段t2也可以与发光阶段t3具有交叠；此时，在漏流改善阶段t2与发光阶段t3相交叠的时间段，第一晶体管M1、第一发光控制晶体管M4以及第二发光控制晶体管M5同时导通，使得第一电源端PVDD的电源信号可分别通过第一晶体管M1和第一发光控制晶体管M4传输至驱动晶体管T的第一极。
可以理解的是，当像素电路中晶体管为P型晶体管时，需要向P型晶体管的栅极提供低电平控制其导通，以及向P型晶体管的栅极提供高电平信号控制其关闭，这使得在P型晶体管由导通状态变为关闭状态时，需要将提供至其栅极的电压由低电平变为高电平。
继续结合参考图2和图3，以阈值补偿晶体管M3为例，在数据写入阶段t1结束时，阈值补偿晶体管M3的栅极接收的第二控制信号Scan2会由低电平变为高电平，而因阈值补偿晶体管M3的栅极与其有源层之间具有交叠，使得其栅极和有源层之间构成耦合电容；当阈值补偿晶体管M3的栅极电压发生跳变时，其有源层的电压也会随之发生跳变，且由于阈值补偿晶体管M3的有源层的第二电极区作为其第二极与驱动晶体管T的栅极直接电连接，因此当阈值补偿晶体管的有源层的电压升高时，驱动晶体管T的栅极电压会随之升高，且驱动晶体管T的栅极电压变化幅度与阈值补偿晶体管M3的阈值电压管相关，即阈值补偿晶体管M3的阈值电压越负，因阈值补偿晶体管M3的栅极电压跳变而致使驱动晶体管T的栅极电压变化的幅度越大。如此，通过将阈值补偿晶体管M3的阈值电压Vth'设置为偏正的值，例如阈值补偿晶体管M3的阈值电压Vth'可以由负值设置为0V附近的偏正值。示例性的，阈值补偿晶体管的阈值电压Vth'的取值范围可以为：-0.2V≤Vth'≤0.2V。
需要说明的是，在本发明实施例中，对于阈值电压偏正的设置不仅仅限于阈值补偿晶体管，其对于像素电路中的其它开关晶体管(例如数据写入晶体管等)同样适用。
此外，上述仅以晶体管为P型晶体管为例进行了说明，基于同样的思想，当像素电路中晶体管为N型晶体管，可将N型晶体管的阈值电压设置为偏负的值，例如可将N型晶体管的阈值电压设置为0V附近的偏负值，其阈值电压的取值范围同样可以为-0.2V≤Vth'≤0.2V，其技术原理与P型晶体管的技术原理类似，在此不再赘述。
可以理解的是，像素电路的各晶体管的沟道类型可以为同种类型，例如均为P型，或均为N型，也可以为不同类型，本发明实施例对此不做具体限定。其中，当像素电路中两个沟道类型不同的晶体管的导通时间互补时，该两个晶体管可共用控制端；或者，当像素电路中两个沟道类型相同的晶体管的导通时间相同时，该两个晶体管同样可共用控制端。
可选的，图4是本发明实施例提供的又一种像素电路的具体电路结构示意图，图4与图2相同之处，可参照上述对图2的描述，在此不再赘述，此处仅对图4与图2不同之处进行示例性的说明。如图4所示，第一发光控制晶体管M4与第二发光控制晶体管M5的沟道类型相同，且第一发光控制晶体管M4与第二发光控制晶体管M4同在发光阶段导通，此时第一发光控制晶体管M4可与第二发光控制晶体管M5共用控制端，即第一发光控制端Emi复用为第二发光控制端Emi'。如此，能够减少像素电路10中所设置的信号端的数量，从而简化像素电路10的结构，同时能够减少提供至像素电路10的控制信号的数量，有利于简化显示面板中用于向像素电路10提供控制信号的扫描驱动电路的结构，降低显示面板的成本，有利于提高显示面板的屏占比。
相应的，当第一晶体管M1的沟道类型与第一发光控制晶体管M4的沟道类型不同，且漏流改善阶段可与发光阶段具有交叠时，第一发光控制端Emi用于接收第i级移位寄存单元输出的发光控制信号Emiti；第一控制端S1用于接收第i+1级移位寄存单元输出的发光控制信号；其中，各级移位寄存单元输出的发光控制信号的使能电平依次移位；i为正整数。
具体的，图5是本发明实施例提供的一种显示面板的结构示意图，如图5所示，显示面板100包括显示区101和围绕显示区101的非显示区102；非显示区102包括发光控制驱动电路30，该发光控制驱动电路30包括多个级联设置的移位寄存单元301，即第一级移位寄存单元31的信号输出端与第二级移位寄存单元32的信号输入端电连接，第二级移位寄存单元32的信号输出端与第三级移位寄存单元33的信号输入端电连接，…，第N-1级移位寄存单元3N-1的信号输出端与第N级移位寄存单元3N的信号输入端电连接；如此，前一级移位寄存单元的输出信号能够控制下一级移位寄存单元，以在一帧显示画面的显示期间，各级移位寄存单元(31、32、33、…、3N-1、3N)输出的发光控制信号(Emit1、Emit2、Emit3、…、EmitN-1、EmitN)的使能电平依次移位。
可以理解的是，显示面板100的非显示区102中还应设置有提供其它控制信号(例如第二控制信号Scan2)的驱动电路(图中未示出)，本发明实施例对此不做具体限定。
示例性的，图6是本发明实施例提供的一种显示面板中发光控制驱动电路的驱动时序图，结合参考图5和图6，在T1时刻，第一级移位寄存单元31输出的发光控制信号Emit1开始变为使能电平，而其它各级移位寄存单元(Emit2、Emit3、…、EmitN-1、EmitN)输出的发光控制信号保持为非使能电平；在T2时刻，第二级移位寄存单元32输出的发光控制信号Emit2开始变为使能电平，而第二级移位寄存单元32之后的其它各级移位寄存单元(Emit3、…、EmitN-1、EmitN)输出的发光控制信号保持为非使能电平；在T3时刻，第三级移位寄存单元33输出的发光控制信号Emit3开始变为使能电平，而第三级移位寄存单元33之后的其它各级移位寄存单元(…、EmitN-1、EmitN)输出的发光控制信号保持为非使能电平；…；在TN-1时刻，第N-1级移位寄存单元3N-1输出的发光控制信号Emit N-1开始变为使能电平，而位于第N-1级移位寄存单元3N-1之后的第N级移位寄存单元3N输出的发光控制信号保持为非使能电平；在TN时刻，第N级移位寄存单元3N输出的发光控制信号Emit N开始变为使能电平，且在TN时刻之后至下一帧显示画面的显示开始时刻，各级移位寄存单元(31、32、33、…、3N-1、3N)输出的发光控制信号(Emit1、Emit2、Emit3、…、EmitN-1、EmitN)会保持为使能电平。其中，发光控制信号的使能电平为能够控制各像素电路10中第一发光控制晶体管和第二发光控制晶体管导通的信号，而发光控制信号的非使能电平为能够控制各像素电路10中第一发光控制晶体管和第二发光控制晶体管关闭的信号。
需要说明的是，本发明实施例以第一发光控制晶体管和第二发光控制晶体管均为P型晶体管为例，故而发光控制信号的使能电平为低电平，发光控制信号的非使能电平为高电平；而当第一发光控制晶体管和第二发光控制晶体管均为N型晶体管时，发光控制信号的非使能电平为低电平，发光控制信号的使能电平为高电平，其技术原理与上述第一发光控制晶体管和第二发光控制晶体管均为P型晶体管时的情况类似，在此不再赘述。
示例性的，以第一发光控制晶体管为P型晶体管，第一晶体管为N型晶体管为例。图7是与图4对应的一种像素电路的驱动时序图，结合参考图4、图5和图7所示，显示区101包括阵列排布的多个像素电路10、多条发光控制信号线302和多条第一扫描信号线303，各级移位寄存单元(31、32、33、…、3N-1、3N)与各条发光控制信号线302一一对应电连接；位于同一行的像素电路10的第一发光控制端Emi通过同一条发光控制信号线302与同一级移位寄存单元电连接，位于同一行的像素电路10的第一控制端S1通过同一条第一扫描信号线303与同一级移位寄存单元电连接；同一像素电路10中，第一发光控制端Emi电连接的移位寄存单元和第一控制端S1电连接的移位寄存单元为相邻的两级移位寄存单元；相邻两行像素电路中，前一行的像素电路10的第一控制端S1电连接的移位寄存单元与后一行像素电路10的第一发光控制端Emi电连接的移位寄存单元为同一级移位寄存单元；此时，同一像素电路10中，第一发光控制端Emi能够接收第i级移位寄存单元输出的发光控制信号Emiti，第一控制端S1能够接收第i+1级移位寄存单元输出的发光控制信号Emiti+1；如此，通过将发光控制驱动电路复用为向像素电路提供第一控制信号的驱动电路，从而无需在显示面板100的非显示区102设置额外的扫描驱动电路为各像素电路10的第一控制端S1提供第一控制信号，减少显示面板100的非显示区102中所设置的驱动电路的数量，有利于简化显示面板100的结构，减小显示面板100的非显示区102的尺寸，有利于提高显示面板的屏占比。
同时，当第一发光控制端Emi接收第i级移位寄存单元输出的发光控制信号Emiti，第一控制端S1接收第i+1级移位寄存单元输出的发光控制信号Emiti+1时，漏流改善阶段t2包括位于数据写入阶段t1与发光阶段t3之间的第一漏流改善阶段t21和与发光阶段t3相交叠的第二漏流改善阶段t22；同样的，发光阶段t3包括与漏流改善阶段t2相交叠的第一发光阶段t31以及位于漏流改善阶段t2之后的第二发光阶段t32；此时，第二漏流改善阶段t22与第一发光阶段t31为同一阶段。在第一漏流改善阶段t21，仅第一晶体管M1处于导通状态，使得数据写入晶体管M2产生的漏电流能够通过导通的第一晶体管M1传输至第一电源端PVDD；在第二漏流改善阶段t22和第一发光阶段端t31，第一晶体管M1、第一发光控制晶体管M4和第二发光控制晶体管M5同时导通，第一晶体管M1和第一发光控制晶体管M4同时将第一电源端PVDD的电源信号Vdd传输中驱动晶体管T的第一极，使得驱动晶体管T再次处于导通状态，并产生驱动电流，该驱动电流通过导通的第二发光控制晶体管M5传输至发光元件20，驱动发光元件20进行发光；在第二发光阶段t32，第一晶体管M1关闭，第一发光控制晶体管M4和第二发光控制晶体管M5保持导通，第一发光控制晶体管M4持续将第一电源端PVDD的电源信号Vdd传输中驱动晶体管T的第一极，驱动晶体管T持续向发光元件20提供驱动电流，使得发光元件20持续发光。其中，漏流改善阶段t2与发光阶段t3的交叠时间t22/t31至少应大于或等于下一行像素电路10的数据写入阶段，以确保在下一行像素电路10的数据写入阶段结束后，再进入下一行像素电路10的发光阶段。
可选的，继续结合参考图4和图5，当将像素电路10应用于显示面板100中时，漏流改善模块12还用于在显示面板100的预显示阶段，将数据写入模块11产生的漏电流传输至第一电源端PVDD；其中，预显示阶段包括至少一个数据写入阶段和至少一个发光阶段，且在预显示阶段的发光阶段驱动晶体管T产生的驱动电流未提供至发光元件20。
具体的，图8是本发明实施例提供的一种显示面板的驱动时序图，结合参考图4、图5和图8，显示面板100的预显示阶段例如可以为显示面板100的开机阶段。在显示面板100开机时，显示面板100开始上电，显示面板100的驱动芯片(图中未示出)开始向非显示区102的驱动电路提供相应的控制信号、以及向显示区101的各像素电路提供数据信号，显示面板100中的瞬时电流较大，此时显示面板100处于非稳定状态，若直接控制显示面板100进行显示，将该较大的瞬时电流会影响显示面板100中发光元件20的发光亮度，甚至有可能击穿显示面板100中的各发光元件20，从而损坏显示面板100。为防止显示面板100开机瞬间，显示面板100被损坏，在驱动芯片提供的控制信号的控制下，发光控制驱动电路30的各级移位寄存单元301会持续保持输出发光控制信号Emit的非使能电平的输出，使得各像素电路10中发光控制模块14处于关闭状态，电流信号不会经由发光控制模块14提供至发光元件10；同时，驱动芯片所提供的数据信号为黑画面对应的数据信号，即数据信号Vdata为AVDD或VGMP，在驱动芯片提供的控制信号的控制下，提供第二控制信号Scan2的驱动电路(图中未示出)会依次向各行像素电路10的第二控制端S2提供第二控制信号Scan2的使能电平，使得各行像素电路10的数据写入模块11依次导通，黑画面对应的数据信号Vdata依次写入至各像素电路10的驱动晶体管T的栅极；经由一帧或多帧显示画面后，显示面板100可达到稳定状态，此时可控制显示面板100进行正常显示，此过程即为显示面板100的开机插黑过程。
通过在显示面板100的开机插黑过程，控制各像素电路10的漏流改善模块12保持导通状态，使得数据写入模块11在非数据写入阶段产生的漏电流能够通过导通的漏流改善模块12传输至第一电源端PVDD，而不会经由发光控制模块15漏至发光元件20，以防止在显示面板100的开机插黑过程中，因发光控制模块15将数据写入模块11产生的漏电流漏至发光元件20，使得发光元件20进行发光，出现开机闪屏的现象产生，即通过在显示面板100的开机插黑过程，控制各像素电路10的漏流改善模块12保持导通状态，能够解决开机闪屏问题。
需要说明的是，图4仅为本发明实施例示例性的附图，图4中仅示例性的示出了第一发光控制晶体管M4为P型晶体管，第一晶体管M1为N型晶体管；而在第一发光控制晶体管M4与第一晶体管M1的沟道类型不同时，还可以将第一发光控制晶体管M4设置为N型晶体管，第一晶体管M1设置为P型晶体管，本发明实施例对此不做具体限定。为便于描述，以下均以第一发光控制晶体管M4为P型晶体管，第一晶体管M1为N型晶体管为例，对本发明实施例的技术方案进行示例性的说明。
可选的，图9是本发明实施例提供的一种像素电路的俯视结构示意图，图10是本发明实施例提供的一种像素电路的膜层结构示意图，结合参考图4、图9和图10，像素电路包括衬底基板P10；位于衬底基板P10一侧的半导体层P20；半导体层P20包括第一晶体管M1的有源层M11、第一发光控制晶体管M4的有源层M41和所述第二发光控制晶体管M5的有源层M51；第一发光控制晶体管M4的有源层M41包括第一沟道区M401；第二发光控制晶体管M5的有源层M51包括第二沟道区M501；第一晶体管M1的有源层M11包括第三沟道区M101；第一沟道区M401的掺杂类型与第二沟道区M501的掺杂类型相同，且第一沟道区M401的掺杂类型与第三沟道区M101的掺杂类型不同。
如此，在第一晶体管M1的有源层M11、第一发光控制晶体管M4的有源层M41以及第二发光控制晶体管M5的有源层M51同层设置的前提下，能够使第一晶体管M1的沟道类型与第一发光控制晶体管M4的沟道类型不同，第一发光控制晶体管M4的沟道类型与第二发光控制晶体管M5的沟道类型相同，从而有利于简化工艺制程，减少像素电路中的膜层结构，当将该像素电路应用于显示面板中时，有利于显示面板的轻薄化。
可选的，结合参考图4、图9和图10，像素电路还包括位于半导体层P20背离衬底基板P10一侧的第一金属层P30，以及位于第一金属层P30背离衬底基板P10一侧的第二金属层P40；第一金属层P30包括第一晶体管M1的栅极M12、第一发光控制晶体管M4的栅极M41、第二发光控制晶体管M5的栅极M52以及第一连接线401；第一发光控制晶体管M4的栅极M42、第二发光控制晶体管M5的栅极M52通过第一连接线401与第一发光控制端Emi电连接，且第一发光控制晶体管M4的栅极M42、第二发光控制晶体管M5的栅极M52以及第一连接线401为一体结构；第二金属层P40包括第二连接线402；第一晶体管M1的栅极M12通过过孔与第二连接线402电连接，且通过第二连接线402与第一控制端S1电连接。
如此，第一晶体管M1的栅极M12、第一发光控制晶体管M4的栅极M41和第二发光控制晶体管M5的栅极M52均设置于第一金属层P30，使得第一晶体管M1的栅极M12、第一发光控制晶体管M4的栅极M41和第二发光控制晶体管M5的栅极M52可采用同种材料在同种工艺下形成，以能够简化像素电路10的工艺制程，有利于降低像素电路的成本；同时，将电连接第一发光控制端Emi与第一发光控制晶体管M4的栅极M42和第二发光控制晶体管M5的栅极M52的第一连接线设置于第一金属层P30，并将电连接第一控制端S1与第一晶体管M1的栅极M12的第二连接线402设置于第二金属层P40，即第一连接线401与第二连接线402分别位于不同的金属膜层，以防因第一连接线401和第二连接线402同层设置时，因第一连接线401与第二连接线402之间的间距较小，而使得第一连接线401所传输的第一发光控制信号与第二连接线402所传输的第一控制信号之间相互影响；并且，当第一连接线401与第二连接线402设置于不同金属膜层时，可以进一步缩小第一连接线401与第二连接线402在平行与衬底基板P10所在平面的方向上的间距，从而有利于缩小像素电路10的占用面积，以在将该像素电路10应用于显示面板中时，有利于提高显示面板的分辨率。
可选的，继续结合参考图4、图9和图10，当像素电路10包括存储电容Cst，且该存储电容Cst的第一极板Cst1与驱动晶体管T的栅极MT2电连接，存储电容Cst的第二极板Cst2与第一电源端PVDD电连接时，半导体层P20还包括驱动晶体管T的有源层MT1；第一金属层P30还包括存储电容Cst的第一极板Cst1和驱动晶体管T的栅极MT2；第二金属层P40包括存储电容Cst的第二极板Cst2。
如此，驱动晶体管T的有源层MT1和第一发光控制晶体管M4均位于半导体层P20，且在驱动晶体管T的沟道类型与第一发光控制晶体管M4的沟道类型相同时，驱动晶体管T的有源层MT1可与第一发光控制晶体管M4采用同种材料在同一工艺下形成，并且通过使存储电容Cst的第二极板Cst2与第二连接线402均设置于第二金属层P40，能够使存储电容Cst的第二极板Cst2与第二连接线402采用同种材料在同一工艺下形成，以简化像素电路10的工艺制程，有利于降低像素电路10的制备成本；同时，当存储电容Cst的第一极板Cst1与驱动晶体管T的栅极MT2电连接，且存储电容Cst的第一极板Cst1与驱动晶体管T的栅极MT2均位于第一金属层P30时，存储电容Cst的第一极板Cst1与驱动晶体管T的栅极MT2可以为一体结构；
此外，像素电路10还可以包括第四金属层P50，该第四金属层P50可位于第二金属层P40背离衬底基板P10的一侧，第四金属层P50可以包括搭接结构(403和404)，以便于不同膜层、不同位置的器件结构之间相互电连接。例如，第一晶体管M1的栅极M12可通过过孔与搭接结构403电连接，搭接结构403再通过过孔与第二连接线402电连接，以实现第一晶体管M1的栅极M12与第二连接线402之间的电连接；同样的，驱动晶体管T的栅极可通过搭接结构404与其它结构(例如阈值补偿晶体管M3的第二极)实现电连接。同时，为使不同功能膜层之间相互绝缘，在相邻的两层功能膜层之间还应设置有绝缘层(P11、P12、P13)。例如，在半导体层P20与第一金属层P30之间设置有绝缘层P11，在第一金属层P30与第二金属层P40之间设置有绝缘层P12，以及在第二金属层P40与第四金属层P50之间设置有金属层P13。
可以理解的是，图9和图10中各晶体管均为顶栅结构，即栅极位于有源层背离衬底基板的一侧；而在本发明实施例中，各晶体管也可以为底栅结构，即有源层位于栅极背离衬底基板的一侧；或者，可以部分晶体管为顶栅结构，部分晶体管为底栅结构，另一部分晶体管为双栅结构；对于双栅结构的晶体管，其两个栅极可以同层设置，也可以分别位于其有源层相对的两侧，本发明实施例对晶体管的栅极结构不做具体限定。
需要说明的是，图9和图10仅示例性的示出了像素电路中各功能膜层之间的相对位置关系，以及各晶体管和存储电容的设置方式，本发明实施例中像素电路中各功能膜层的设置方式不限于此，还可以为其它形式，此时像素电路中各晶体管的设置方式也可以与上述设置具有差异。
可选的，图11是本发明实施例提供的又一种像素电路的膜层结构示意图，结合参考图4和图11，像素电路10包括衬底基板P10，位于衬底基板P10一侧的第一半导体层P21，以及位于第一半导体层P21背离衬底基板P10一侧的第二半导体层P22；此时，第一半导体层P21包括第一发光控制晶体管M4的有源层M41和第二发光控制晶体管M5的有源层M51；第二半导体层P22包括第一晶体管M1的有源层M11。
如此，具有不同沟道类型的第一晶体管M1与第一发光控制晶体管M4的有源层(M11与M41)分别设置于不同的半导体层(第一半导体层P21和第二半导体层P22)，而具有相同沟道类型的第一发光控制晶体管M4和第二发光控制晶体管M5的有源层(M41和M51)均设置于同一半导体层(第一半导体层P21)，以便于不同沟道类型的晶体管的有源层采用不同的材料进行制备，而相同沟道类型的晶体管的有源层采用相同的材料进行制备；其中，当第一晶体管M1为N型晶体管，第一发光控制晶体管M4为P型晶体管时，第一半导体层的材料可以包括但不限于低温多晶硅材料，第二半导体层P22的材料包括但不限于氧化物半导体材料，氧化物半导体材料例如为氧化铟锌、氧化铟镓锌、氧化铟锡或氧化铟镓锡等。
可选的，继续结合参考图4和图11，像素电路10还包括位于第一半导体层P21背离衬底基板P10一侧的第一金属层P30，以及位于第二半导体层P22背离衬底基板P10一侧的第三金属层P60；第一金属层P30包括第一发光控制晶体管M4的栅极M42和第二发光控制晶体管M5的栅极M52；所述第三金属层P60包括第一晶体管M1的栅极。
如此，沟道类型相同的第一发光控制晶体管M4和第二发光控制晶体管M5的栅极(M42和M52)同时设置于第一金属层P30，且第一发光控制晶体管M4的栅极M42、第二发光控制晶体管M5的栅极M52以及第一连接线401为一体结构；而沟道类型不同的第一晶体管M1与第一发光控制晶体管M4的栅极(M12与M42)分别设置于第三金属层P60和第一金属层P30，能够防止不同沟道类型的第一晶体管M1与第一发光控制晶体管M4的栅极(M12与M42)所接收的控制信号(第一控制信号与第一发光控制信号)相互干扰；同时，通过将不同沟道类型的晶体管设置于不同的金属膜层，能够在平行于衬底基板P10所在平面的方向上，缩小不同金属膜层的栅极之间的距离，有利于减小像素电路10的占用面积，以在将该像素电路10应用于显示面板中时，有利于提高显示面板的分辨率。
可以理解的是，图11与图9相同之处可参考上述对图9的描述，在此不再赘述，此处仅对图11与图9不同之处进行示例性的说明。继续结合参考图4和图11，第二半导体层P22可以位于第一金属层P30和第二金属层P40背离衬底基板P10的一侧，第四金属层屏50可以为第三金属层P60背离衬底基板P10的一侧；此时，第二半导体层P22与第二金属层P40之间应设置有绝缘层P131，第二半导体层P22与第三金属层P60之间应设置有绝缘层P132，第三金属层P60与第四金属层P50之间应设置有绝缘层P133；同时，当第一晶体管M1的有源层M11与其它晶体管(例如数据写入晶体管M2和驱动晶体管T)的有源层位于不同膜层时，第一晶体管M1的第二极可通过搭接结构(431和432)与其它晶体管实现电连接；并且，当第四金属层P50包括用于传输电源信号Vdd的连接线433时，第一晶体管M1还可通过过孔与连接线433电连接，并通过连接线433与第一电源端PVDD电连接。
此外，在其它可选的实施例中，如图12所示，第一晶体管M1的栅极M11还可以与存储电容Cst的第二极板Cst2同层设置，即第二金属层P40可以包括第一晶体管M1的栅极和存储电容Cst的第二极板Cst2。
需要说明的是，上述仅示例性的以像素电路的漏流改善模块与数据写入模块直接电连接，且漏流改善模块和数据写入模块均与驱动晶体管的第一极电连接于第二节点N2为例，对本发明实施例进行了示例性的说明，而在本发明实施例中漏流改善模块还可以与其它模块电连接，其同样能够起到将数据写入模块产生的漏电流传输至第一电源端的功能。
可选的，图13是本发明实施例提供的又一种像素电路的结构示意图，如图13所示，当像素电路10包括阈值补偿模块13时，漏流改善模块12的第一端与第一电源端PVDD电连接，漏流改善模块12的第二端与阈值补偿模块13的第一端电连接，阈值补偿模块13的第二端与驱动晶体管T的栅极电连接。此时，在漏流改善阶段，当数据写入模块11产生的漏电流通过驱动晶体管T传输至阈值补偿模块13的第一端时，漏流改善模块12能够将该漏电流传至第一电源端PVDD，以防止漏电流传输至驱动晶体管T的栅极，而影响驱动晶体管T的栅极电压，影响发光阶段驱动晶体管T产生的驱动电流，从而能够提高发光元件20的发光准确性，以在将该像素电路应用于显示面板中时，同样能够提高显示面板的显示效果。
可选的，图14是本发明实施例提供的又一种像素电路的具体电路结构示意图，如图14所示，漏流改善模块12同样可以包括第一晶体管M1；此时，像素电路10还包括第一控制端S1，第一晶体管M1的第一极与第一电源端PVDD电连接，第一晶体管M1的第二极与阈值补偿模块13的第一端电连接，第一晶体管M1的栅极与第一控制端S1电连接。如此，第一晶体管M1同样能够在第一控制端S1的第一控制信号的控制下导通或关闭，且在漏流改善阶段，第一控制端S1的第一控制信号应控制第一晶体管M1处于导通状态，使得数据写入模块11产生的漏电流传输至第三节点N3时，能够通过导通的第一晶体管M1传输至第一电源端PVDD。
示例性的，图15是与图14对应的一种像素电路的驱动时序图，结合参考图14和图15，以数据写入模块12包括数据写入晶体管M2，阈值补偿模块13包括阈值补偿晶体管M3，发光控制模块14包括第一发光控制晶体管M4和第二发光控制晶体管M5，且像素电路中所有晶体管均为P型晶体管为例。在数据写入阶段t1，数据写入晶体管M2和阈值补偿晶体管M3处于导通状态，第一晶体管M1、第一发光控制晶体管M4和第二发光控制晶体管M5处于关闭状态，使得数据信号端DATA的数据信号Vdata能够依次通过数据写入晶体管M2、驱动晶体管T和阈值补偿晶体管M3写入至驱动晶体管T的栅极，并将驱动晶体管T的阈值电压Vth补偿至其栅极，使得其栅极电位为数据信号Vdata与其阈值电压Vth之和；在漏流改善阶段，第一晶体管M1处于导通状态，数据写入晶体管M2、阈值补偿晶体管M3、第一发光控制晶体管M4和第二发光控制晶体管M5处于关闭状态，此时第一晶体管M1处于低阻态，其它晶体管(数据写入晶体管M2、阈值补偿晶体管M3、第一发光控制晶体管M4和第二发光控制晶体管M5)均处于高阻态，使得数据写入模块11产生的漏电流传输至第三节点N3时，能够通过低阻态的第一晶体管M1传输至第一电源端PVDD，而不会通过高阻态的阈值补偿晶体管M3传输至驱动晶体管T的栅极，也不会通过高阻态的第二发光控制晶体管M5提供至发光元件20，以在确保驱动晶体T的栅极电压准确性的前提下，还能够防止像素偷亮；在发光阶段t3，第一发光控制晶体管M4和第二发光控制晶体管M5处于导通状态，第一晶体管M1、数据写入晶体管M2和阈值补偿晶体管M3处于关闭状态，第一电源端PVDD的电源信号能够通过第一发光控制晶体管M4传输至驱动晶体管T的第一极，使得驱动晶体管T能够产生相应的驱动电流，该驱动电流能够通过第二发光控制晶体管M5提供至发光元件20，驱动发光元件20进行发光。
可选的，继续结合参考图14和图15，由于漏流改善模块12的第二端、阈值补偿模块13的第一端以及驱动晶体管T的第二极电连接于第三节点N3，为防止发光阶段，漏流改善模块12传输的信号影响发光元件20的发光效果，漏流改善阶段t2可与发光阶段t3互不交叠，即漏流改善阶段t2仅位于数据写入阶段t1与发光阶段t3之间。
需要说明的是，上述实施例中所涉及的漏流改善模块的两种连接方式仅为本发明实施例示例性的连接方式，在漏流改善阶段，漏流改善模块能够将数据写入模块产生的漏电流传输至第一电源端的基础上，本发明实施例对漏流改善模块的连接方式不做具体限定。为便于描述，在没有特殊说明的情况下，本发明实施例均以漏流改善模块直接与数据写入模块电连接为例，对本发明实施例的技术方案进行示例性的说明。
可选的，图16是本发明实施例提供的又一种像素电路的结构示意图，如图16所示，像素电路10还包括初始化信号端REF1和初始化模块15；初始化模块15分别与初始化信号端REF1和驱动晶体管T的栅极电连接；初始化模块15用于在初始化阶段，将初始化信号端REF1的初始化信号Vref1传输至驱动晶体管T的栅极，以对驱动晶体管T的栅极进行初始化；其中，初始化阶段位于所数据写入阶段之前。如此，在数据写入阶段之前，通过初始化模块15对驱动晶体管T的栅极进行初始化，以清除上一驱动周期中驱动晶体管T的栅极电位，同时确保驱动晶体管T在当前驱动周期的数据写入阶段保持导通，以便于数据信号端DATA的数据信号Vdata的写入。
示例性的，图17是本发明实施例提供的又一种像素电路的具体电路结构示意图，如图17所示，初始化模块15可以包括初始化晶体管M6；此时，像素电路10还应包括第三控制端S3，初始化晶体管M6的第一极与初始化信号端REF1电连接，初始化晶体管M6的第二极与驱动晶体管T的栅极电连接于第一节点N1，初始化晶体管M6的栅极与第三控制端S3电连接；如此，第三控制端S3的第三控制信号Scan3能够控制初始化晶体管M6导通或关闭，并在初始化晶体管M6导通时，该初始化晶体管M6能够将初始化信号端REF1的初始化信号Vref1传输至驱动晶体管T的栅极，以对驱动晶体管T的栅极进行初始化。其中，初始化晶体管M6可以为N型晶体管或P型晶体管，本发明实施例对此不做具体限定。
以像素电路中除第一晶体管外的其它晶体管均为P型晶体管为例，图18是与图17对应的一种像素电路的驱动时序图，结合参考图17和图18，在初始化阶段t0，第三控制端S3的第三控制信号Scan2为低电平，使得P型的初始化晶体管M6处于导通状态，第一控制端S1的第一控制信号Scan1也为低电平，使得N型第一晶体管M1处于关闭状态，第一发光控制端Emi的第一发光控制信号Emiti以及第二控制端的第二控制信号Scan2均为高电平，使得P型的第一发光控制晶体管M4、第二发光控制晶体管M5、数据写入晶体管M2和阈值补偿晶体管M3均处于关闭状态，初始化信号端REF1的初始化信号Vref1通过初始化晶体管M6传输至驱动晶体管T的栅极，以对驱动晶体管T的栅极进行初始化。在数据写入阶段t1、漏流改善阶段t2以及发光阶段t3，第三控制端S3的第三控制信号Scan3保持为高电平，使得初始化晶体管M6保持为关闭状态，其它晶体管的导通或关闭状态，与上述数据写入阶段t1、漏流改善阶段t2以及发光阶段t3的描述相同，在此不再赘述。
可选的，图19是本发明实施例提供的又一种像素电路的结构示意图，如图19所示，像素电路10还包括复位模块16和复位信号端REF2；复位模块16分别与复位信号端REF2和发光元件20电连接；复位模块16用于在复位阶段，控制复位信号端REF2的复位信号Vref2传输至发光元件20，以对发光元件20进行复位，防止上一个驱动周期的发光阶段影响当前驱动周期的发光阶段的发光亮度。其中，复位阶段可以位于发光阶段之前的任意时间段，例如复位阶段可以与初始化阶段或数据写入阶段相交叠。
示例性的，图20是本发明实施例提供的又一种像素电路的具体电路结构示意图，如图20所示，复位模块16可以包括复位晶体管M7；此时，像素电路10还应包括第四控制端S4，复位晶体管M7的第一极与复位信号端REF2电连接，复位晶体管M7的第二极与发光元件20的阳极电连接，复位晶体管M6的栅极与第四控制端S4电连接；如此，第四控制端S4的第四控制信号能够控制复位晶体管M7导通或关闭，并在复位晶体管M7导通时，该复位晶体管M7能够将复位信号端REF2的复位信号Vref2传输至发光元件20的阳极，以对发光元件20的阳极进行复位。其中，复位晶体管M7可以为N型晶体管或P型晶体管，本发明实施例对此不做具体限定。当复位晶体管M7与数据写入晶体管M2的沟道类型相同，且复位阶段与数据写入阶段向交叠时，第二控制端S2可以复用为第四控制端S4，使得第二控制端S2的第二控制信号能够控制数据写入晶体管M2和复位晶体管M7同时导通或关闭；或者，当复位晶体管M7与初始化晶体管M6的沟道类型相同，且复位阶段与初始化阶段向交叠时，第三控制端S3可以复用为第四控制端S4，使得第三控制端S3的第三控制信号能够控制初始化晶体管M6和复位晶体管M7同时导通或关闭。
需要说明的是，复位信号端REF2的复位信号Vref2可以与初始化信号端REF1的初始化信号Vref1相同或不同，本发明实施例对此不作具体限定；当复位信号端REF2的复位信号Vref2与初始化信号端REF1的初始化信号Vref1相同时，初始化信号端REF1可以复用为复位信号端REF2，以减小像素电路10中的信号端的数量，简化像素电路的结构；而当复位信号端REF2的复位信号Vref2与初始化信号端REF1的初始化信号Vref1不同时，复位信号端REF2的复位信号Vref2可依据发光元件的复位要求进行设计，初始化信号端REF1的初始化信号Vref1可依据驱动晶体管的栅极的初始化要求进行设计。
可以理解的是，为确保初始化模块15在初始化阶段将初始化信号端REF1的初始化信号Vref2写入至驱动晶体T的栅极，对驱动晶体管T的栅极进行初始化后，该驱动晶体管T的栅极电压能够与数据写入阶段时数据写入模块11写入至其第一极的电压之间的差值满足驱动动晶体管T的导通条件，初始化信号端REF1的初始化信号Vref1通常为负值。
同样的，由于发光元件20可以等效为电容和二极管，且需要向发光元件20的电容进行充电至其工作电压，该发光元件20才能进行发光，而复位模块16在复位阶段将复位信号端REF2的复位信号Vref2写入发光元件20的目的是清除上一驱动周期中发光元件20的电容中存储的电荷，以防止上一驱动周期中发光元件20的电容中存储的电荷影响下一驱动周期中发光元件20的发光亮度。因此，为确保发光元件20的电容中存储的电荷彻底清除，复位信号端REF2的复位信号Vref2通常为负值。
可选的，继续参考图19，在复位信号端REF2的复位信号Vref2与初始化信号端REF1的初始化信号Vref1不同时，复位信号Vref2的电压小于初始化信号Vref1的电压。
具体的，由于数据信号Vdata的电压通常为正值，因此通过将初始化信号Vref1设置为较大的电压，在确保进入数据写入阶段时驱动晶体管T的栅极电压与其第一极电压之间的差值满足其导通条件的前提下，能够有利于数据信号的快速写入，从而有利于像素电路的高频驱动，此处所述的高频驱动的驱动频率例如可以为大于或等于120Hz的驱动频率；同时，通过将复位信号Vref2设置为较小的电压，能够有利于发光元件20的电容中存储的电荷彻底清除，能够防止发光元件20在非发光阶段产生像素偷亮，从而能够提高显示效果。
在上述实施例的基础上，可选的，图21是本发明实施例提供的又一种像素电路的结构示意图，如图21所示，像素电路还可以包括第一固定电压信号端FIX和电位保持模块17；此时，数据写入模块11分别与数据信号端DATA和驱动晶体管T的第一极电连接；电位保持模块17分别与第一固定电压信号端FIX和驱动晶体管T的第一极电连接；电位保持模块17用于在初始化阶段，控制驱动晶体管T的第一极的电位保持为第一固定电压信号端FIX的第一固定电压信号Vf。
具体的，由于数据写入模块11与驱动晶体管T的第一极电连接，使得在数据写入阶段，数据写入模块11需要先将数据信号端DATA的数据信号Vdata传输至驱动晶体管T的第一极，再由驱动晶体管T的第一极传输至驱动晶体管T的栅极，并在驱动晶体管T的第一极电压达到数据信号Vdata的电压后，才能确保驱动晶体T的栅极电压达到数据信号Vdata的电压，即需要先对驱动晶体管T的第一极进行充电，才能进一步对驱动晶体管T的栅极进行充电。因此，当驱动晶体管T的第一极电压较低时，将需要对驱动晶体管T的第一极进行较长时间的充电，才能确保其达到数据信号Vdata的电压，这将不利于像素电路的高频驱动模式。
同时，为限定像素电路的尺寸，像素电路中各器件结构、各连接节点及各连接线之间间距较小，使得像素电路中各器件结构、各连接节点及各连接线之间会构成一定的耦合电容，使得在其中一个器件结构、连接节点或连接线的电压发生跳变时，其它器件结构、连接节点或连接线的电压也会随之跳变，例如在像素电路10包括初始化模块15和初始化信号端REF1时，初始化模块15在初始化阶段将初始化信号Vref1写入驱动晶体管T的栅极，使得驱动晶体管T的栅极电压由上一驱动周期的数据信号Vdata的电压变为初始化信号的电压REF1，这使得驱动晶体管T的栅极电压由正值变为负值，与驱动晶体管T的栅极构成耦合电容的驱动晶体管的第一极处的电压也会随之发生跳变，即驱动晶体管T的第一极处的电压变为较小的值，这将不利于电压为正值的数据信号Vdata的写入。尤其是在显示面板由黑画面切换为白画面时，因黑画面时像素电路中驱动晶体管的栅极电压为较高的正值，而初始化信号Vref1为负值，这使得驱动晶体管T的栅极电压发生较大的跳变，与驱动晶体管的第一极处的电压也会随之发生较大的变化，导致白画面的数据写入阶段，无法使驱动晶体管T的第一极处的电压充电至数据信号端DATA的数据信号Vdata的电压，也就无法将驱动晶体管T的栅极电压充电至数据信号Vdata的电压，从而造成由黑画面切换为白画面时，第一帧白画面的显示亮度较低，且需要多帧显示画面之后才能达到白画面的应呈现亮度，所需时间较长，即响应时间较长。
示例性的，图22为相关技术中一种显示面板的响应时间与发光亮度的关系示意图，如图22所示，相关技术的显示面板从黑画面切换至白画面应呈现的显示亮度需要经过多帧显示画面，其响应时间约为3.5ms。
继续参考图21，本发明实施例通过在像素电路中设置电位保持模块17，使得其在数据写入阶段之前的初始化阶段，控制驱动晶体管T的第一极的电位保持为第一固定电压信号端FIX的第一固定电压信号Vf，实现对驱动晶体管T的第一极的初始化，以在数据写入模块11在数据写入阶段将数据信号端DATA的数据信号Vdata写入至驱动晶体管T的第一极时，能够以第一固定电压信号Vf为基础进行数据信号Vdata的写入，以防止因驱动晶体管T的栅极发生跳变而致使其第一极跳变的情况产生，需要较少的时间就能够使驱动晶体管T的第一极电压达到其数据信号Vdata的电压，从而能够将数据信号Vdata快速地写入至驱动晶体管T的栅极，确保驱动晶体管T的栅极所充电量的准确性，进而在发光阶段，驱动晶体管T能够驱动发光元件20进行准确发光；同时，由于驱动晶体管T的栅极写入的数据信号Vdata较为准确，因此在由黑画面切换至白画面时，能够较快地达到白画面所应呈现的显示亮度，从而能够缩短响应时间。
示例性的，图23为本发明实施例提供的一种显示面板的响应时间与发光亮度的关系示意图，如图23所示，将本发明实施例提供的像素电路应用于显示面板至，该显示面板能够快速地从黑画面切换至白画面或预显示画面应呈现的显示亮度，其响应时间小于或等于1.5ms。
可选的，图24是本发明实施例提供的又一种像素电路的具体电路结构示意图，如图24所示，电位保持模块17包括第一电容Cf；该第一电容Cf的第一极板与第一固定电压信号端FIX电连接，第一电容Cf的第二极板与驱动晶体管T的第一极电连接。
如此，在初始化阶段，第一电容Cf的第一极板接收的第一固定电压信号端FIX的第一固定电压信号Vf耦合至第一电容Cf的第二极板，使得与第一电容Cf的第二极板电连接的驱动晶体管T的第一极处的电压为第一固定电压信号Vf的电压，以实现对驱动晶体管T的第一极的初始化；而在数据写入阶段，第一电容Cf的第一极板保持为第一固定电压信号Vf，第一电容Cf的第二极板为通过数据写入模块11写入的数据信号Vdata，确保数据信号Vdata快速准确地写入。
可以理解的是，只要第一固定电压信号保持不变，就能够确保数据信号快速准确地写入；如此，像素电路中已有的固定信号端可以复用为第一固定电压信号端，以减小像素电路中信号端的数量，简化像素电路的结构，减小向像素电路所提供的信号的数量，降低像素电路的成本。示例性的，如图25所示，可将第一电源端PVDD复用为第一固定电压信号端；或者，如图26所示，可将初始化信号端REF1复用为第一固定电压信号端。为便于描述，在没有特殊说明的情况下，本发明实施例均以初始化信号端复用为第一固定电压信号端为例，对本发明实施例的技术方案进行示例性的说明。
可选的，图27是本发明实施例提供的又一种像素电路的俯视结构示意图，图28为沿图27中A-A截面的一种剖面结构示意图，结合参考图27和图28，当电位保持模块17包括第一电容Cf时，像素电路10可以包括衬底基板P10，以及位于衬底基板P10一侧且绝缘间隔的半导体层P20和第二金属层P40；半导体层P20包括第一电容Cf的第二极板Cf2，第一金属层P40包括第一电容Cf的第一极板Cf1。
相应的，半导体层P20还包括驱动晶体管T的有源层MT1，即驱动晶体管T的有源层MT1与第一电容Cf的第二极板Cf2同层设置，使得驱动晶体管T的有源层MT1与第一电容Cf的第二极板Cf2可采用同种材料在同一工艺下形成，有利于简化像素电路10的工艺制程；同时，当驱动晶体管T的有源层MT1与第一电容Cf的第二极板Cf2同层设置时，驱动晶体管T的有源层MT1可与第一电容Cf的第二极板Cf2为一体结构，无需通过相应的搭接结构实现驱动晶体管T的第一极与第一电容Cf的第二极板Cf2之间的电连接，以简化像素电路10的结构，降低像素电路10的成本。
可选的，继续结合参考图27和图28，像素电路10还包括位于衬底基板P10一侧且与半导体层P20和第二金属层P40均绝缘间隔的第一金属层P30；同时，像素电路10还包括存储电容Cst，该存储电容Cst的第二极板与第一电源端PVDD电连接，存储电容Cst的第一极板与驱动晶体管T的栅极电连接；此时，第一金属层P30可以包括驱动晶体管T的栅极和存储电容Cst的第一极板，且存储电容Cst的第一极板Cst1可以复用为驱动晶体管T的栅极；第二金属层P40还可以包括存储电容Cst的第二极板Cst2，即存储电容Cst的第二极板Cst2与第一电容Cf的第一极板Cf1同层设置，使得存储电容Cst的第二极板Cst2与第一电容Cf的第一极板Cf1可采用同种材料在同一工艺下形成，有利于简化像素电路10的工艺制程。
此外，像素电路10还可以包括第三金属层P50以及位于半导体层P20、第一金属层P30、第二金属层P40和第三金属层P50之间的绝缘层(P11、P12、P13)；第三金属层P50可以包括相应的连接线和搭接结构；第三金属层P50的连接线可以包括用于电连接第一电源端PVDD的连接线405，此时存储电容Cst的第二极板Cst2需要通过过孔与连接线405电连接；第三金属层P50的搭接结构可以包括用于电连接驱动晶体管T的栅极MT1的搭接结构404、以及用于电连接第一电容Cf的第一极板Cf1和初始化信号端REF1的搭接结构406，此时，第一电容Cf的第一极板Cf1需要通过过孔与搭接结构406电连接，搭接结构406再通过过孔与位于第二金属层P40的连接线407电连接，再由连接线407连接至初始化信号端REF1，从而实现第一电容Cf的第一极板Cf1与初始化信号端REF1的电连接。
基于同一发明构思，本发明实施例还提供一种像素电路的驱动方法，用于驱动本发明实施例提供的像素电路，本发明实施例提供的像素电路可应用于显示面板中。图29是本发明实施例提供的一种像素电路的驱动方法的流程图，如图29所示，该像素电路的驱动方法包括：
S110、在数据写入阶段，数据写入模块将数据信号端的数据信号写入至驱动晶体管的栅极。
S120、在漏流改善阶段，漏流改善模块将数据写入模块产生的漏电流传输至第一电源端。
S130、在发光阶段，驱动晶体管驱动发光元件进行发光。
其中，漏流改善阶段至少位于数据写入阶段与发光阶段之间。如此，通过在数据写入阶段与发光阶段之间的漏流改善阶段，由漏流改善模块将数据写入模块产生的漏电流传输至第一电源，以防数据写入模块产生的漏电流，影响驱动晶体管驱动发光元件进行发光时的发光亮度，从而能够使得发光元件进行准确发光，以在将像素电路应用于显示面板中时，能够提高显示面板的显示均一性，进而提高显示面板的显示效果；同时，通过在像素电路中设置漏流改善模块还能够防止因非发光阶段，漏电流漏至发光元件，而致使发光元件进行微弱的发光，即像素偷亮的现象产生。
可选的，如图4所示，像素电路10还包括第一控制端S1；漏流改善模块12可以包括第一晶体管M1；第一晶体管M1的栅极与第一控制端S1电连接，第一晶体管M1的第一极与第一电源端PVDD电连接，第一晶体管M1的第二极与数据写入模块11电连接；此时，漏流改善阶段具体包括：第一控制端S1的第一控制信号Scan1控制第一晶体管M1导通，数据写入模块11产生的漏电流通过第一晶体管M1传输至第一电源端PVDD，以防数据写入模块11产生的漏电流，影响发光元件20的发光亮度。
可选的，结合参考图4和图7，漏流改善阶段t2可与发光阶段t3具有交叠。此时，当显示面板包括阵列排布的多个像素电路10，且各行像素电路10的发光阶段的起始时间依次移位时，第一发光控制端Emi接收的第一发光控制信号Emiti与第一控制端S1接收的第一控制信号Scan1的使能电平依次移位，即第一控制端S1可复用为下一行像素电路的第一发光控制端。需要注意的是，此处所述的使能电平并非为控制第一晶体管M1导通的电平信号，而是控制第一晶体管M1处于关闭状态的电平信号，具体可参照上述对本发明实施例的像素电路的描述，在此不再赘述。
可选的，继续结合参考图4和图7，当漏流改善阶段与发光阶段具有交叠时，漏流改善阶段与发光阶段的交叠时间大于或等于数据写入阶段的时间。如此，至少确保下一行像素电路10的数据写入阶段结束后，第一控制信号Scan1才会变为使能电平，以确保显示面板中各像素电路10均能够准确发光。
可选的，继续参考图1，像素电路10还包括阈值补偿模块13；数据写入模块11的第一端与数据信号端DATA电连接，数据写入模块11的第二端与驱动晶体管T的第一极电连接；驱动晶体管T的第二极与阈值补偿模块13的第一端电连接；阈值补偿模块13的第二端与驱动晶体管T的栅极电连接；此时，图30是本发明实施例提供的又一种像素电路的驱动方法的流程图，如图30所示，该像素电路的驱动方法包括：
S210、在数据写入阶段，数据写入模块将数据信号端的数据信号写入至驱动晶体管的栅极，以及阈值补偿模块将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极。
S220、在漏流改善阶段，漏流改善模块将数据写入模块产生的漏电流传输至第一电源端。
S230、在发光阶段，驱动晶体管驱动发光元件进行发光。
如此，在数据写入阶段，可同时控制数据写入模块、驱动晶体管以及阈值补偿模块处于导通状态，使得数据信号端的数据信号依次通过导通的数据写入模块、驱动晶体管和阈值补偿模块传输至驱动晶体管的栅极，使得驱动晶体管的栅极电压不断变化；直至驱动晶体管的栅极电压与其第一电极的电压差等于其阈值电压时，驱动晶体管T处于关闭的临界状态；即在数据写入阶段结束时，驱动晶体管的栅极电压为数据写入模块写入的数据信号与阈值补偿模块补偿的阈值电压之和，从而在发光阶段，驱动晶体管提供的驱动电流可与其阈值电压无关，以防工艺制程、器件老化等使得驱动晶体管的阈值电压发生漂移，而影响驱动晶体管产生的驱动电流，进而能够提高发光元件的发光准确性，以在将该像素电路应用于显示面板中时，能够提高显示面板的显示均一性。
可选的，如图14所示，像素电路10还包括第一控制端S1；漏流改善模块12包括第一晶体管M1；第一晶体管M1的第一极与第一电源端PVDD电连接，第一晶体管M1的第二极与阈值补偿模块13的第一端电连接，第一晶体管M1的栅极与第一控制端S1电连接；此时，漏流改善阶段具体包括：第一控制端S1的第一控制信号控制第一晶体管M1导通，由数据信号端DATA漏至阈值补偿模块13的第一端的漏电流通过导通的第一晶体管M1传输至第一电源端PVDD。如此，在漏流改善阶段，第一晶体管M1可处于低阻态，使得数据写入模块11产生的漏电流传输至阈值补偿模块13的第一端时，能够通过低阻态的第一晶体管M1传输至第一电源端PVDD，从而在确保驱动晶体T的栅极电压准确性的前提下，还能够防止像素偷亮
可选的，当漏流改善模块的第一晶体管的第二极与阈值补偿模块的第一端电连接时，漏流改善阶段与发光阶段互不交叠，以防止发光阶段，漏流改善模块传输的信号影响发光元件的发光效果。
可选的，如图16所示，像素电路10还可以包括初始化模块15和初始化信号端REF1；初始化模块15分别与初始化信号端REF1和驱动晶体管T的栅极电连接；相应的，图31是本发明实施例提供的又一种像素电路的驱动方法的流程图，如图31所示，该像素电路的驱动方法包括：
S310、在初始化阶段，初始化模块将初始化信号端的初始化信号传输至驱动晶体管的栅极。
S320、在数据写入阶段，数据写入模块将数据信号端的数据信号写入至驱动晶体管的栅极，以及阈值补偿模块将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极。
S330、在漏流改善阶段，漏流改善模块将数据写入模块产生的漏电流传输至第一电源端。
S340、在发光阶段，驱动晶体管驱动发光元件进行发光。
如此，在数据写入阶段之前，通过初始化模块对驱动晶体管的栅极进行初始化，以清除上一驱动周期中驱动晶体管的栅极电位，同时确保驱动晶体管在当前驱动周期的数据写入阶段保持导通，以便于数据信号端的数据信号的写入。
可选的，如图19所示，像素电路10还包括复位模块16和复位信号端REF2；复位模块16分别与复位信号端REF2和发光元件20电连接；相应的，图32是本发明实施例提供的又一种像素电路的驱动方法的流程图，如图32所示，该像素电路的驱动方法包括：
S410、在初始化阶段，初始化模块将初始化信号端的初始化信号传输至驱动晶体管的栅极。
S420、在数据写入阶段，数据写入模块将数据信号端的数据信号写入至驱动晶体管的栅极，以及阈值补偿模块将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极。
S430、在漏流改善阶段，漏流改善模块将数据写入模块产生的漏电流传输至第一电源端。
S440、在复位阶段，复位模块控制复位信号端的复位信号传输至所述发光元件。
S450、在发光阶段，驱动晶体管驱动发光元件进行发光。
如此，通过在复位阶段，控制复位模块将复位信号端的复位信号传输至所述发光元件，以对发光元件进行复位，防止上一个驱动周期的发光阶段影响当前驱动周期的发光阶段的发光亮度。
需要说明的是，图32仅为本发明实施例的流程图，图32仅示例性的示出了复位阶段位于发光阶段与漏流改善阶段之间，而在本发明实施例中复位阶段可以位于发光阶段之前的任意时间段，例如复位阶段可以与初始化阶段或数据写入阶段相交叠，本发明实施例对此不做具体限定。
可选的，如图21所示，像素电路还可以包括第一固定电压信号端FIX和电位保持模块17；数据写入模块11分别与数据信号端DATA和驱动晶体管T的第一极电连接；电位保持模块17分别与第一固定电压信号端FIX和驱动晶体管T的第一极电连接；此时，在数据写入阶段之前，还包括初始化阶段，且在初始化阶段，电位保持模块17控制驱动晶体管T的第一极的电位保持为第一固定电压信号端FIX的第一固定电压信号Vf。如此，通过电位保持模块17对驱动晶体管T的第一极进行初始化，以在数据写入阶段，需要较少的时间就能够使驱动晶体管T的第一极达到其数据信号Vdata的电压，从而能够将数据信号Vdata快速地写入至驱动晶体管T的栅极，确保驱动晶体管T的栅极所充电量的准确性，进而在发光阶段，驱动晶体管T能够驱动发光元件20进行准确发光；同时，由于驱动晶体管T的栅极写入的数据信号Vdata较为准确，因此在由黑画面切换至白画面时，能够较快地达到白画面所应呈现的显示亮度，从而能够缩短响应时间。
可选的，如图22，电位保持模块17包括第一电容Cf；该第一电容Cf的第一极板与第一固定电压信号端FIX电连接，第一电容Cf的第二极板与驱动晶体管T的第一极电连接；此时，在初始化阶段，第一电容Cf将第一固定电压信号端FIX的第一固定电压信号Vf耦合至驱动晶体管T的第一极，以使驱动晶体管T的第一极的电位保持为第一固定电压信号Vf，以实现对驱动晶体管T的第一极的初始化；而在数据写入阶段，第一电容Cf的第一极板保持为第一固定电压信号Vf，第一电容Cf的第二极板为通过数据写入模块11写入的数据信号Vdata，确保数据信号Vdata快速准确地写入。
可选的，像素电路的驱动方法还包括：在显示面板的预显示阶段，漏流改善模块将数据写入模块产生的漏电流传输至第一电源端；其中，预显示阶段包括至少一个数据写入阶段和至少一个发光阶段，且在预显示阶段的发光阶段驱动晶体管产生的驱动电流未提供至发光元件。
具体的，显示面板的预显示阶段即为显示面板的开机阶段，此阶段中，显示面板会执行插黑过程。通过在显示面板的开机插黑过程，控制各像素电路的漏流改善模块将数据写入模块11产生的漏电流能够传输至第一电源端，而不会经由发光控制模块漏至发光元件，以防止在显示面板的开机插黑过程中，因发光控制模块将数据写入模块产生的漏电流漏至发光元件，使得发光元件进行发光，出现开机闪屏的现象产生，即通过在显示面板的开机插黑过程，控制各像素电路的漏流改善模块保持导通状态，能够解决开机闪屏问题。
基于同一发明构思，本发明实施例还提供一种显示面板，该显示面板包括阵列排布的多个本发明实施例提供的像素电路，因此该显示面板具备本发明实施例提供的像素电路的有益效果，相同之处可参照上文理解，下文中不再赘述。
基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括本发明实施提供的显示面板，因此该显示装置也具备本发明实施例提供的显示面板的有益效果，相同之处可参照上文理解，下文中不再赘述。
示例性的，图33是本发明实施例提供的一种显示装置的结构示意图，如图33所示，本发明实施例提供的显示装置200包括本发明实施例提供的显示面板100。显示装置200例如可以为触摸显示屏、手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (39)

1.一种像素电路，应用于显示面板，其特征在于，包括：数据写入模块、驱动晶体管、漏流改善模块、阈值补偿模块、发光控制模块、第一电源端以及数据信号端；
所述数据写入模块用于在数据写入阶段，将所述数据信号端的数据信号写入至所述驱动晶体管的栅极；
所述漏流改善模块用于在漏流改善阶段，将所述数据写入模块产生的漏电流传输至所述第一电源端；
所述驱动晶体管用于在发光阶段，驱动发光元件进行发光；
其中，所述漏流改善阶段至少位于所述数据写入阶段与所述发光阶段之间；
所述阈值补偿模块用于在所述数据写入阶段，将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极；
所述发光控制模块用于在所述发光阶段，控制所述驱动晶体管产生的驱动电流提供至所述发光元件；
所述漏流改善模块的第一端与所述第一电源端电连接，所述漏流改善模块的第二端与所述数据写入模块的第二端电连接或与所述阈值补偿模块的第一端电连接；所述数据写入模块的第一端与所述数据信号端电连接；
所述像素电路还包括：第一控制端；
所述漏流改善模块包括第一晶体管，所述第一晶体管的栅极与所述第一控制端电连接；
所述第一控制端的第一控制信号控制所述第一晶体管导通，所述数据写入模块产生的漏电流通过所述第一晶体管传输至所述第一电源端；
所述像素电路还包括：第一发光控制端和第二发光控制端；
所述第一发光控制端复用为所述第二发光控制端；
所述第一发光控制端用于接收第i级移位寄存单元输出的发光控制信号；
所述第一控制端用于接收第i+1级移位寄存单元输出的发光控制信号；
其中，各级所述移位寄存单元输出的发光控制信号的使能电平依次移位；i为正整数。
2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的第一极与所述第一电源端电连接，所述第一晶体管的第二极与所述数据写入模块的第二端电连接。
3.根据权利要求1所述的像素电路，其特征在于，
所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管；所述第一发光控制晶体管的栅极与所述第一发光控制端电连接，所述第二发光控制晶体管的栅极与所述第二发光控制端电连接；所述第一发光控制晶体管的第一极与所述第一电源端电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述发光元件电连接。
4.根据权利要求3所述的像素电路，其特征在于，所述第一晶体管的沟道类型与所述第一发光控制晶体管的沟道类型不同。
5.根据权利要求4所述的像素电路，其特征在于，还包括：
衬底基板；
位于所述衬底基板一侧的半导体层；所述半导体层包括所述第一晶体管的有源层、所述第一发光控制晶体管的有源层和所述第二发光控制晶体管的有源层；
所述第一发光控制晶体管的有源层包括第一沟道区；所述第二发光控制晶体管的有源层包括第二沟道区；所述第一晶体管的有源层包括第三沟道区；所述第一沟道区的掺杂类型与所述第二沟道区的掺杂类型相同，且所述第一沟道区的掺杂类型与所述第三沟道区的掺杂类型不同。
6.根据权利要求5所述的像素电路，其特征在于，还包括：
位于所述半导体层背离所述衬底基板一侧的第一金属层；所述第一金属层包括所述第一晶体管的栅极、所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极以及第一连接线；所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极通过所述第一连接线与所述第一发光控制端电连接，且所述第一发光控制晶体管的栅极、所述第二发光控制晶体管的栅极以及所述第一连接线为一体结构；
位于所述第一金属层背离所述衬底基板一侧的第二金属层；所述第二金属层包括第二连接线；所述第一晶体管的栅极通过过孔与所述第二连接线电连接，且通过所述第二连接线与所述第一控制端电连接。
7.根据权利要求6所述的像素电路，其特征在于，还包括：存储电容；
所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与所述第一电源端电连接；
所述半导体层还包括所述驱动晶体管的有源层；所述第一金属层还包括所述存储电容的第一极板和所述驱动晶体管的栅极；所述第二金属层包括所述存储电容的第二极板。
8.根据权利要求4所述的像素电路，其特征在于，还包括：
衬底基板；
位于所述衬底基板一侧的第一半导体层；所述第一半导体层包括所述第一发光控制晶体管的有源层和所述第二发光控制晶体管的有源层；
位于所述第一半导体层背离所述衬底基板一侧的第二半导体层；所述第二半导体层包括所述第一晶体管的有源层。
9.根据权利要求8所述的像素电路，其特征在于，还包括：
位于所述第一半导体层背离所述衬底基板一侧的第一金属层；所述第一金属层包括所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极；
位于所述第二半导体层背离所述衬底基板一侧的第三金属层；所述第三金属层包括所述第一晶体管的栅极。
10.根据权利要求1所述的像素电路，其特征在于，
所述数据写入模块的第一端与所述数据信号端电连接，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；所述驱动晶体管的第二极与所述阈值补偿模块的第一端电连接；所述阈值补偿模块的第二端与所述驱动晶体管的栅极电连接。
11.根据权利要求10所述的像素电路，其特征在于，还包括：第二控制端；
所述阈值补偿模块包括阈值补偿晶体管；所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极电连接；所述阈值补偿晶体管的栅极与所述第二控制端电连接；
所述阈值补偿晶体管的阈值电压Vth'的取值范围为：-0.2V ≤ Vth' ≤ 0.2V。
12.根据权利要求10所述的像素电路，其特征在于，所述漏流改善模块的第一端与所述第一电源端电连接，所述漏流改善模块的第二端与所述阈值补偿模块的第一端电连接。
13.根据权利要求12所述的像素电路，其特征在于，所述漏流改善阶段与所述发光阶段互不交叠。
14.根据权利要求12所述的像素电路，其特征在于，所述第一晶体管的第一极与所述第一电源端电连接，所述第一晶体管的第二极与所述阈值补偿模块的第一端电连接，所述第一晶体管的栅极与所述第一控制端电连接。
15.根据权利要求1所述的像素电路，其特征在于，还包括：初始化信号端和初始化模块；
所述初始化模块分别与所述初始化信号端和所述驱动晶体管的栅极电连接；所述初始化模块用于在初始化阶段，将所述初始化信号端的初始化信号传输至所述驱动晶体管的栅极；
其中，所述初始化阶段位于所述数据写入阶段之前。
16.根据权利要求15所述的像素电路，其特征在于，还包括：第一固定电压信号端和电位保持模块；
所述数据写入模块分别与所述数据信号端和所述驱动晶体管的第一极电连接；所述电位保持模块分别与所述第一固定电压信号端和所述驱动晶体管的第一极电连接；
所述电位保持模块用于在初始化阶段，控制所述驱动晶体管的第一极的电位保持为所述第一固定电压信号端的第一固定电压信号。
17.根据权利要求16所述的像素电路，其特征在于，所述初始化信号端和所述第一电源端中的一个复用为所述第一固定电压信号端。
18.根据权利要求16所述的像素电路，其特征在于，所述电位保持模块包括第一电容；所述第一电容的第一极板与所述第一固定电压信号端电连接，所述第一电容的第二极板与所述驱动晶体管的第一极电连接。
19.根据权利要求18所述的像素电路，其特征在于，还包括：
衬底基板；位于所述衬底基板一侧且绝缘间隔的半导体层和第二金属层；所述半导体层包括所述第一电容的第二极板，所述第二金属层包括所述第一电容的第一极板。
20.根据权利要求19所述的像素电路，其特征在于，所述半导体层包括所述驱动晶体管的有源层。
21.根据权利要求19所述的像素电路，其特征在于，还包括：存储电容；所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与所述第一电源端电连接；
所述像素电路还包括：位于所述衬底基板一侧且与所述半导体层和所述第二金属层均绝缘间隔的第一金属层；
其中，所述第一金属层包括所述驱动晶体管的栅极和所述存储电容的第一极板；所述第二金属层还包括所述存储电容的第二极板。
22.根据权利要求16所述的像素电路，其特征在于，在所述显示面板的由黑画面切换为预设显示画面时，所述发光元件达到预设发光亮度的时间小于或等于1.5ms。
23.根据权利要求15所述的像素电路，其特征在于，还包括：复位模块和复位信号端；
所述复位模块分别与所述复位信号端和所述发光元件电连接；所述复位模块用于在复位阶段，控制所述复位信号端的复位信号传输至所述发光元件。
24.根据权利要求23所述的像素电路，其特征在于，所述复位信号的电压小于所述初始化信号的电压。
25.根据权利要求1所述的像素电路，其特征在于，所述漏流改善阶段的时间为t，所述数据写入阶段的时间为t'；其中，t ≥ n t'，n ≥ 10。
26.根据权利要求1所述的像素电路，其特征在于，所述漏流改善模块还用于在所述显示面板的预显示阶段，将所述数据写入模块产生的漏电流传输至所述第一电源端；
其中，所述预显示阶段包括至少一个所述数据写入阶段和至少一个发光阶段，且在所述预显示阶段的发光阶段所述驱动晶体管产生的驱动电流未提供至所述发光元件。
27.一种像素电路的驱动方法，用于驱动权利要求1所述的像素电路，所述像素电路应用于显示面板，其特征在于，包括：
在数据写入阶段，所述数据写入模块将所述数据信号端的数据信号写入至所述驱动晶体管的栅极；
在漏流改善阶段，所述漏流改善模块将所述数据写入模块产生的漏电流传输至所述第一电源端；
在发光阶段，所述驱动晶体管驱动发光元件进行发光；
其中，所述漏流改善阶段至少位于所述数据写入阶段与所述发光阶段之间；
所述像素电路还包括第一控制端；所述漏流改善模块包括第一晶体管；所述第一晶体管的栅极与所述第一控制端电连接，所述第一晶体管的第一极与所述第一电源端电连接，所述第一晶体管的第二极与所述数据写入模块电连接；
所述漏流改善阶段具体包括：
所述第一控制端的第一控制信号控制所述第一晶体管导通，所述数据写入模块产生的漏电流通过所述第一晶体管传输至所述第一电源端；
所述像素电路还包括：第一发光控制端和第二发光控制端；
所述第一发光控制端复用为所述第二发光控制端；
所述第一发光控制端用于接收第i级移位寄存单元输出的发光控制信号；
所述第一控制端用于接收第i+1级移位寄存单元输出的发光控制信号；
其中，各级所述移位寄存单元输出的发光控制信号的使能电平依次移位；i为正整数。
28.根据权利要求27所述的像素电路的驱动方法，其特征在于，所述漏流改善阶段与所述发光阶段具有交叠。
29.根据权利要求28所述的像素电路的驱动方法，其特征在于，所述漏流改善阶段与所述发光阶段的交叠时间大于或等于所述数据写入阶段的时间。
30.根据权利要求27所述的像素电路的驱动方法，其特征在于，所述像素电路还包括阈值补偿模块；所述数据写入模块的第一端与所述数据信号端电连接，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；所述驱动晶体管的第二极与所述阈值补偿模块的第一端电连接；所述阈值补偿模块的第二端与所述驱动晶体管的栅极电连接；
所述数据写入阶段还包括：
所述阈值补偿模块将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极。
31.根据权利要求30所述的像素电路的驱动方法，其特征在于，所述第一晶体管的第一极与所述第一电源端电连接，所述第一晶体管的第二极与所述阈值补偿模块的第一端电连接，所述第一晶体管的栅极与所述第一控制端电连接；
所述漏流改善阶段具体包括：
所述第一控制端的第一控制信号控制所述第一晶体管导通，由所述数据信号端漏至所述阈值补偿模块的第一端的漏电流通过导通的所述第一晶体管传输至所述第一电源端。
32.根据权利要求31所述的像素电路的驱动方法，其特征在于，所述漏流改善阶段与所述发光阶段互不交叠。
33.根据权利要求27所述的像素电路的驱动方法，其特征在于，所述像素电路还包括初始化模块和初始化信号端；所述初始化模块分别与所述初始化信号端和所述驱动晶体管的栅极电连接；
在所述数据写入阶段之前，还包括：
在初始化阶段，所述初始化模块将所述初始化信号端的初始化信号传输至所述驱动晶体管的栅极。
34.根据权利要求27或33所述的像素电路的驱动方法，其特征在于，所述像素电路还包括第一固定电压信号端和电位保持模块；所述电位保持模块分别与所述第一固定电压信号端和所述驱动晶体管的第一极电连接；
在所述数据写入阶段之前，还包括：
在初始化阶段，所述电位保持模块控制所述驱动晶体管的第一极的电位保持为所述第一固定电压信号端的第一固定电压信号。
35.根据权利要求34所述的像素电路的驱动方法，其特征在于，所述电位保持模块包括第一电容；所述第一电容的第一极板与所述第一固定电压信号端电连接，所述第一电容的第二极板与所述驱动晶体管的第一极电连接；
所述电位保持模块控制所述驱动晶体管的第一极的电位保持为所述第一固定电压信号端的第一固定电压信号，包括：
所述第一电容将所述第一固定电压信号端的第一固定电压信号耦合至所述驱动晶体管的第一极，以使所述驱动晶体管的第一极的电位保持为所述第一固定电压信号。
36.根据权利要求33所述的像素电路的驱动方法，其特征在于，所述像素电路还包括复位模块和复位信号端；所述复位模块分别与所述复位信号端和所述发光元件电连接；
所述驱动方法还包括：
在复位阶段，所述复位模块控制所述复位信号端的复位信号传输至所述发光元件。
37.根据权利要求27所述的像素电路的驱动方法，其特征在于，还包括：
在所述显示面板的预显示阶段，所述漏流改善模块将所述数据写入模块产生的漏电流传输至所述第一电源端；
其中，所述预显示阶段包括至少一个所述数据写入阶段和至少一个发光阶段，且在所述预显示阶段的发光阶段所述驱动晶体管产生的驱动电流未提供至所述发光元件。
38.一种显示面板，其特征在于，包括：多个如权利要求1-26任一项所述的像素电路。
39.一种显示装置，其特征在于，包括：权利要求38所述的显示面板。
CN202111074950.5A 2021-09-14 2021-09-14 像素电路及其驱动方法、显示面板和显示装置 Active CN113870790B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111074950.5A CN113870790B (zh) 2021-09-14 2021-09-14 像素电路及其驱动方法、显示面板和显示装置
US17/669,648 US11749193B2 (en) 2021-09-14 2022-02-11 Pixel circuit, method for driving a pixel circuit, display panel, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111074950.5A CN113870790B (zh) 2021-09-14 2021-09-14 像素电路及其驱动方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113870790A CN113870790A (zh) 2021-12-31
CN113870790B true CN113870790B (zh) 2023-04-14

Family

ID=78995886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111074950.5A Active CN113870790B (zh) 2021-09-14 2021-09-14 像素电路及其驱动方法、显示面板和显示装置

Country Status (2)

Country Link
US (1) US11749193B2 (zh)
CN (1) CN113870790B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114586092A (zh) * 2019-10-31 2022-06-03 夏普株式会社 显示装置、像素电路及其驱动方法
CN117678007A (zh) * 2022-05-31 2024-03-08 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN115101004A (zh) 2022-06-30 2022-09-23 厦门天马微电子有限公司 一种像素驱动电路及其驱动方法、发光面板、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300490B2 (ja) * 2007-02-21 2009-07-22 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR101008482B1 (ko) * 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101791664B1 (ko) * 2010-10-28 2017-11-21 삼성디스플레이 주식회사 유기전계발광 표시장치
JP6281141B2 (ja) * 2013-07-18 2018-02-21 株式会社Ｊｏｌｅｄ ゲートドライバ回路およびそれを用いた画像表示装置
KR102383741B1 (ko) * 2015-09-10 2022-04-08 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
CN107274829B (zh) * 2017-07-10 2020-04-14 上海天马有机发光显示技术有限公司 一种有机电致发光显示面板及显示设备
CN107256695B (zh) * 2017-07-31 2019-11-19 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、显示面板及显示装置
CN107452339B (zh) * 2017-07-31 2019-08-09 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107610651B (zh) * 2017-10-31 2019-11-08 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
CN108682399B (zh) 2018-05-21 2020-03-06 京东方科技集团股份有限公司 显示装置、像素驱动电路及其驱动方法
CN110808012B (zh) * 2019-11-28 2021-02-26 京东方科技集团股份有限公司 像素电路、移位寄存器单元、栅极驱动电路和显示装置
CN111798789B (zh) * 2020-07-16 2022-09-20 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN111883043A (zh) * 2020-07-30 2020-11-03 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
CN112071268B (zh) * 2020-08-12 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN213601595U (zh) * 2020-12-01 2021-07-02 昆山国显光电有限公司 一种像素电路及显示面板
CN112634832B (zh) * 2020-12-31 2022-05-31 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN113035134A (zh) * 2021-03-17 2021-06-25 武汉天马微电子有限公司 显示面板和显示装置
CN113066841A (zh) * 2021-03-23 2021-07-02 京东方科技集团股份有限公司 一种显示基板及其制造方法

Also Published As

Publication number Publication date
US20220165214A1 (en) 2022-05-26
CN113870790A (zh) 2021-12-31
US11749193B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
CN110751927B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN113870790B (zh) 像素电路及其驱动方法、显示面板和显示装置
US9589505B2 (en) OLED pixel circuit, driving method of the same, and display device
CN111105751B (zh) 显示设备、用于驱动显示设备的方法以及电子装置
CN111508426B (zh) 像素电路及其驱动方法、显示面板
CN113539176B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN101908309B (zh) 显示设备、电子装置、操作像素发光和显示图像的方法
CN111599308B (zh) 显示装置及其控制方法、电子设备
US8743027B2 (en) OLED driving circuit and method of the same used in display panel
CN110992891B (zh) 一种像素驱动电路、驱动方法和显示基板
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
CN113937157B (zh) 一种阵列基板、显示面板及显示装置
CN110890056A (zh) 一种自发光显示装置以及像素内补偿电路
CN111128069A (zh) 一种自发光显示装置以及像素内外补偿兼容电路
CN114639341A (zh) 像素驱动电路、显示面板和驱动方法
CN113971936B (zh) 显示面板及其驱动方法
CN112837654A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
US11024232B2 (en) Pixel driving circuit and driving method therefor, and display panel
CN110782842A (zh) 一种自发光显示装置以及像素内补偿电路
CN115410531A (zh) 像素电路及其驱动方法、硅基显示面板和显示装置
CN115331620A (zh) 一种像素电路、驱动方法以及显示装置
CN113077761B (zh) 像素电路、像素驱动方法和显示装置
CN115331633A (zh) 一种像素电路、硅基显示面板及显示装置
CN114999401A (zh) 像素驱动电路及其驱动方法、显示面板
CN117636807A (zh) 显示驱动电路、显示驱动方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant