CN213601595U - 一种像素电路及显示面板 - Google Patents

Abstract

本实用新型实施例公开了一种像素电路及显示面板。该像素电路包括：驱动模块，包括控制端、第一端和第二端；所述驱动模块用于在其控制端的控制下产生驱动电流，以驱动发光元件发光；数据写入模块，所述数据写入模块用于将数据信号依次传输至所述驱动模块的第一端、第二端和控制端；漏电吸收模块，连接于稳压信号和所述数据写入模块之间；所述漏电吸收模块用于响应漏电吸收控制信号，将所述稳压信号写入所述数据写入模块。通过本实用新型实施例的技术方案，在不影响像素电路中数据信号写入的同时，能够避免数据信号串行写入而导致的串扰显示问题，保证显示效果。

Description

一种像素电路及显示面板

技术领域

本实用新型实施例涉及显示技术领域，尤其涉及一种像素电路及显示面板。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。尤其是显示面板的显示画质，始终是消费者和面板生产厂商对显示面板的品质衡量的重要指标之一。目前，有机发光二极管(Organic Light-Emitting Diode，OLED)像素电路中，薄膜晶体管容易出现漏电问题，从而引发像素电路中数据信号的串行写入，导致显示画面串扰显示，影响了显示面板的显示效果。

实用新型内容

本实用新型实施例提供一种像素电路及显示面板，以避免数据信号串行写入而导致的串扰显示的问题，保证显示效果。

第一方面，本实用新型实施例提供一种像素电路，该像素电路包括：

驱动模块，所述驱动模块用于在其控制端的控制下产生驱动电流，以驱动发光元件发光；

数据写入模块，所述数据写入模块用于将数据信号传输至所述驱动模块的控制端；

存储电容，所述存储电容的第一极连接于所述驱动模块的控制端，第二极接入第一电源信号；

漏电吸收模块，连接于稳压信号和所述数据写入模块的输出端之间；所述漏电吸收模块用于响应漏电吸收控制信号，将所述稳压信号写入所述数据写入模块的输出端。

从上述技术方案可以看出，本实用新型实施例通过设置漏电吸收模块，并且将漏电吸收模块连接于稳压信号和数据写入模块的输出端之间，使得在数据写入阶段前的阶段或数据写入阶段后的阶段，漏电吸收模块能够响应于漏电吸收控制信号而将稳压信号写入数据写入模块的输出端，从而使得数据写入模块因漏电而输出的数据信号能够被稳压信号所吸收，以此避免了数据信号的串行写入，进而避免了因数据信号串行写入而导致串扰显示的问题，保证了显示效果。

可选地，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管；

所述第一晶体管的第一极接入所述第一电源信号，所述第一晶体管的第二极用于输出所述驱动电流；

所述第二晶体管的第一极接入所述数据信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接，所述第二晶体管的栅极接入第一扫描信号；

所述存储电容的第一极与所述第一晶体管的栅极连接，所述存储电容的第二极接入所述第一电源信号。

可选地，像素电路还包括补偿模块和发光控制模块；

所述数据写入模块的第一端接入所述数据信号，所述数据写入模块的第二端连接所述驱动模块的第一端，所述数据写入模块的控制端接入第一扫描信号；

所述驱动模块的第一端接入所述第一电源信号，所述驱动模块的第二端连接所述补偿模块的第一端，所述驱动模块的控制端连接所述补偿模块的第二端；

所述补偿模块的控制端连接所述第一扫描信号；

所述发光控制模块用于控制导通所述驱动模块的第一端接入所述第一电源信号，并控制导通所述驱动模块的第二端与所述发光元件之间的连接。

可选地，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述补偿模块包括第三晶体管，所述发光控制模块包括第五晶体管和第六晶体管；

所述第五晶体管的第一极接入所述第一电源信号，所述第五晶体管的第二极连接所述第一晶体管的第一极，所述第六晶体管的第一极连接所述第一晶体管的第二极，所述第六晶体管的第二极连接所述发光元件，所述第五晶体管和所述第六晶体管的栅极接入发光控制信号；

所述第二晶体管的第一极用于接入所述数据信号，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极接入所述第一扫描信号；

所述第三晶体管连接于所述第一晶体管的第二极和栅极之间，且所述第三晶体管的栅极接入所述第一扫描信号；所述漏电吸收模块连接于所述稳压信号和所述第二晶体管的第二极之间。

可选地，所述漏电吸收模块包括第四晶体管；

所述第四晶体管的第一极连接所述稳压信号，所述第四晶体管的第二极连接所述数据写入模块的输出端，所述第四晶体管的栅极连接所述漏电吸收控制信号；

优选地，所述第一扫描信号复用为所述漏电吸收控制信号。

可选地，所述第二晶体管为P型晶体管，所述第四晶体管为N型晶体管；或者，所述第二晶体管为N型晶体管，所述第四晶体管为P型晶体管。

可选地，所述第四晶体管为单栅晶体管；或者，所述第四晶体管为双栅晶体管。

可选地，所述漏电吸收模块还包括漏电吸收电容；所述第四晶体管的第一极通过所述漏电吸收电容连接所述稳压信号；

优选地，所述第一电源信号复用为所述稳压信号。

可选地，像素电路还包括第一初始化模块和第二初始化模块；

所述第一初始化模块的第一端连接初始化信号，第二端连接所述驱动模块的控制端；所述第二初始化模块的第一端连接所述初始化信号，第二端连接所述发光元件的阳极；

所述第一初始化模块的控制端和所述第二初始化模块的控制端接入第二扫描信号。

第二方面，本实用新型实施例还提供了一种显示面板，该显示面板包括如上述第一方面所述的像素电路。

本实用新型实施例提供的像素电路，通过设置数据写入模块，使得在数据写入阶段，能够通过数据写入模块将数据信号传输至驱动模块的控制端，实现像素电路的数据信号的写入；同时，通过设置漏电吸收模块，并且将漏电吸收模块连接于稳压信号和数据写入模块的输出端之间，使得在数据写入阶段前的阶段或数据写入阶段后的阶段，漏电吸收模块能够响应于漏电吸收控制信号而将稳压信号写入数据写入模块的输出端，从而使得数据写入模块因漏电而输出的数据信号能够被稳压信号所吸收，以此避免了数据信号的串行写入，进而避免了因数据信号串行写入而导致串扰显示的问题，即本实用新型实施例的技术方案在不影响像素电路中数据信号写入的同时，能够避免数据信号串行写入而导致的串扰显示，保证显示效果。

附图说明

图1为本实用新型实施例提供的一种像素电路的结构示意图；

图2为本实用新型实施例提供的另一种像素电路的结构示意图；

图3为本实用新型实施例提供的另一种像素电路的结构示意图；

图4为本实用新型实施例提供的另一种像素电路的结构示意图；

图5为本实用新型实施例提供的另一种像素电路的结构示意图；

图6为本实用新型实施例提供的另一种像素电路的结构示意图；

图7为本实用新型实施例提供的另一种像素电路的结构示意图；

图8为本实用新型实施例提供的另一种像素电路的结构示意图；

图9为本实用新型实施例提供的一种像素电路对应的驱动时序图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

正如背景技术所述，在现有的像素电路中，存在因薄膜晶体管漏电引发数据信号串行写入而导致串扰显示的问题。出现该问题的原因如下：

显示面板中的像素点亮方式为逐行点亮，相应地，像素电路逐行选通，即数据线上的数据信号逐行写入像素电路。然而，现有的像素电路在工作的过程中，像素电路中的晶体管会因工作环境、或者制作工艺、或者晶体管特性等因素出现漏电的情况。例如，数据写入模块中的晶体管漏电，当数据信号写入被选通的像素电路时，同时也会漏入(写入)未被选通的像素电路，即数据信号的串行写入。数据信号的串行写入将会导致未被选通的像素电路在后续被选通时，数据信号无法正常写入，从而在显示时就会显示出串行写入的数据信号对应的画面，而无法显示正常写入的数据信号对应的画面，也就是说出现了串扰显示。例如，当上一行像素电路写入的数据信号对应黑态画面时，数据电压较高，该数据信号同时被串行写入下一行像素电路中；当下一行像素电路在后续被选通时，其对应的数据电压较低，由于像素电压已经被串行写入了较高的数据电压而使得较低的数据电压无法正常写入，从而在显示时显示出黑态画面，也就是说出现了黑态串扰显示。

有鉴于此，本实用新型实施例提供了一种像素电路，该像素电路可应用于有机发光二极管显示面板、微发光二极管显示面板或量子点发光二极管显示面板等显示面板中。图1和图3为本实用新型实施例提供的一种像素电路的结构示意图，参见图1和图3，该像素电路包括：

驱动模块1，驱动模块1用于在其控制端c的控制下产生驱动电流Id，以驱动发光元件D发光；数据写入模块2，数据写入模块2用于将数据信号DATA 传输至所述驱动模块1的控制端c；存储电容Cst，存储电容Cst的第一极连接于驱动模块1的控制端c，第二极接入第一电源信号VDD；漏电吸收模块3，漏电吸收模块3连接于稳压信号Vref1和数据写入模块2的输出端之间；漏电吸收模块3用于响应漏电吸收控制信号Scan3，将稳压信号Vref1写入数据写入模块2的输出端。

本实施例中，发光元件D可以是有机发光二极管，其包括阳极和阴极。驱动模块1可包括驱动晶体管。数据写入模块2将数据信号DATA写入至驱动模块1的控制端c。存储电容Cst用于存储通过数据写入模块2写入驱动模块1的控制端c的数据信号DATA，以维持驱动模块1的控制端c的电位，保证发光元件D在发光阶段稳定发光。其中，第一电源信号VDD为发光元件D提供电源信号。

参考图1，本实施提供的像素电路的工作原理为：

在数据写入阶段，像素电路需要写入数据信号DATA，因而数据写入模块2 在其控制端的控制下，将数据线提供的数据信号DATA传输至驱动模块1的控制端c。

在数据写入阶段前的阶段和/或数据写入阶段后的阶段，像素电路无需写入数据信号DATA，因而数据写入模块2在其控制端的控制下处于截止状态(也即关闭状态)，因而数据信号DATA不会传输至驱动模块1的控制端c；然而，数据线上仍存在数据信号DATA，且该数据信号DATA为其它行像素电路对应的数据信号DATA，这时，倘若数据写入模块2发生漏电，则数据信号DATA 将通过漏电的数据写入模块2写入驱动模块1的控制端c，造成数据信号DATA 的串行写入，从而容易导致数据写入模块2在后续的数据写入阶段，数据信号 DATA无法正常写入数据写入模块2，进而无法正常写入驱动模块1的控制端c，在显示时就会显示出已经串行写入的数据信号DATA对应的画面，而无法正常显示当前需要写入的数据信号DATA对应的画面，也就是说出现串扰显示。

对此，漏电吸收模块3连接于稳压信号Vref1和数据写入模块2的输出端之间，在数据写入阶段前的阶段和/或数据写入阶段后的阶段，漏电吸收模块3 将稳压信号Vref1写入数据写入模块2的输出端，使得因数据写入模块2漏电而向驱动模块1控制端输出的数据信号DATA被稳压信号Vref1所吸收(或抽走)，以此避免了数据写入模块2将其它行的数据信号DATA漏电(漏泄)至驱动模块1的控制端c，避免数据信号DATA的串行写入，保证驱动模块1在后续的数据写入阶段数据信号DATA可以正常写入，从而避免了串扰显示，保证了显示效果。

示例性地，选通行像素电路对应的数据信号DATA对应黑态画面，未被选通行像素电路中的数据写入模块2出现漏电情况，由于本实施例中设置了漏电吸收模块3，漏电吸收模块3能够及时将稳压信号Vref1写入数据写入模块2的输出端，从而吸收漏电的黑态画面对应的数据信号DATA，当该像素电路在后续进行数据信号DATA写入时，对应的数据信号DATA能够被正常写入驱动模块1的控制端c，不会使漏电的黑态画面对应的数据信号DATA串入本行，进而不会出现黑态串扰显示现象。

由此可见，本实用新型实施例的技术方案不会改变像素电路原本的驱动时序，仅在非数据写入阶段进行漏电吸收。也就是说，在不影响像素电路中数据信号写入的同时，通过漏电吸收模块3避免了数据信号串行写入，进而避免了因数据信号串行写入而导致的串扰显示，保证了显示效果。另外，由于数据写入模块2直接连接数据线，数据写入模块2发生漏电后，对像素电路的正常显示产生的影响最大，本实用新型实施例设置漏电吸收模块3连接于稳压信号Vref1和数据写入模块2的输出端之间，能够从源头截止串行的数据信号DATA对像素电路产生进一步的影响，从而能够更好地抑制串行显示的问题。

在上述各实施例中，漏电吸收模块的设置方式有多种，下面就其中的几种进行说明，但不作为对本实用新型的限定。

图2为本实用新型实施例提供的另一种像素电路的结构示意图，参见图2，在本实用新型的一种实施方式中，可选地，驱动模块1包括第一晶体管T1，数据写入模块2包括第二晶体管T2；第一晶体管T1的第一极接入第一电源信号 VDD，第一晶体管T1的第二极用于输出驱动电流Id；第二晶体管T2的第一极接入数据信号DATA，第二晶体管T2的第二极与第一晶体管T1的栅极电连接，第二晶体管T2的栅极接入第一扫描信号Scan1；存储电容Cst的第一极与第一晶体管T1的栅极连接，存储电容Cst的第二极接入第一电源信号VDD。

具体地，第二晶体管T2的第一极连接数据线以输入数据信号DATA，第二晶体管T2的第二极作为数据写入模块2的输出端。存储电容Cst用于存储第二晶体管T2写入第一晶体管T1的栅极的数据信号DATA，以维持第一晶体管T1 的栅极的电位，保证发光元件D在发光阶段稳定发光。

参考图2，本实施提供的像素电路的工作原理为：

在数据写入阶段，第二晶体管T2将数据信号DATA依次传输至第二晶体管 T2的第二极及第一晶体管T1的栅极，第一晶体管T1产生对应数据信号DATA 的驱动电流Id。

漏电吸收模块3连接于稳压信号Vref1和第二晶体管T2的第二极之间，从而，在数据写入阶段前的阶段和/或数据写入阶段后的阶段，即使第二晶体管T2 发生漏电，稳压信号Vref1也能够通过漏电吸收模块3而被写入第二晶体管T2 的第二极，这样，第一晶体管T1的栅极因第二晶体管T2漏电而被写入的数据信号DATA被稳压信号Vref1吸收，防止了因第二晶体管T2漏电而向第一晶体管T1的栅极写入数据信号DATA，从而避免影响第一晶体管T1在后续的数据写入阶段进行数据信号DATA的写入，进而避免了显示时的串扰显示现象，保证了显示效果。

图3为本实用新型实施例提供的另一种像素电路的结构示意图，参见图3，在本实用新型的一种实施方式中，可选地，像素电路还包括补偿模块4和发光控制模块5；数据写入模块2的第一端接入数据信号DATA，数据写入模块2 的第二端连接驱动模块1的第一端a，数据写入模块2的控制端接入第一扫描信号Scan1；驱动模块1的第一端a接入第一电源信号VDD，驱动模块1的第二端b连接补偿模块4的第一端，驱动模块1的控制端c连接补偿模块4的第二端；补偿模块的控制端连接第一扫描信号Scan1；发光控制模块5用于控制导通驱动模块1的第一端a接入第一电源信号VDD，并控制导通驱动模块1的第二端b与发光元件D之间的连接。

具体地，补偿模块4和数据写入模块2能够对驱动模块1进行阈值电压Vth 补偿，即在数据信号DATA写入驱动模块1的控制端c的过程中，使得驱动模块1的控制端c的电压写至(DATA+Vth)，从而消除驱动模块1的阈值电压 Vth对驱动电流Id的影响，保证发光元件D的发光效果及效率。

在数据信号DATA写入驱动模块1的控制端c的过程中，发光控制模块5 控制驱动模块1的第一端a不接入第一电源信号VDD，并控制驱动模块1的第二端b与发光元件D之间的连接不导通，保证发光元件D在数据信号DATA 写入阶段不发光。在发光元件D的发光阶段，也即像素电路的发光阶段，发光控制模块5控制导通驱动模块1的第一端a接入第一电源信号VDD，并控制导通驱动模块1的第二端b与发光元件D之间的连接，保证发光元件D在像素电路的发光阶段正常发光。

参考图3，本实施提供的像素电路的工作原理为：

在数据写入阶段，数据写入模块2响应于第一扫描信号Scan1而将数据信号DATA依次传输至数据写入模块2的输出端、驱动模块1的第一端a、驱动模块1的第二端b、补偿模块3直至驱动模块1的控制端c，从而驱动驱动模块 1在发光阶段产生对应数据信号DATA的驱动电流Id。

漏电吸收模块3连接于稳压信号Vref1和数据写入模块2的输出端之间，在数据写入阶段前的阶段和/或数据写入阶段后的阶段，即使数据写入模块2发生漏电，稳压信号Vref1也能够通过漏电吸收模块3而被写入数据写入模块2 的输出端，这样，数据写入模块2的输出端因漏电而输出的数据信号DATA被稳压信号Vref1吸收，避免了数据写入模块2的输出端因漏电而向驱动模块1 的控制端c写入的数据信号DATA，影响驱动模块1的控制端c在后续的数据写入阶段进行数据信号DATA的写入，进而避免了显示时的串扰显示现象，保证了显示效果。

图4为本实用新型实施例提供的另一种像素电路的结构示意图，参见图4，在本实用新型的一种实施方式中，可选地，驱动模块1包括第一晶体管T1，数据写入模块2包括第二晶体管T2，补偿模块4包括第三晶体管T3，发光控制模块5包括第五晶体管T5和第六晶体管T6；

第五晶体管T5的第一极接入第一电源信号VDD，第五晶体管T5的第二极连接第一晶体管T1的第一极，第六晶体管T6的第一极连接第一晶体管T1的第二极，第六晶体管T6的第二极连接发光元件D，第五晶体管T5和第六晶体管T6的栅极接入发光控制信号EM；

第二晶体管T2的第一极用于接入数据信号DATA，第二晶体管T2的第二极连接第一晶体管T1的第一极，第二晶体管T2的栅极接入第一扫描信号Scan1；第三晶体管T3连接于第一晶体管T1的第二极和栅极之间，且第三晶体管T3 的栅极接入第一扫描信号Scan1；漏电吸收模块3连接于稳压信号Vref1和第二晶体管T2的第二极之间。

具体地，第一电源信号VDD和第二电源信号VSS为发光元件D的发光提供电源信号。第五晶体管T5和第六晶体管T6响应发光控制信号EM以控制第一电源信号VDD和第二电源信号VSS之间路径的通断；在像素电路的发光阶段之前的阶段(例如，初始化阶段或数据写入阶段等)，第五晶体管T5和第六晶体管T6响应发光控制信号EM以控制第一电源信号VDD以及第二电源信号 VSS之间的路径不导通，发光元件D不发光；在像素电路的发光阶段，第五晶体管T5和第六晶体管T6响应发光控制信号EM以控制第一电源信号VDD以及第二电源信号VSS之间的路径导通，发光元件D响应于驱动电流Id而发光。

参考图4，本实施提供的像素电路的工作原理为：

在数据写入阶段，第二晶体管T2的第一极连接数据线以接入数据信号 DATA，第二晶体管T2将数据信号DATA依次传输至第二晶体管T2的第二极、第一晶体管T1的第一极、第一晶体管T1的第二极、第三晶体管T3以及第一晶体管T1的栅极，从而驱动第一晶体管T1在发光阶段产生驱动电流Id。

漏电吸收模块3连接于稳压信号Vref1和第二晶体管T2的第二极之间，也就是说，漏电吸收模块3连接于稳压信号Vref1和第一晶体管T1的第一极之间，在数据写入阶段前的阶段和/或数据写入阶段后的阶段，即使第二晶体管T2发生漏电，稳压信号Vref1也能够通过漏电吸收模块3而被写入第二晶体管T2的第二极，这样，第二晶体管T2因漏电而输出的数据信号DATA被稳压信号Vref1 吸收，避免了第二晶体管T2因漏电而向第一晶体管T1的栅极写入数据信号DATA，影响第一晶体管T1在后续的数据写入阶段进行数据信号DATA的写入，进而避免了显示时的串扰显示现象，保证了显示效果。

图5为本实用新型实施例提供的另一种像素电路的结构示意图，参见图5 可选地，漏电吸收模块3包括第四晶体管T4；第四晶体管T4的第一极连接稳压信号Vref1，第四晶体管T4的第二极连接数据写入模块2的输出端，第四晶体管T4的栅极连接漏电吸收控制信号Scan3。

具体地，漏电吸收模块3包括第四晶体管T4的方案适用于图1至图4中的任一个像素电路中。设置漏电吸收模块3包括第四晶体管T4，一方面，可以使得漏电吸收模块3与像素电路中的其他晶体管的工艺兼容，从而有利于降低显示面板的制作成本；另一方面，漏电吸收模块3的结构简单，有利于减小像素电路所占用的空间，从而有利于显示面板的布线。

参见图5，第四晶体管T4的第一极连接稳压信号Vref1，第四晶体管T4的第二极与第二晶体管T2的第二极连接。可选地，第一扫描信号Scan1复用为漏电吸收控制信号Scan3，以避免单独为漏电吸收模块3设置漏电吸收控制信号 Scan3线，节省显示面板的布线空间。

参考图5，本实施例提供的像素电路中漏电吸收模块3所包括的第四晶体管T4的工作过程为：

在数据写入阶段，控制第二晶体管T2导通、第三晶体管T3导通以及第四晶体管T4截止(第四晶体管T4响应于漏电吸收控制信号Scan3也即第一扫描信号Scan1而截至)，第二晶体管T2将数据信号DATA依次传输至第二晶体管 T2的第二极、第一晶体管T1的第一极、第一晶体管T1的第二极、第三晶体管 T3以及第一晶体管T1的栅极。

在数据写入阶段前的阶段和/或数据写入阶段后的阶段，控制第二晶体管T2 截止、第三晶体管T3截止以及第四晶体管T4导通(第四晶体管T4响应于漏电吸收控制信号Scan3也即第一扫描信号Scan1而导通)，则第二晶体管T2不能够将数据信号DATA依次传输至第二晶体管T2的第二极、第一晶体管T1的第一极、第一晶体管T1的第二极、第三晶体管T3和第一晶体管T1的栅极，然而，倘若第二晶体管T2发生漏电，则第二晶体管T2的第二极将输出数据信号DATA，但同时漏电吸收模块3对应的第四晶体管T4处于导通状态，稳压信号Vref1能够通过第四晶体管T4而写入第二晶体管T2的第二极，从而稳压信号Vref1将第二晶体管T2因漏电而输出的数据信号DATA吸收，避免了第二晶体管T2因漏电而向第一晶体管T1的栅极写入数据信号DATA，影响第一晶体管T1在后续的数据写入阶段进行数据信号DATA的写入，进而避免了显示时的串扰显示现象，保证了显示效果。

在上述任一技术方案的基础上，可选地，第二晶体管T2为P型晶体管，第四晶体管T4为N型晶体管；或者，第二晶体管T2为N型晶体管，第四晶体管 T4为P型晶体管。这样设置，一方面，有利于第二晶体管T2和第四晶体管T4 采用相同的控制信号来控制，从而减少信号线的数量，以有利于显示面板的布线；另一方面，有利于第二晶体管T2导通时控制第四晶体管T4截止，第二晶体管T2截止时控制第四晶体管T4导通，从而避免第二晶体管T2和第四晶体管T4同时导通(或同时断开)的情况，提升了像素电路的可靠性。

另外，考虑到在数据写入阶段，需控制第二晶体管T2导通、第三晶体管 T3导通以及第四晶体管T4截止，而在数据写入阶段前的阶段和/或数据写入阶段后的阶段，需控制第二晶体管T2截止、第三晶体管T3截止以及第四晶体管 T4导通。由此可见，第四晶体管的导通状态与第二晶体管的导通状态相反，可以将第二晶体管T2与第四晶体管T4的沟道掺杂类型设置为相反的掺杂类型，以在减少控制信号线的数量的基础上，提升像素电路的可靠性。

需要说明的是，在上述实施例中示例性地示出了第四晶体管T4为单栅晶体管，并非对本实用新型的限定。图6为本实用新型实施例提供的另一种像素电路的结构示意图，参考图6，可选地，还可以设置第四晶体管T4为双栅晶体管。双栅晶体管相对于单栅晶体管而言具备更小的漏电特性，设置第四晶体管T4 为双栅晶体管有助于避免在数据写入阶段数据信号DATA被稳压信号Vref1所吸收，以及进一步提升像素电路整体的避免漏电性能。另外，漏电吸收模块3 包括第四晶体管T4且第四晶体管T4为双栅晶体管的方案适用于图1至图5中的任一个像素电路中。

图7为本实用新型实施例提供的另一种像素电路的结构示意图，参见图7，在本实用新型的一种实施方式中，可选地，漏电吸收模块3还包括漏电吸收电容C1；第四晶体管T4的第一极通过漏电吸收电容C1连接稳压信号Vref1。

具体地，漏电吸收模块3还包括漏电吸收电容C1的方案适用于图1至图3 中的任一个像素电路中。示例性地，还包括漏电吸收电容C1的漏电吸收模块3 的工作原理为：漏电吸收电容C1的一极连接稳压信号Vref1，另一极通过第四晶体管T4连接第二晶体管T2的第二极，从而稳压信号Vref1不仅能够通过第四晶体管T4将第二晶体管T2因漏电而写入第二晶体管T2的第二极的数据信号DATA吸收，还能够通过漏电吸收电容C1稳定第二晶体管T2的第二极的电位信号，进一步加强漏电吸收模块3对像素电路串行写入的改善情况，保证显示效果。

可选地，继续参见图7，所述第一电源信号VDD复用为所述稳压信号Vref1。本实用新型实施例将第一电源信号VDD复用为稳压信号Vref1，从而在无需额外设置电源信号的情况下，在数据写入阶段前的阶段或数据写入阶段后的阶段，漏电吸收模块3能够响应于漏电吸收控制信号而将第一电源信号VDD写入数据写入模块2的输出端，从而使得数据写入模块2在漏电情况下输出的数据信号能够被第一电源信号VDD所吸收，以此避免了数据写入模块2因漏电而向驱动模块1的控制端c写入数据信号DATA，进而避免了影响驱动模块1在数据写入阶段数据信号的正常写入，避免串扰显示。

图8为本实用新型实施例提供的另一种像素电路的结构示意图，参见图8，在本实用新型的一种实施方式中，可选地，像素电路还包括第一初始化模块6 和第二初始化模块7。第一初始化模块6的第一端连接初始化信号Vref2，第二端连接驱动模块1的控制端c；第二初始化模块7的第一端连接初始化信号 Vref2，第二端连接发光元件D的阳极。第一初始化模块6的控制端和第二初始化模块7的控制端接入第二扫描信号Scan2。

具体地，第一初始化模块6和第二初始化模块7的工作原理为：在像素电路的初始化阶段，第一初始化模块6和第二初始化模块7响应于第二扫描信号 Scan2，将初始化信号Vref2分别写至驱动模块1的控制端c以及发光元件D的阳极，以分别对驱动模块1的控制端c以及发光元件D的阳极进行初始化。

可选地，继续参见8，第一初始化模块6可包括第七晶体管T7，第二初始化模块7可包括第八晶体管T8，从而简化电路结构，有利于简化布线，以及降低显示面板的成本。

本实施例中，数据写入模块2的控制端接入第一扫描信号Scan1，第一扫描信号Scan1的时序比第二扫描信号Scan2的时序延迟一个周期，从而在初始化阶段之后执行数据写入阶段。在数据写入阶段，数据写入模块2响应于第一扫描信号Scan1以将数据信号DATA传输至驱动模块1的控制端c，同时，漏电吸收模块3响应于第一扫描信号Scan1处于截止状态；在数据写入阶段之前的阶段和数据写入阶段之后的阶段，数据写入模块2响应于第一扫描信号Scan1 处于截止状态，同时，漏电吸收模块3响应于第一扫描信号Scan1处于导通状态，以防止数据写入模块2因漏电而将数据信号DATA串行写入。由此可见，本实用新型实施例实现了数据写入模块2和漏电吸收模块3的同步控制，以进一步提升漏电吸收模块3的漏电吸收功能的可靠性。

具体地，图9为本实用新型实施例提供的一种像素电路对应的驱动时序图，该驱动时序图可应于本实用新型实施例上述任一技术方案中的像素电路的驱动中，这里对应图8所提供的像素电路进行说明，其中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7以及第八晶体管T8均为P型晶体管，仅第四晶体管T4为N型晶体管，参见图8：

在数据写入阶段前的阶段(T1时段，初始化阶段)：第一扫描信号Scan1 为高电平、第二扫描信号Scan2为低电平，从而第二晶体管T2和第三晶体管 T3截止、第七晶体管T7和第八晶体管T8导通、以及第四晶体管T4导通。即第一初始化模块6和第二初始化模块7响应于第二扫描信号Scan2，将所述初始化线上的初始化信号Vref2写至驱动模块1的控制端c以及发光元件D的阳极，以分别对驱动模块1的控制端c以及发光元件D的阳极进行初始化。同时漏电吸收模块3响应于第一扫描信号Scan1，将第一电源信号VDD(即稳压信号 Vref1)写入数据写入模块2的输出端，即第四晶体管T4响应于第一扫描信号 Scan1，将第一电源信号VDD(即稳压信号Vref1)写入第二晶体管T2的第二极吸收因第二晶体管T2漏电而输出的数据信号DATA。

在数据写入阶段(T2时段)：第一扫描信号Scan1为低电平、第二扫描信号Scan2为高电平，从而第二晶体管T2和第三晶体管T3导通、第七晶体管T7 和第八晶体管T8截止、以及第四晶体管T4截止。第二晶体管T2将数据信号 DATA依次传输至第二晶体管T2的第二极、第一晶体管T1的第一极、第二极、第三晶体管T3和第一晶体管T1的栅极，且第一晶体管T1的栅极电压为 (DATA+Vth)，该电压在存储电容Cst的作用下得以保持。

在数据写入阶段后的阶段(T3时段，发光阶段)：第一扫描信号Scan1为高电平、第二扫描信号Scan2为高电平、以及发光控制信号EM为低电平，从而第二晶体管T2和第三晶体管T3截止、第七晶体管T7和第八晶体管T8截止、第五晶体管T5和第六晶体管T6导通、以及第四晶体管T4导通。第五晶体管 T5和第六晶体管T6响应发光控制信号EM控制第一晶体管T1与第一电源信号 VDD以及第二电源信号VSS之间的路径导通，发光元件D响应于驱动电流Id而发光。其中，第四晶体管T4与第五晶体管T5的作用相同，均将第一电源信号VDD导通至第一晶体管T1的源极，不会影响像素电路的正常工作。

本实用新型实施例在7T1C像素电路中增加第四晶体管T4，第四晶体管T4 的沟道类型与第二晶体管T2的沟道类型相反，将第四晶体管T4的栅极接入第二扫描信号Scan2，源极接入第一电源信号VDD，漏极与第一晶体管T1的源极电连接。这样，在第二晶体管T2的导通阶段(数据写入阶段)，第四晶体管截止，在第二晶体管T2的截止阶段(初始化阶段和发光阶段)，第四晶体管导通，因此，本实用新型实施例无需改变像素电路原本的驱动时序，仅在非数据写入阶段进行漏电吸收。也就是说，在不影响像素电路中数据信号写入的同时，通过第四晶体管T4避免了数据信号串行写入，进而避免了因数据信号串行写入而导致的串扰显示，保证了显示效果。且本实用新型实施例仅在像素电路中增加了一个晶体管，第一电源信号VDD复用为稳压信号Vref1，第一扫描信号 Scan1复用为漏电吸收控制信号，无需另外设置新的控制信号线，无需另外设置新的漏电吸收信号线，因此，不会增加显示面板的布线难度；本实用新型实施例的像素电路的驱动时序不变，因而也无需改变现有的驱动芯片的设置。由此可见，本实用新型实施例结合像素电路自身结构的特点，对像素电路进行了较小的改动，却实现了明显的技术效果，构思巧妙，具有实用性强的技术效果。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：

驱动模块，所述驱动模块用于在其控制端的控制下产生驱动电流，以驱动发光元件发光；

数据写入模块，所述数据写入模块用于将数据信号传输至所述驱动模块的控制端；

存储电容，所述存储电容的第一极连接于所述驱动模块的控制端，第二极接入第一电源信号；

漏电吸收模块，连接于稳压信号和所述数据写入模块的输出端之间；所述漏电吸收模块用于响应漏电吸收控制信号，将所述稳压信号写入所述数据写入模块的输出端。

2.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管；

所述第一晶体管的第一极接入所述第一电源信号，所述第一晶体管的第二极用于输出所述驱动电流；

所述第二晶体管的第一极接入所述数据信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接，所述第二晶体管的栅极接入第一扫描信号；

所述存储电容的第一极与所述第一晶体管的栅极连接，所述存储电容的第二极接入所述第一电源信号。

3.根据权利要求1所述的像素电路，其特征在于，还包括补偿模块和发光控制模块；

所述数据写入模块的第一端接入所述数据信号，所述数据写入模块的第二端连接所述驱动模块的第一端，所述数据写入模块的控制端接入第一扫描信号；

所述驱动模块的第一端接入所述第一电源信号，所述驱动模块的第二端连接所述补偿模块的第一端，所述驱动模块的控制端连接所述补偿模块的第二端；

所述补偿模块的控制端连接所述第一扫描信号；

所述发光控制模块用于控制导通所述驱动模块的第一端接入所述第一电源信号，并控制导通所述驱动模块的第二端与所述发光元件之间的连接。

4.根据权利要求3所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述补偿模块包括第三晶体管，所述发光控制模块包括第五晶体管和第六晶体管；

所述第五晶体管的第一极接入所述第一电源信号，所述第五晶体管的第二极连接所述第一晶体管的第一极，所述第六晶体管的第一极连接所述第一晶体管的第二极，所述第六晶体管的第二极连接所述发光元件，所述第五晶体管和所述第六晶体管的栅极接入发光控制信号；

所述第二晶体管的第一极用于接入所述数据信号，所述第二晶体管的第二极连接所述第一晶体管的第一极，所述第二晶体管的栅极接入所述第一扫描信号；

所述第三晶体管连接于所述第一晶体管的第二极和栅极之间，且所述第三晶体管的栅极接入所述第一扫描信号；所述漏电吸收模块连接于所述稳压信号和所述第二晶体管的第二极之间。

5.根据权利要求2或4所述的像素电路，其特征在于，所述漏电吸收模块包括第四晶体管；

所述第四晶体管的第一极连接所述稳压信号，所述第四晶体管的第二极连接所述数据写入模块的输出端，所述第四晶体管的栅极连接所述漏电吸收控制信号；

优选地，所述第一扫描信号复用为所述漏电吸收控制信号。

6.根据权利要求5所述的像素电路，其特征在于，所述第二晶体管为P型晶体管，所述第四晶体管为N型晶体管；或者，所述第二晶体管为N型晶体管，所述第四晶体管为P型晶体管。

7.根据权利要求5所述的像素电路，其特征在于，所述第四晶体管为双栅晶体管。

8.根据权利要求5所述的像素电路，其特征在于，所述漏电吸收模块还包括漏电吸收电容；

所述第四晶体管的第一极通过所述漏电吸收电容连接所述稳压信号；

优选地，所述第一电源信号复用为所述稳压信号。

9.根据权利要求1所述的像素电路，其特征在于，还包括第一初始化模块和第二初始化模块；

所述第一初始化模块的第一端连接初始化信号，第二端连接所述驱动模块的控制端；所述第二初始化模块的第一端连接所述初始化信号，第二端连接所述发光元件；

所述第一初始化模块的控制端和所述第二初始化模块的控制端接入第二扫描信号。

10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的像素电路。

Images