CN112837654A - 一种像素电路及其驱动方法、显示面板和显示装置 - Google Patents

一种像素电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN112837654A
CN112837654A CN202110304025.0A CN202110304025A CN112837654A CN 112837654 A CN112837654 A CN 112837654A CN 202110304025 A CN202110304025 A CN 202110304025A CN 112837654 A CN112837654 A CN 112837654A
Authority
CN
China
Prior art keywords
driving transistor
transistor
electrically connected
module
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110304025.0A
Other languages
English (en)
Inventor
杨帅
周星耀
李玥
张蒙蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN202110304025.0A priority Critical patent/CN112837654A/zh
Publication of CN112837654A publication Critical patent/CN112837654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

本申请实施例公开了一种像素电路及其驱动方法、显示面板和显示装置，像素电路包括第一驱动晶体管、第二驱动晶体管和阈值补偿模块；第一驱动晶体管的栅极与第二驱动晶体管的栅极耦接；第一驱动晶体管的第一电极与数据信号端耦接，第一驱动晶体管的第二电极与阈值补偿模块的输入端电连接，阈值补偿模块的输出端和第一驱动晶体管的栅极电连接于第一节点；第二驱动晶体管的第一电极与第一电源信号端耦接，第二驱动晶体管的第二电极与有机发光元件的第一端耦接；阈值补偿模块用于在数据写入阶段，将第一驱动晶体管的阈值电压补偿至第一节点；第二驱动晶体管用于在发光阶段，驱动有机发光元件发光。该像素电路可以改善显示均一性。

Description

一种像素电路及其驱动方法、显示面板和显示装置
技术领域
本申请实施例涉及显示技术，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有自发光、驱动电压低、发光效率高、响应时间短、可实现柔性显示等优点，而成为当前最具发展潜力的显示器。OLED显示器的OLED元件属于电流驱动型元件，需要设置相应的像素电路为OLED元件提供驱动电流，以使OLED元件能够发光。OLED显示器的像素电路通常包括驱动晶体管，驱动晶体管能够根据其栅极的电压产生驱动OLED元件的驱动电流。相关技术但是，现有的像素电路中，驱动晶体管在数据写入阶段和发光阶段均处于工作状态，长时间处于工作状态仍有可能使得驱动晶体管的阈值电压漂移，造成显示不均，影响显示效果。
发明内容
本申请实施例提供一种像素电路及其驱动方法、显示面板和显示装置，以解决驱动晶体管长时间处于工作状态而引起的阈值漂移问题，改善显示效果。
第一方面，本申请实施例提供了一种像素电路，包括：第一驱动晶体管、第二驱动晶体管和阈值补偿模块；
第一驱动晶体管的栅极与第二驱动晶体管的栅极耦接；第一驱动晶体管的第一电极与数据信号端耦接，第一驱动晶体管的第二电极与阈值补偿模块的输入端电连接，阈值补偿模块的输出端和第一驱动晶体管的栅极电连接于第一节点；第二驱动晶体管的第一电极与第一电源信号端耦接，第二驱动晶体管的第二电极与有机发光元件的第一端耦接；
阈值补偿模块用于在数据写入阶段，将第一驱动晶体管的阈值电压补偿至第一节点；
第二驱动晶体管用于在发光阶段，驱动有机发光元件发光。
第二方面，基于同一发明构思，本申请实施例还提供了一种像素电路的驱动方法，应用于上一方面提供的像素电路，驱动方法包括：
在数据写入阶段，阈值补偿模块将第一驱动晶体管的阈值电压补偿至第一节点；
在发光阶段，第二驱动晶体管驱动有机发光元件发光。
第三方面，基于同一发明构思，本申请实施例还提供了一种显示面板，包括第一方面提供的像素电路。
第四方面，基于同一发明构思，本申请实施例还提供了一种显示装置，包括第三方面提供的显示面板。
本申请实施例提供的像素电路包括第一驱动晶体管和第二驱动晶体管和阈值补偿模块，其中，第一驱动晶体管仅在数据写入阶段工作，在该阶段通常进行数据电压信号的写入，同时阈值补偿模块将第一驱动晶体管的阈值电压补偿至第一节点(即第一驱动晶体管的栅极)，由于第一驱动晶体管的栅极和第二驱动晶体管的栅极耦接，因此，第一节点的电位可写入第二驱动晶体管的栅极，如此，在发光阶段，第二驱动晶体管即可根据其栅极的电压产生驱动有机发光元件的驱动电流。由于第二驱动晶体管仅在发光阶段工作，因此阈值电压较为稳定，从而可以产生稳定的电流，解决驱动晶体管因长时间处于工作状态而产生阈值漂移，造成显示不均的问题，改善显示效果。
附图说明
图1是本申请实施例提供的一种像素电路的结构示意图；
图2是本申请实施例提供的另一种像素电路的结构示意图；
图3是本申请实施例提供的另一种像素电路的结构示意图；
图4是本申请实施例提供的一种像素电路的具体电路结构示意图；
图5是本申请实施例提供的一种像素电路的驱动时序图；
图6是本申请实施例提供的另一种像素电路的具体电路结构示意图；
图7是本申请实施例提供的另一种像素电路的结构示意图；
图8是本申请实施例提供的另一种像素电路的具体电路结构示意图；
图9是本申请实施例提供的另一种像素电路的结构示意图；
图10是本申请实施例提供的另一种像素电路的结构示意图；
图11是本申请实施例提供的另一种像素电路的具体电路结构示意图；
图12是本申请实施例提供的另一种像素电路的驱动时序图；
图13是本申请实施例提供的另一种像素电路的驱动时序图；
图14是本申请实施例提供的另一种像素电路的具体电路结构示意图；
图15是本申请实施例提供的另一种像素电路的驱动时序图；
图16是本申请实施例提供的另一种像素电路的具体电路结构示意图；
图17是本申请实施例提供的另一种像素电路的结构示意图；
图18是本申请实施例提供的另一种像素电路的具体电路结构示意图；
图19是本申请实施例提供的一种驱动方法的流程示意图；
图20是本申请实施例提供的另一种驱动方法的流程示意图；
图21是本申请实施例提供的另一种驱动方法的流程示意图；
图22是本申请实施例提供的一种显示面板的结构示意图；
图23是本申请实施例提供的一种显示装置的结构框图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。
在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
正如背景技术所述，相关技术中的像素电路由于驱动晶体管在数据写入阶段和发光阶段均处于工作状态，长时间工作使得驱动晶体管的阈值电压漂移，造成显示不均，影响显示效果。
为解决上述问题，本申请实施例提供了一种像素电路，该像素电路包括第一驱动晶体管、第二驱动晶体管和阈值补偿模块；第一驱动晶体管的栅极与第二驱动晶体管的栅极耦接；第一驱动晶体管的第一电极与数据信号端耦接，第一驱动晶体管的第二电极与阈值补偿模块的输入端电连接，阈值补偿模块的输出端和第一驱动晶体管的栅极电连接于第一节点；第二驱动晶体管的第一电极与第一电源信号端耦接，第二驱动晶体管的第二电极与有机发光元件的第一端耦接；阈值补偿模块用于在数据写入阶段，将第一驱动晶体管的阈值电压补偿至第一节点；第二驱动晶体管用于在发光阶段，驱动有机发光元件发光。
采用以上技术方案，可使第一驱动晶体管用于数据电压信号和阈值电压的写入，使第二驱动晶体管用于驱动有机发光元件发光，缩短各个驱动晶体管的工作时间，从而可以解决单一驱动晶体管因长时间处于工作状态而产生阈值漂移，造成显示不均的问题，改善显示效果。
以上是本申请的核心思想，基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护的范围。以下将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
图1是本申请实施例提供的一种像素电路的结构示意图，参见图1，像素电路包括第一驱动晶体管M0、第二驱动晶体管M01和阈值补偿模块10；第一驱动晶体管M0的栅极与第二驱动晶体管M01的栅极耦接；第一驱动晶体管M0的第一电极与数据信号端Vdata耦接，第一驱动晶体管M0的第二电极与阈值补偿模块10的输入端电连接，阈值补偿模块10的输出端和第一驱动晶体管M0的栅极电连接于第一节点N1；第二驱动晶体管M01的第一电极与第一电源信号端PVDD耦接，第二驱动晶体管M01的第二电极与有机发光元件20的第一端耦接；阈值补偿模块10用于在数据写入阶段，将第一驱动晶体管M0的阈值电压补偿至第一节点N1；第二驱动晶体管M01用于在发光阶段，驱动有机发光元件发光。可选的，有机发光元件的第二端与第二电源信号端PVEE电连接，其中，第一电源信号端PVDD施加信号的电位大于第二电源信号端PVEE施加信号的电位
具体的，在数据写入阶段，第一驱动晶体管M0和阈值补偿模块10均导通，数据信号端Vdata的数据电压信号可以依次通过第一驱动晶体管M0和阈值补偿模块10写入第一节点N1，即第一驱动晶体管M0的栅极，使得第一驱动晶体管M0的栅极电位逐渐升高，直至第一驱动晶体管M0的栅极与其第一电极之间的电压差等于第一驱动晶体管M0的阈值电压时，第一驱动晶体管M0截止，此时，第一节点N1的电位V1＝Vd-|Vth1|，其中，Vd为数据信号端Vdata的数据电压信号，Vth1为第一驱动晶体管M0的阈值电压；由于第一驱动晶体管M0的栅极与第二驱动晶体管M01的栅极耦接，因此，第一节点N1的电位可写入第二驱动晶体管M01的栅极，使第二驱动晶体管M01的栅极的电位与第一节点N1的电位保持一致；在发光阶段，第一电源信号端PVDD的第一电源信号提供至第二驱动晶体管M01的第一电极，使得第二驱动晶体管M01根据其栅极电压产生相应的驱动电流，驱动有机发光元件20发光。
本实施例中，以第一驱动晶体管M0和第二驱动晶体管M01均采用P型晶体管为例进行示意。具体的，第二驱动晶体管M01产生的驱动电流I满足如下公式：
I＝K(Vsg-|Vth2|)2＝K[VDD-(Vd-|Vth1|)-|Vth2|]2＝K[VDD-Vd+|Vth1|-|Vth2|]2
式中，K表示与第二驱动晶体管M01的宽长比、沟道电容以及迁移率相关的系数；VDD为第一电源信号端PVDD的第一电源信号(常数)；(Vd-|Vth1|)即第二驱动晶体管M01的栅极电位；Vth2为第二驱动晶体管M01的阈值电压。
由于第二驱动晶体管M01仅在发光阶段工作，工作时间缩短，因此其阈值电压Vth2较为稳定，产生的驱动电流I也较为稳定，从而解决了单一驱动晶体管因长时间处于工作状态而产生阈值漂移，造成显示不均的问题，改善了显示效果。在其他实施例中，第一驱动晶体管M0和第二驱动晶体管M01例如还可以分别为N型晶体管，本申请实施例对此不作限定。
需要说明的是，本申请实施例对第一驱动晶体管M0和第二驱动晶体管M01的阈值电压大小不作限定。即使Vth1和Vth2的差异较大，无法完全补偿(抵消)第二驱动晶体管M01的阈值电压，但由于第二驱动晶体管M01仅在发光阶段工作，工作时间较短，使得其阈值电压Vth2较为稳定，因此，第二驱动晶体管M01可以产生稳定的驱动电流，从而实现良好的显示效果。此外，从上述公式可以看出，当Vth1≈Vth2时，I≈K[VDD-Data]2，即，第二驱动晶体管M01的阈值电压被补偿，其驱动电流仅与第一电源信号端PVDD的第一电源信号和数据信号端Vdata的数据电压信号相关，而第一电源信号为常数，因此，驱动电流只与数据电压信号相关，如此，可简化计算。本领域技术人员可根据实际需求进行设计，本申请实施例对此不作限定。
本申请实施例提供的像素电路包括第一驱动晶体管和第二驱动晶体管和阈值补偿模块，其中，第一驱动晶体管仅在数据写入阶段工作，在该阶段通常进行数据电压信号的写入，同时阈值补偿模块将第一驱动晶体管的阈值电压补偿至第一驱动晶体管的栅极(即第一节点)，由于第一驱动晶体管的栅极和第二驱动晶体管的栅极耦接，因此，第一节点的电位可写入第二驱动晶体管的栅极，如此，在发光阶段，第二驱动晶体管即可根据其栅极的电压产生驱动有机发光元件的驱动电流。由于第二驱动晶体管仅在发光阶段工作，因此阈值电压较为稳定，从而可以产生稳定的电流，解决驱动晶体管因长时间处于工作状态而产生阈值漂移，造成显示不均的问题，改善显示效果。
继续参见图1，可选的，第一驱动晶体管M0的第二电极不与有机发光元件20电连接。如此，第一驱动晶体管M0仅在数据写入阶段工作，其阈值电压较为稳定，使得第一节点N1的电位较为稳定，进而使第二驱动晶体管M01的栅极电位较为稳定，改善显示效果。
可选的，第一驱动晶体管M0的沟道宽度W1与第二驱动晶体管M01的沟道宽度W2满足|W1-W2|≤1μm，第一驱动晶体管M0的沟道长度L1与第二驱动晶体管M01的沟道长度L2满足|L1-L2|≤1μm。
如此设置，可使第一驱动晶体管M0和第二驱动晶体管M01的宽长比近似相等，此外，由于第一驱动晶体管M0和第二驱动晶体管M01位于同一像素电路，两者的距离很近，因此，第一驱动晶体管M0和第二驱动晶体管M01中各膜层的厚度近似相等，使得第一驱动晶体管M0和第二驱动晶体管M01的阈值电压近似相等。此时，第一驱动晶体管M0仅用于数据电压信号的写入和阈值电压的补偿，第二驱动晶体管M01仅用于驱动有机发光元件发光，且参见上文公式可以看出，由于第一驱动晶体管M0和第二驱动晶体管M01的阈值电压近似相等，从而能够对第二驱动晶体管M01的阈值电压进行补偿，使第二驱动晶体管M01的驱动电流基本只与数据电压信号的大小相关，不仅可以简便计算，还能够避免第二驱动晶体管M01的阈值电压因其他原因(如工艺制程和器件老化等)发生漂移，造成显示不均的问题，进一步改善显示效果。
在上述实施例的基础上，下面对像素电路的结构和工作原理做进一步详细说明。
具体的，第一驱动晶体管M0的栅极与第二驱动晶体管M01的栅极耦接，可以理解为，第一驱动晶体管M0的栅极与第二驱动晶体管M01的栅极直接电连接，也可以理解为第一驱动晶体管M0的栅极通过其他功能模块与第二驱动晶体管M01的栅极电连接。下面，首先以第一驱动晶体管M0的栅极与第二驱动晶体管M01的栅极直接电连接为例，对像素电路的结构和工作原理做详细说明。
图2是本申请实施例提供的另一种像素电路的结构示意图，参见图2，可选的，像素电路还包括：初始化模块30、数据写入模块40和发光控制模块50；初始化模块30电连接于第一初始化信号端Vref1和第一节点N1之间；初始化模块30用于在初始化阶段，向第一节点N1提供第一初始化信号；数据写入模块40电连接于数据信号端Vdata和第一驱动晶体管M0的第一电极之间；数据写入模块40用于在数据写入阶段，向第一节点N1提供数据电压信号；发光控制模块50与第二驱动晶体管M01串联于第一电源信号端PVDD和有机发光元件20之间；发光控制模块50用于在发光阶段，控制第二驱动晶体管M01生成的驱动电流流入有机发光元件20，以驱动有机发光元件20发光。
具体的，在初始化阶段，初始化模块30导通，初始化模块30向第一节点N1提供第一初始化信号端Vref1的第一初始化信号，以对第一驱动晶体管M0的栅极进行初始化，同时，由于第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极电连接，因此，在初始化阶段，还对第二驱动晶体管M01的栅极进行初始化；在数据写入阶段，数据写入模块40和阈值补偿模块10导通，数据信号端Vdata的数据电压信号依次通过数据写入模块40、第一驱动晶体管M0和阈值补偿模块10写入第一节点N1，即第一驱动晶体管M0的栅极，使得第一驱动晶体管M0的栅极电位逐渐升高，直至第一驱动晶体管M0的栅极与其第一电极之间的电压差等于第一驱动晶体管M0的阈值电压时，第一驱动晶体管M0截止，此时，第一节点N1的电位V1＝Vd-|Vth1|，同理，由于第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极电连接，使得第二驱动晶体管M01的栅极电位与第一节点N1的电位保持一致；在发光阶段，发光控制模块50导通，第二驱动晶体管M01生成的驱动电流流入有机发光元件20，有机发光元件20响应该驱动电流而发光。
进一步的，图3是本申请实施例提供的另一种像素电路的结构示意图，参见图3，可选初始化模块30的控制端与第一扫描信号端S1电连接，第一扫描信号端S1的第一扫描信号用于在初始化阶段控制初始化模块30导通；数据写入模块40的控制端和阈值补偿模块10的控制端均与第二扫描信号端S2电连接，第二扫描信号端S2的第二扫描信号用于在数据写入阶段控制数据写入模块40以及阈值补偿模块10导通；发光控制模块50的控制端与发光控制信号端Em电连接，发光控制信号端Em的发光控制信号用于在发光阶段控制发光控制模块50导通。
示例性的，图4是本申请实施例提供的一种像素电路的具体电路结构示意图，图5是本申请实施例提供的一种像素电路的驱动时序图，下面结合图4和图5介绍该像素电路的工作原理。
参见图4，可选的，初始化模块30包括第一晶体管M1；第一晶体管M1的栅极与第一扫描信号端S1电连接，第一晶体管M1的第一电极与第一初始化信号端Vref1电连接，第一晶体管M1的第二电极电连接于第一节点N1。
图4以第一晶体管M1为P型晶体管为例进行示意。参见图5，在初始化阶段T1，第一扫描信号Scan1为低电平信号，此时第一晶体管M1导通，第一初始化信号端Vref1的第一初始化信号写入第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极，以对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极进行初始化。在其他实施例中，第一晶体管M1例如还可以为N型晶体管，以减小漏流，稳定第一节点N1的电位。
参见图4，可选的，数据写入模块40包括第二晶体管M2；阈值补偿模块10包括第三晶体管M3；第二晶体管M2的栅极以及第三晶体管M3的栅极均与第二扫描信号端S2电连接；第二晶体管M2的第一电极与数据信号端Vdata电连接，第二晶体管M2的第二电极与第一驱动晶体管M0的第一电极电连接；第三晶体管M3的第一电极与第一驱动晶体管M0的第二电极电连接，第三晶体管M3的第二电极电连接于第一节点N1。
图4以第二晶体管M2和第三晶体管M3均为P型晶体管为例进行示意。参见图5，在数据写入阶段T2，第二扫描信号Scan2为低电平信号，此时，第二晶体管M2、第一驱动晶体管M0和第三晶体管M3导通，数据信号端Vdata的数据电压信号依次通过第二晶体管M2、第一驱动晶体管M0和第三晶体管M3写入第一节点N1，即第一驱动晶体管M0的栅极，使得第一驱动晶体管M0的栅极电位逐渐升高，直至第一驱动晶体管M0的栅极与其第一电极之间的电压差等于第一驱动晶体管M0的阈值电压时，第一驱动晶体管M0截止，此时，第一节点N1的电位V1＝Vd-|Vth1|，同时，第二驱动晶体管M01的栅极的电位与第一节点N1电位保持一致。在其他实施例中，第二晶体管M2和第三晶体管M3例如还可以分别为N型晶体管，本申请实施例对此不作限定。
参见图4，可选的，发光控制模块50包括第五晶体管M5；第五晶体管M5的栅极与发光控制信号端Em电连接；第五晶体管M5的第一电极与第一电源信号端PVDD电连接，第五晶体管M5的第二电极与第二驱动晶体管M01的第一电极电连接。
图4以第五晶体管M5为P型晶体管为例进行示意。参见图5，在发光阶段T3，发光控制信号Emit为低电平，此时，第五晶体管M5和第二驱动晶体管M01导通，第二驱动晶体管M01生成的驱动电流流入有机发光元件20，驱动有机发光元件20发光。在其他实施例中，第五晶体管M5例如还可以为N型晶体管，本申请实施例对此不作限定。
图4所示像素电路中，第一驱动晶体管M0用于数据电压信号和阈值电压的写入，第二驱动晶体管M01用于驱动有机发光元件20发光，从而解决了单一驱动晶体管因长时间处于工作状态而产生阈值漂移，造成显示不均的问题，改善了显示效果。
进一步可选的，图6是本申请实施例提供的另一种像素电路的具体电路结构示意图，参见图6，像素电路还包括存储电容C，存储电容C电连接于第一电源信号端PVDD和第二驱动晶体管M01的栅极之间，如此设置，可以将数据电压信号和第一驱动晶体管M0的阈值电压存储于存储电容中，以维持第二驱动晶体管M01的栅极电位。可选的，第二驱动晶体管M01的第二电极与有机发光元件20的第一端直接电连接。
上述像素电路的结构并非限定，作为另一种可行的实施方式，图7是本申请实施例提供的另一种像素电路的结构示意图，参见图7，可选的，第一驱动晶体管M0的第一电极和第二驱动晶体管M01的第一电极电连接于第二节点N2，数据写入模块40电连接于数据信号端Vdata和第二节点N2之间。关于初始化模块30、发光控制模块50的电连接方式请参照上述实施例的描述，在此不再赘述。
相应的，图8是本申请实施例提供的一种像素电路的具体电路结构示意图，参见图8，可选的，发光控制模块(501和502)包括第五晶体管M5和第六晶体管M6；第五晶体管M5的栅极以及第六晶体管M6的栅极均与发光控制信号端Em电连接；第五晶体管M5的第一电极与第一电源信号端PVDD电连接；第五晶体管M5的第二电极与第二驱动晶体管M01的第一电极电连接；第六晶体管M6的第一电极与第二驱动晶体管M01的第二电极电连接；第六晶体管M6的第二电极与有机发光元件的第一端电连接。需要说明的是，图8中以第六晶体M6为P型晶体管进行说明，但是在其他实施例中，第六晶体管M6例如还可以为N型晶体管，本申请实施例对此不作限定。
本实施例中，由于第一驱动晶体管M0的第一电极和第二驱动晶体管M01的第一电极电连接于第二节点，使得第一驱动晶体管M0的第一电极同时与第一电源信号端PVDD和数据信号端Vdata耦接，第二驱动晶体管M01的第一电极同时与第一电源信号端PVDD和数据信号端Vdata耦接。本申请实施例通过设置发光控制模块50包括第五晶体管M5和第六晶体管M6，在数据写入阶段，可以利用第五晶体管M5将第一电源信号端PVDD和第一驱动晶体管M0断开，同时利用第六晶体管M6将第二驱动晶体管M01和有机发光元件20断开，从而保证第一驱动晶体管M0仅在数据写入阶段工作，第二驱动晶体管M01仅在发光阶段工作，避免单一驱动晶体管因长时间处于工作状态而产生阈值漂移，造成显示不均的问题，改善显示效果。该像素电路同样可采用图4所示时序图驱动，其工作原理在此不再赘述。
需要说明的是，图4和图6所示像素电路可以同样参照图8，设置发光控制模块50包括第五晶体管M5和第六晶体管M6，本申请实施例对此不作限定。
综上，上述实施例以第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极直接电连接为例对像素电路的结构做了详细说明，下面以第一驱动晶体管M0的栅极通过连接模块与第二驱动晶体管M01的栅极电连接为例对像素电路的结构和工作原理做详细说明。
图9是本申请实施例提供的另一种像素电路的结构示意图，参见图9，像素电路还包括连接模块60；连接模块60电连接于第一节点N1和第二驱动晶体管M01的栅极之间；连接模块60用于在初始化阶段和数据写入阶段，向第二驱动晶体管M01的栅极提供第一节点N1的电位。
关于初始化模块30、数据写入模块40、阈值补偿模块10和发光控制模块50的电连接方式请参照上述任一实施例，在此不再赘述，后续附图仅以第一驱动晶体管M0的第一电极和第二驱动晶体管M01的第一电极电连接于第二节点N2时的像素电路结构(如图7)为例进行示意。
具体的，在初始化阶段和数据写入阶段，连接模块60导通，第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极电连接，二者的电位保持一致，从而可以在初始化阶段对第二驱动晶体管M01进行初始化，在数据写入阶段，向第二驱动晶体管M01提供第一节点N1的电位，即Vd-|Vth1|。
相对于第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极直接电连接(如图7或图8)的方案而言，本申请实施例通过在第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极之间设置连接模块60，可以在发光阶段，使连接模块60关断，从而可以避免初始化模块30和/或数据数据写入模块40(如上述第一晶体管M1)漏流对第二驱动晶体管M01的栅极电位造成影响，保证第二驱动晶体管M01的栅极电位的稳定性，使其驱动电流稳定，提高显示均一性，避免出现亮暗点或低频抖屏等不良现象。
具体的，由于晶体管本身的特性，使得晶体管在关断时仍会有较小的电流通过。参见图8，若第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极直接电连接，示例性的，在数据写入阶段结束后，即使第一晶体管M1关断，由于第一初始化信号端Vref1的电位与第二驱动晶体管M01的栅极电位存在较大电压差，仍会有第一初始化信号写入第二驱动晶体管M01的栅极，降低第二驱动晶体管M01的栅极电位，使得对应发光元件的发光亮度随着时间的推移而发生变化，造成显示不均，例如亮暗点和抖屏等不良现象。
参见图9，本实施例通过在第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极之间设置连接模块60，可以在初始化阶段和数据写入阶段，使连接模块60导通，以将第一节点N1的电位提供至第二驱动晶体管M01的栅极，同时，还可以在发光阶段(或数据写入阶段结束后)，使连接模块60关断，此时，即使第一节点N1的电位因初始化模块30的漏流而稍有下降，但第一节点N1和第二驱动晶体管M01的栅极原本电位相同，因此二者之间的电压差很小，对第二驱动晶体管M01的栅极电位的影响可忽略不计，从而可以提高第二驱动晶体管M01的栅极电位的稳定性，进一步改善显示效果。
可选的，图10是本申请实施例提供的另一种像素电路的结构示意图，参见图10，初始化模块30的控制端与第一扫描信号端S1电连接；数据写入模块40的控制端和阈值补偿模块10的控制端均与第二扫描信号端S2电连接；连接模块60的控制端与第三扫描信号端S3电连接；第一扫描信号端S1的第一扫描信号用于在初始化阶段控制初始化模块30导通；第二扫描信号端S2的第二扫描信号用于在数据写入阶段控制数据写入模块40以及阈值补偿模块10导通；第三扫描信号端S3的第三扫描信号用于在初始化阶段以及数据写入阶段控制连接模块60导通。
如此，在初始化阶段，初始化模块30和连接模块60导通，从而可以对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极进行初始化；在数据写入阶段，数据写入模块40、阈值补偿模块10和连接模块60导通，从而可以将数据电压信号和第一驱动晶体管M0的阈值电压写入第二驱动晶体管M01的栅极。此外，如上所述，在发光阶段，可以利用第三扫描信号控制连接模块60关断，以避免初始化模块30和/或数据数据写入模块40漏流对第二驱动晶体管M01的栅极电位造成影响，改善显示效果。
可选的，图11是本申请实施例提供的另一种像素电路的具体电路结构示意图，参见图11，连接模块60包括第四晶体管M4；第四晶体管M4的栅极与第三扫描信号端S3电连接，第四晶体管M4的第一电极电连接于第一节点N1，第四晶体管M4的第二电极与第二驱动晶体管M01的栅极电连接。
图11以第四晶体管M4为P型晶体管为例进行示意，在其他实施例中，第四晶体管M4例如还可以为N型晶体管，本申请实施例对此不作限定。在初始化阶段和数据写入阶段，第三扫描信号控制第四晶体管M4导通，从而依次对第二驱动晶体管M01的栅极进行初始化以及数据电压信号和第一驱动晶体管M0阈值电压的写入；在发光阶段，第三扫描信号控制第四晶体管M4关断，使得第一驱动晶体管M0的栅极电位与第二驱动晶体管M01的栅极电位保持基本一致，避免第一晶体管M1和/或第二晶体管M2漏流对第二驱动晶体管M01的栅极电位造成影响，改善显示效果。
具体的，上述像素电路可以采取多种驱动时序进行驱动，下面对其驱动时序做示例性说明。
作为一种可行的实施方式，可选的，第三扫描信号的使能阶段与第一扫描信号的使能阶段以及第二扫描信号的使能阶段分别交叠。
示例性的，图12是本申请实施例提供的另一种像素电路的驱动时序图，参见图12，在一个驱动周期内，第三扫描信号Scan3包括一个使能阶段，该使能阶段包括与第一扫描信号Scan1使能阶段的交叠部分以及与第二扫描信号Scan2使能阶段的交叠部分。结合图11，在初始化阶段，第一晶体管M1和第四晶体管M4导通，可同时对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极进行初始化；在数据写入阶段，第二晶体管M2、第一驱动晶体管M0、第三晶体管M3和第四晶体管M4导通，可同时对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极写入数据电压信号以及第一驱动晶体管M0的阈值电压，使二者的栅极电位保持一致；在发光阶段，第四晶体管M4关断，使得第一驱动晶体管M0的栅极电位与第二驱动晶体管M01的栅极电位保持基本一致，从而可以避免第一晶体管M1漏流对第二驱动晶体管M01的栅极电位造成影响，改善显示效果。
此外，图13是本申请实施例提供的另一种像素电路的驱动时序图，参见图13，第三扫描信号Scan3的使能阶段与第一扫描信号Scan1的使能阶段以及第二扫描信号Scan2的使能阶段分别交叠，图13所示驱动时序与图12的不同之处在于，在一个驱动周期内，第三扫描信号Scan3具有两个使能阶段，第一个使能阶段与第一扫描信号Scan1的使能阶段交叠，第二个使能阶段与第二扫描信号Scan2的使能阶段交叠。图13所示驱动时序下像素电路的工作原理与图12所示驱动时序下像素电路的工作原理相同，也可以同时对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极进行初始化、数据电压写入以及第一驱动晶体管M0的阈值电压写入，在此不再赘述。
进一步可选的，图14是本申请实施例提供的另一种像素电路的具体电路结构示意图，参见图14，像素电路还包括存储电容C，存储电容C电连接于第一电源信号端PVDD和第二驱动晶体管M01的栅极(如第三节点N3)之间，以维持第二驱动晶体管M01的栅极电位。
作为另一种可行的实施方式，图15是本申请实施例提供的另一种像素电路的驱动时序图，参见图15，可选的，第三扫描信号Scan3的使能阶段与第一扫描信号Scan1的使能阶段交叠，且在数据写入阶段T2，第三扫描信号Scan3的使能阶段位于第二扫描信号Scan2的使能阶段之后。
具体的，第三扫描信号Scan3的使能阶段与第一扫描信号Scan1的使能阶段交叠，则可以在初始化阶段T1同时对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极进行初始化。在数据写入阶段T2，设置第三扫描信号Scan3的使能阶段位于第二扫描信号Scan2的使能阶段之后，则可以分时对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极写入数据电压信号和第一驱动晶体管M0的阈值电压。
进一步的，图16是本申请实施例提供的另一种像素电路的具体电路结构示意图，参见图16，可选的，像素电路还包括第一存储电容C1和第二存储电容C2；第一存储电容C1的第一端电连接于第一节点N1；第二存储电容C2的第一端和第二驱动晶体管M01的栅极电连接；第一存储电容C1的第二端以及第二存储电容C2的第二端均与第一电源信号端PVDD电连接。
当第二扫描信号Scan2和第三扫描信号Scan3分时使能时，通过设置第一存储电容C1电连接于第一电源信号端PVDD和第一节点N1之间，以及设置第二存储电容C2电连接于第一电源信号端PVDD和第二驱动晶体管M01的栅极之间，可以在第三扫描信号Scan3的使能阶段，利用第一存储电容C1对第二存储电容C2充电，将第一存储电容C1存储的数据电压信号和第一驱动晶体管M0的阈值电压转存于第二存储电容C2中，即将数据电压信号和第一驱动晶体管M0的阈值电压写入第二驱动晶体管M01的栅极。
但是，可以理解的，第一存储电容C1对第二存储电容C2充电时，必然会有电压损失，无法完全将数据电压信号和第一驱动晶体管M0的阈值电压写入第二驱动晶体管M01的栅极，为解决此问题，可采取以下方案：可选第一存储电容C1的电容Ca和第二存储电容C2的电容Cb满足：Ca＝nCb，其中，n≥4。
以第一驱动晶体管M0的阈值电压近似等于第二驱动晶体管M01的阈值电压，即Vth1≈Vth2＝Vth为例，该方案能够降低电压损失的原因如下：
第一存储电容C1对第二存储电容C2充电后，转移电荷相同，即满足如下等式：
ΔV1Ca＝ΔV2Cb (1)
式中，ΔV1为第一存储电容C1的电压变化量，ΔV2为第二存储电容C2的电压变化量。具体的，
ΔV1＝Vd-Vth-V (2)
ΔV2＝V-V0 (3)
式中，Vd为数据信号端Vdata的数据电压信号，Vth为第一驱动晶体管M0的阈值电压，V为充电后第二驱动晶体管M01的栅极电压，V0为第一初始化信号端Vref1的初始化信号，将公式(2)和公式(3)带入等式(1)可得，第二驱动晶体管M01的栅极电压为：
Figure BDA0002987394370000201
假设
Figure BDA0002987394370000202
将公式(4)带入驱动电流公式I＝K(Vsg-|Vth2|)2后，可以得到：I＝K(VDD-AVd-AB+(A-1)Vth)2。
当C1＞＞C2时，A≈1，B≈0，能够得到I＝K(VDD-Vd)2，此时，电压损失很低，能够将数据电压信号Vd和第一驱动晶体管M0的阈值电压Vth写入第二驱动晶体管M01的栅极，而且，由于第一驱动晶体管M0的阈值电压近似等于第二驱动晶体管M01的阈值电压，实现了对第二驱动晶体管M01的阈值电压Vth的补偿，使第二驱动晶体管M01的驱动电流与数据电压信号的大小有关。
示例性的，当Ca＝4Cb时，可视为电压损失很小，可忽略对第二驱动晶体管M01栅极电位的影响。当然，Ca越大，电压损失越小，因此，可设置Ca＝nCb，其中，n≥4。
综上，上述实施例以第一驱动晶体管M0的栅极通过连接模块60与第二驱动晶体管M01的栅极电连接为例对像素电路的结构和工作原理做了详细说明，本领域技术人员可根据需求选择相应的像素电路和驱动方式。
在上述任一实施例的基础上，可选的，图17是本申请实施例提供的另一种像素电路的结构示意图，参见图17，像素电路还包括复位模块70；复位模块70电连接于第二初始化信号端Vref2和有机发光元件20的第一端之间；复位模块70用于向有机发光元件20的第一端提供第二初始化信号。
其中，第二初始化信号端Vref2和第一初始化信号端Vref1可以为相同的信号端，也可以为不同的信号端，本申请实施例对此不作限定。具体的，在发光阶段之前，复位模块70导通，向有机发光元件20的第一端提供第二初始化信号端Vref2的第二初始化信号，以对有机发光元件20的第一端进行初始化。
可选的，图18是本申请实施例提供的另一种像素电路的具体电路结构示意图，参见图18，复位模块70包括第七晶体管M7；第七晶体管M7的栅极与第一扫描信号端S1电连接；第七晶体管M7的第一电极与第二初始化信号端Vref2电连接；第七晶体管M7的第二电极与有机发光元件20的第一端电连接。需要说明的是，图18中以第七晶体M7为P型晶体管进行说明，但是在其他实施例中，第七晶体M7例如还可以为N型晶体管，本申请实施例对此不作限定。
设置第七晶体管M7的栅极与第一扫描信号端S1电连接，则可以控制第七晶体管M7在初始化阶段导通，以对有机发光元件20的第一端进行初始化。
需要说明的是，在其他实施例中，第七晶体管M7的栅极还可以与第二扫描信号端S2或第三扫描信号端S3电连接，本申请实施例对此不作限定，在此仅以在初始化阶段对有机发光元件的第一端进行初始化为例进行示意。
基于同样的发明构思，本申请实施例还提供了一种像素电路的驱动方法，应用于上述任一实施例提供的像素电路，图19是本申请实施例提供的一种驱动方法的流程示意图，参见图19，该驱动方法包括如下步骤：
S11、在数据写入阶段，阈值补偿模块将第一驱动晶体管的阈值电压补偿至第一节点。
结合图1，由于第一驱动晶体管M0的第一电极与数据信号端Vdata耦接，因此，在数据写入阶段，除了将第一驱动晶体管M0的阈值电压补偿至第一节点N1之外，还可以将数据信号端Vdata的数据电压信号写入第一节点N1。又由于第一节点N1与第二驱动晶体管M01的栅极耦接，因此，第二驱动晶体管M01的栅极电位与第一节点N1保持一致，可以将数据电压信号和第一驱动晶体管M0的阈值电压写入第二驱动晶体管M01的栅极。
S12、在发光阶段，第二驱动晶体管M01驱动有机发光元件发光。
结合图1，在发光阶段，第一电源信号端PVDD的第一电源信号提供至第二驱动晶体管M01的第一电极，第二驱动晶体管M01即可根据其栅极电压产生相应的驱动电流，驱动有机发光元件20发光。
本申请实施例提供的驱动方法，在数据写入阶段，通过阈值补偿模块将第一驱动晶体管的阈值电压补偿至第一节点，在发光阶段，通过第二驱动晶体管驱动有机发光元件发光，从而可以使第一驱动晶体管仅在数据写入阶段工作，使第二驱动晶体管仅在发光阶段工作，缩短了每个驱动晶体管的工作时间，从而解决了单一驱动晶体管因长时间处于工作状态而产生阈值漂移，造成显示不均的问题，改善了显示效果。
在上述实施例的基础上，参见图2，可选像素电路还包括初始化模块30、数据写入模块40和发光控制模块50；初始化模块30电连接于第一初始化信号端Vref1和第一节点N1之间；数据写入模块40电连接于数据信号端Vdata和第一驱动晶体管M0的第一电极之间；发光控制模块50与第二驱动晶体管M01串联于第一电源信号端PVDD和有机发光元件20之间。相应的，图20是本申请实施例提供的另一种驱动方法的流程示意图，参见图20，驱动方法具体包括如下步骤：
S21、在初始化阶段，初始化模块向第一节点提供第一初始化信号。
结合图2，在初始化阶段，初始化模块30导通，初始化模块30向第一节点N1提供第一初始化信号端Vref1的第一初始化信号，以对第一节点N1进行初始化；同时，由于第一节点N1与第二驱动晶体管M01的栅极电连接，因此，在初始化阶段，还对第二驱动晶体管M01的栅极进行初始化。
S22、在数据写入阶段，数据写入模块向第一节点提供数据电压信号，阈值补偿模块将第一驱动晶体管的阈值电压补偿至第一节点。
结合图2，在数据写入阶段，数据写入模块40和阈值补偿模块10导通，数据信号端Vdata的数据电压信号依次通过数据写入模块40、第一驱动晶体管M0和阈值补偿模块10写入第一节点N1，即第一驱动晶体管M0的栅极，使得第一驱动晶体管M0的栅极电位逐渐升高，直至第一驱动晶体管M0的栅极与第一驱动晶体管M0的第一电极的电压差等于第一驱动晶体管M0的阈值电压时，第一驱动晶体管M0截止，此时，第一节点N1的电位V1＝Vd-|Vth1|，同理，由于第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极电连接，第二驱动晶体管M01的栅极电位与第一节点N1电位保持一致。
S23、在发光阶段，发光控制模块控制第二驱动晶体管生成的驱动电流流入有机发光元件，以驱动有机发光元件发光。
结合图2，在发光阶段，发光控制模块50导通，第二驱动晶体管M01生成的驱动电流流入有机发光元件20，有机发光元件20响应该驱动电流而发光。
进一步的，参见图9，可选像素电路还包括连接模块60；连接模块60电连接于第一节点N1和第二驱动晶体管M01的栅极之间。相应的，图21是本申请实施例提供的另一种驱动方法的流程示意图，参见图21，驱动方法具体包括如下步骤：
S31、在初始化阶段，初始化模块向第一节点提供第一初始化信号，连接模块向第二驱动晶体管的栅极提供第一节点的电位。
结合图9，在初始化阶段，初始化模块30和连接模块60导通，初始化模块30向第一节点N1提供第一初始化信号，连接模块60向第二驱动晶体管M01的栅极提供第一节点N1的电位，从而可以对第一驱动晶体管M0的栅极和第二驱动晶体管M01的栅极进行初始化。
S32、在数据写入阶段，数据写入模块向第一节点提供数据电压信号，阈值补偿模块将第一驱动晶体管的阈值电压补偿至第一节点，连接模块向第二驱动晶体管的栅极提供第一节点的电位。
结合图9，在数据写入阶段，数据写入模块40、阈值补偿模块10和连接模块60导通，数据写入模块40向第一节点N1提供数据电压信号，阈值补偿模块10将第一驱动晶体管M0的阈值电压补偿至第一节点N1，连接模块60向第二驱动晶体管M01的栅极提供第一节点N1的电位，从而可以将数据电压信号和第一驱动晶体管M0的阈值电压写入第二驱动晶体管M01的栅极。
S33、在发光阶段，发光控制模块控制第二驱动晶体管生成的驱动电流流入有机发光元件，以驱动有机发光元件发光。
结合图9，在发光阶段，可以控制连接模块60关断，以避免初始化模块30漏流对第二驱动晶体管M01的栅极电位造成影响，改善显示效果。
基于同样的发明构思，本申请实施例还提供了一种显示面板，包括上述任一实施例提供的像素电路。图22是本申请实施例提供的一种显示面板的结构示意图，参见图22，显示面板100包括多个阵列排布的像素101，每一像素101可以包括一本申请实施提供的有机发光元件和一本申请实施提供的像素电路，因而具备与上述像素电路相同的有益效果，相同之处可参照上述像素电路实施例的描述。该像素电路能够驱有机发光元件发光，以使显示面板100能够显示相应画面，而且，本申请实施例提供的像素电路能够为有机发光元件提供稳定的驱动电流，使显示面板具有良好的显示均一性。
基于同样的发明构思，本申请实施例还提供了一种显示装置，图23是本申请实施例提供的一种显示装置的结构框图，参见图23，该显示装置1000包括上述显示面板100，因而具备与上述显示面板相同的有益效果，在此不再赘述。本申请实施例提供的显示装置1000可以为图23所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本申请实施例对此不作特殊限定。
注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (21)

1.一种像素电路，其特征在于，包括：第一驱动晶体管、第二驱动晶体管和阈值补偿模块；
所述第一驱动晶体管的栅极与所述第二驱动晶体管的栅极耦接；所述第一驱动晶体管的第一电极与数据信号端耦接，所述第一驱动晶体管的第二电极与所述阈值补偿模块的输入端电连接，所述阈值补偿模块的输出端和所述第一驱动晶体管的栅极电连接于第一节点；所述第二驱动晶体管的第一电极与第一电源信号端耦接，所述第二驱动晶体管的第二电极与有机发光元件的第一端耦接；
所述阈值补偿模块用于在数据写入阶段，将所述第一驱动晶体管的阈值电压补偿至所述第一节点；
所述第二驱动晶体管用于在发光阶段，驱动所述有机发光元件发光。
2.根据权利要求1所述的像素电路，其特征在于，还包括：初始化模块、数据写入模块和发光控制模块；
所述初始化模块电连接于第一初始化信号端和所述第一节点之间；所述初始化模块用于在初始化阶段，向所述第一节点提供第一初始化信号；
所述数据写入模块电连接于所述数据信号端和所述第一驱动晶体管的第一电极之间；所述数据写入模块用于在所述数据写入阶段，向所述第一节点提供数据电压信号；
所述发光控制模块与所述第二驱动晶体管串联于所述第一电源信号端和所述有机发光元件之间；所述发光控制模块用于在所述发光阶段，控制所述第二驱动晶体管生成的驱动电流流入所述有机发光元件，以驱动所述有机发光元件发光。
3.根据权利要求1或2所述的像素电路，其特征在于，还包括：连接模块；
所述连接模块电连接于所述第一节点和所述第二驱动晶体管的栅极之间；所述连接模块用于在初始化阶段和所述数据写入阶段，向所述第二驱动晶体管的栅极提供所述第一节点的电位。
4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括初始化模块和数据写入模块；所述初始化模块电连接于第一初始化信号端和所述第一节点之间；所述数据写入模块电连接于所述数据信号端和所述第一驱动晶体管的第一电极之间；
所述初始化模块的控制端与第一扫描信号端电连接；所述数据写入模块的控制端和所述阈值补偿模块的控制端均与第二扫描信号端电连接；所述连接模块的控制端与第三扫描信号端电连接；
所述第一扫描信号端的第一扫描信号用于在所述初始化阶段控制所述初始化模块导通；所述第二扫描信号端的第二扫描信号用于在所述数据写入阶段控制所述数据写入模块以及所述阈值补偿模块导通；所述第三扫描信号端的第三扫描信号用于在所述初始化阶段以及所述数据写入阶段控制所述连接模块导通。
5.根据权利要求4所述的像素电路，其特征在于，所述第三扫描信号的使能阶段与所述第一扫描信号的使能阶段以及所述第二扫描信号的使能阶段分别交叠。
6.根据权利要求4所述的像素电路，其特征在于，在所述数据写入阶段，所述第三扫描信号的使能阶段位于所述第二扫描信号的使能阶段之后。
7.根据权利要求6所述的像素电路，其特征在于，所述像素电路还包括：第一存储电容和第二存储电容；
所述第一存储电容的第一端电连接于所述第一节点；所述第二存储电容的第一端和所述第二驱动晶体管的栅极电连接；所述第一存储电容的第二端以及所述第二存储电容的第二端均与所述第一电源信号端电连接；
所述第一存储电容C1的电容Ca和所述第二存储电容C2的电容Cb满足：Ca＝nCb，其中，n≥4。
8.根据权利要求2所述的像素电路，其特征在于，所述初始化模块包括第一晶体管；所述第一晶体管的栅极与第一扫描信号端电连接，所述第一晶体管的第一电极与所述第一初始化信号端电连接，所述第一晶体管的第二电极电连接于所述第一节点。
9.根据权利要求2所述的像素电路，其特征在于，所述数据写入模块包括第二晶体管；所述阈值补偿模块包括第三晶体管；所述第二晶体管的栅极以及所述第三晶体管的栅极均与第二扫描信号端电连接；所述第二晶体管的第一电极与所述数据信号端电连接，所述第二晶体管的第二电极与所述第一驱动晶体管的第一电极电连接；所述第三晶体管的第一电极与所述第一驱动晶体管的第二电极电连接，所述第三晶体管的第二电极电连接于所述第一节点。
10.根据权利要求3所述的像素电路，其特征在于，所述连接模块包括第四晶体管；所述第四晶体管的栅极与第三扫描信号端电连接，所述第四晶体管的第一电极电连接于所述第一节点，所述第四晶体管的第二电极与所述第二驱动晶体管的栅极电连接。
11.根据权利要求2所述的像素电路，其特征在于，所述发光控制模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极以及所述第六晶体管的栅极均与发光控制信号端电连接；所述第五晶体管的第一电极与所述第一电源信号端电连接；所述第五晶体管的第二电极与所述第二驱动晶体管的第一电极电连接；
所述第六晶体管的第一电极与所述第二驱动晶体管的第二电极电连接；所述第六晶体管的第二电极与所述有机发光元件的第一端电连接。
12.根据权利要求2所述的像素电路，其特征在于，所述第一驱动晶体管的第一电极和所述第二驱动晶体管的第一电极电连接于第二节点，所述数据写入模块电连接于所述数据信号端和所述第二节点之间。
13.根据权利要求1所述的像素电路，其特征在于，还包括：复位模块；
所述复位模块电连接于第二初始化信号端和所述有机发光元件的第一端之间；所述复位模块用于向所述有机发光元件的第一端提供第二初始化信号。
14.根据权利要求13所述的像素电路，其特征在于，所述复位模块包括第七晶体管；
所述第七晶体管的栅极与第一扫描信号端电连接；所述第七晶体管的第一电极与所述第二初始化信号端电连接；所述第七晶体管的第二电极与所述有机发光元件的第一端电连接。
15.根据权利要求1所述的像素电路，其特征在于，所述第一驱动晶体管的第二电极不与所述有机发光元件电连接。
16.根据权利要求1所述的像素电路，其特征在于，所述第一驱动晶体管的沟道宽度W1与所述第二驱动晶体管的沟道宽度W2满足|W1-W2|≤1μm；
所述第一驱动晶体管的沟道长度L1与所述第二驱动晶体管的沟道长度L2满足|L1-L2|≤1μm。
17.一种像素电路的驱动方法，其特征在于，应用于如权利要求1-16中任一项所述的像素电路，所述驱动方法包括：
在所述数据写入阶段，所述阈值补偿模块将所述第一驱动晶体管的阈值电压补偿至所述第一节点；
在所述发光阶段，所述第二驱动晶体管驱动所述有机发光元件发光。
18.根据权利要求17所述的驱动方法，其特征在于，所述像素电路还包括初始化模块、数据写入模块和发光控制模块；所述初始化模块电连接于第一初始化信号端和所述第一节点之间；所述数据写入模块电连接于所述数据信号端和所述第一驱动晶体管的第一电极之间；所述发光控制模块与所述第二驱动晶体管串联于所述第一电源信号端和所述有机发光元件之间；
所述驱动方法还包括：
在初始化阶段，所述初始化模块向所述第一节点提供第一初始化信号；
在所述数据写入阶段，所述数据写入模块向所述第一节点提供数据电压信号；
在所述发光阶段，所述发光控制模块控制所述第二驱动晶体管生成的驱动电流流入所述有机发光元件，以驱动所述有机发光元件发光。
19.根据权利要求17或18所述的驱动方法，其特征在于，所述像素电路还包括连接模块；所述连接模块电连接于所述第一节点和所述第二驱动晶体管的栅极之间；
所述驱动方法还包括：
在初始化阶段和所述数据写入阶段，所述连接模块向所述第二驱动晶体管的栅极提供所述第一节点的电位。
20.一种显示面板，其特征在于，包括权利要求1-16任一项所述的像素电路。
21.一种显示装置，其特征在于，包括权利要求20所述的显示面板。
CN202110304025.0A 2021-03-22 2021-03-22 一种像素电路及其驱动方法、显示面板和显示装置 Pending CN112837654A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110304025.0A CN112837654A (zh) 2021-03-22 2021-03-22 一种像素电路及其驱动方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110304025.0A CN112837654A (zh) 2021-03-22 2021-03-22 一种像素电路及其驱动方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN112837654A true CN112837654A (zh) 2021-05-25

Family

ID=75930407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110304025.0A Pending CN112837654A (zh) 2021-03-22 2021-03-22 一种像素电路及其驱动方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN112837654A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822381A (zh) * 2022-04-29 2022-07-29 湖北长江新型显示产业创新中心有限公司 一种像素电路及其驱动方法、显示面板及显示装置
CN115985251A (zh) * 2022-12-28 2023-04-18 惠科股份有限公司 像素电路、显示面板以及显示装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242744A1 (en) * 2004-04-28 2005-11-03 Au Optronics Corporation Current-driven OLED pixel
US20070182671A1 (en) * 2003-09-23 2007-08-09 Arokia Nathan Pixel driver circuit
US20070257868A1 (en) * 2002-12-12 2007-11-08 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
CN101847365A (zh) * 2010-04-13 2010-09-29 友达光电股份有限公司 像素电路与其驱动方法以及所应用的显示面板与显示器
CN104637446A (zh) * 2015-02-03 2015-05-20 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN104680981A (zh) * 2015-03-26 2015-06-03 京东方科技集团股份有限公司 Oled像素驱动电路及驱动方法、oled显示装置
CN107331345A (zh) * 2017-07-25 2017-11-07 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及显示装置
CN107919091A (zh) * 2018-01-03 2018-04-17 京东方科技集团股份有限公司 一种oled像素驱动电路及驱动方法、oled显示装置
CN109448639A (zh) * 2018-12-25 2019-03-08 合肥京东方显示技术有限公司 一种像素驱动电路及其驱动方法、显示装置
CN109767724A (zh) * 2019-03-11 2019-05-17 合肥京东方显示技术有限公司 像素电路、显示面板、显示装置和像素驱动方法
US20190237017A1 (en) * 2018-01-26 2019-08-01 Shanghai Tianma AM-OLED Co., Ltd. Pixel driving circuit, driving method, display panel, and display device
CN110415650A (zh) * 2019-09-05 2019-11-05 京东方科技集团股份有限公司 显示面板、像素驱动电路及其控制方法
CN110491338A (zh) * 2019-08-28 2019-11-22 京东方科技集团股份有限公司 像素电路及其驱动方法、发光控制电路及方法、显示装置
CN111613178A (zh) * 2020-06-29 2020-09-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
CN111883065A (zh) * 2020-08-17 2020-11-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070257868A1 (en) * 2002-12-12 2007-11-08 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
US20070182671A1 (en) * 2003-09-23 2007-08-09 Arokia Nathan Pixel driver circuit
US20050242744A1 (en) * 2004-04-28 2005-11-03 Au Optronics Corporation Current-driven OLED pixel
CN101847365A (zh) * 2010-04-13 2010-09-29 友达光电股份有限公司 像素电路与其驱动方法以及所应用的显示面板与显示器
CN104637446A (zh) * 2015-02-03 2015-05-20 北京大学深圳研究生院 像素电路及其驱动方法和一种显示装置
CN104680981A (zh) * 2015-03-26 2015-06-03 京东方科技集团股份有限公司 Oled像素驱动电路及驱动方法、oled显示装置
CN107331345A (zh) * 2017-07-25 2017-11-07 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及显示装置
CN107919091A (zh) * 2018-01-03 2018-04-17 京东方科技集团股份有限公司 一种oled像素驱动电路及驱动方法、oled显示装置
US20190237017A1 (en) * 2018-01-26 2019-08-01 Shanghai Tianma AM-OLED Co., Ltd. Pixel driving circuit, driving method, display panel, and display device
CN109448639A (zh) * 2018-12-25 2019-03-08 合肥京东方显示技术有限公司 一种像素驱动电路及其驱动方法、显示装置
CN109767724A (zh) * 2019-03-11 2019-05-17 合肥京东方显示技术有限公司 像素电路、显示面板、显示装置和像素驱动方法
CN110491338A (zh) * 2019-08-28 2019-11-22 京东方科技集团股份有限公司 像素电路及其驱动方法、发光控制电路及方法、显示装置
CN110415650A (zh) * 2019-09-05 2019-11-05 京东方科技集团股份有限公司 显示面板、像素驱动电路及其控制方法
CN111613178A (zh) * 2020-06-29 2020-09-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
CN111883065A (zh) * 2020-08-17 2020-11-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822381A (zh) * 2022-04-29 2022-07-29 湖北长江新型显示产业创新中心有限公司 一种像素电路及其驱动方法、显示面板及显示装置
CN114822381B (zh) * 2022-04-29 2023-08-04 湖北长江新型显示产业创新中心有限公司 一种像素电路及其驱动方法、显示面板及显示装置
CN115985251A (zh) * 2022-12-28 2023-04-18 惠科股份有限公司 像素电路、显示面板以及显示装置

Similar Documents

Publication Publication Date Title
CN110751927B (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN111128079B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN107342044B (zh) 像素电路、显示面板和像素电路的驱动方法
CN107358917B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN113192460B (zh) 一种显示面板和显示装置
WO2020001635A1 (zh) 驱动电路及其驱动方法、显示装置
CN111105751B (zh) 显示设备、用于驱动显示设备的方法以及电子装置
CN108492770B (zh) 一种像素补偿电路、其驱动方法及显示面板、显示装置
CN107464526B (zh) 一种像素补偿电路、其驱动方法及显示装置
CN109801592B (zh) 像素电路及其驱动方法、显示基板
JP7025213B2 (ja) 電子回路及び駆動方法、表示パネル、並びに表示装置
CN106991968B (zh) 像素补偿电路及补偿方法、显示装置
CN111785211B (zh) 一种像素驱动电路、驱动方法、显示面板及显示装置
CN111540315B (zh) 像素驱动电路及其驱动方法、显示装置
CN111145686B (zh) 一种像素驱动电路、显示面板及驱动方法
US20230410729A1 (en) Pixel circuit, driving method of pixel circuit, and display panel
US11568815B2 (en) Pixel driving circuit, manufacturing method thereof, and display device
CN111063304B (zh) 一种像素驱动电路及其驱动方法、阵列基板、显示装置
CN112908258B (zh) 像素驱动电路、驱动方法、显示面板与显示装置
CN110010076B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN112837654A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
CN114241993B (zh) 驱动电路及其驱动方法、显示面板
CN114023262B (zh) 像素驱动电路及显示面板
CN114241978A (zh) 像素电路及其驱动方法和显示面板
CN113658554A (zh) 像素驱动电路、像素驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211105

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Applicant after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 200120

Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210525