CN111883065A - 像素电路及其驱动方法、显示基板 - Google Patents

Abstract

本申请提供了一种像素电路及其驱动方法、显示基板。该像素电路包括：第一发光器件、数据电流写入模块、电压提供模块、电流放大模块和第一驱动模块。由于本申请实施例的像素电路中的电压提供模块用于保存预定电压，并在信号端的控制下，为第一驱动模块提供预定电压；另外，第一驱动模块用于在接收到预定电压后，与电流放大模块共同作用，以输出与数据电流成预设比例的驱动电流。使用本申请实施例的像素电路，在发光阶段，驱动晶体管能够在饱和区工作，无需补偿阈值电压，且该电路有很好的线性输出，对显示灰度能作精确性控制，避免亮度不均的现象。

Description

像素电路及其驱动方法、显示基板

技术领域

本申请涉及半导体技术领域，具体为一种像素电路及其驱动方法、显示基板。

背景技术

近年来，有源矩阵有机发光二极体(Active-matrix organic light-emittingdiode，AMOLED)越来越多的用于手机、平板电脑等设备，原因在于与其他显示技术相比，它具有超轻薄、宽视角、低功耗、响应速度快、色彩逼真等优点。

AMOLED显示驱动方式主要有电流驱动、电压驱动以及数字驱动，其中，电流型驱动由于可以有效的解决阈值电压漂移、迁移率变化、IR drop等非理想因素，成为最适用于AMOLED显示驱动的一种驱动方式。

但是，在传统3D显示的电流型AMOLED像素驱动电路设计中，申请人发现，驱动薄膜晶体管在发光阶段中一直处于非饱和区，需要补偿阈值电压，且像素驱动电路具有较差的线性输出，无法精准控制显示灰度，容易发生亮度不均的现象。

发明内容

有鉴于此，本申请提供一种像素电路及其驱动方法、显示基板，用于解决现有技术中由于驱动薄膜晶体管在发光阶段中一直处于非饱和区，需要补偿阈值电压，无法精准控制显示灰度，容易发生亮度不均的现象的技术问题。

为了解决上述问题，本申请实施例主要提供如下技术方案：

在第一方面中，本申请实施例公开了一种像素电路，包括：第一发光器件、数据电流写入模块、电压提供模块、电流放大模块和第一驱动模块；

所述数据电流写入模块分别连接扫描信号端、数据电流输入端、所述电压提供模块和所述电流放大模块，用于在所述扫描信号端的控制下，为所述电压提供模块充电，以及当充电至预定电压时，使得所述数据电流输入端输入的数据电流流入所述电流放大模块；

所述电压提供模块分别连接信号端、所述电流放大模块、所述数据电流写入模块和电源电压端，用于保存所述预定电压，并在所述信号端的控制下，为所述第一驱动模块提供所述预定电压；

所述第一驱动模块分别连接所述电压提供模块、所述第一发光器件和第一电压端，用于在接收到所述预定电压后，与所述电流放大模块共同作用，以输出与所述数据电流成预设比例的驱动电流；

所述第一发光器件与第二电压端连接，用于在所述驱动电流的驱动下发光。

可选地，所述电压提供模块包括电压保存模块和驱动控制模块；

所述电压保存模块分别连接所述驱动控制模块、所述电流放大模块、所述数据电流写入模块和电源电压端，用于接收所述数据电流写入模块的充电，并当充电达到预定电压时，保存该预定电压；

所述驱动控制模块分别连接所述信号端、所述数据电流写入模块、所述电流放大模块、所述电压保存模块和所述第一驱动模块，用于在所述信号端的控制下，使得所述电压保存模块为所述第一驱动模块提供所述预定电压。

可选地，所述电压保存模块包括第一电容，所述驱动控制模块包括第一晶体管；

所述第一电容的一端分别与所述第一晶体管的第一极、所述电流放大模块和所述数据电流写入模块连接，另一端分别与所述电流放大模块和电源电压端连接；

所述第一晶体管的控制端与所述信号端连接，第一极分别与所述数据电流写入模块、所述电流放大模块和所述电压保存模块连接，第二极与所述第一驱动模块连接。

可选地，所述电压提供模块包括第一电压保存模块、第二电压保存模块、第一驱动控制模块和第二驱动控制模块；

所述信号端包括第一信号端和第二信号端，所述预定电压包括第一预定电压和第二预定电压；

所述第一电压保存模块分别连接所述第一驱动控制模块、所述电流放大模块和电源电压端，用于在所述第一信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第一预定电压时，保存该第一预定电压，以及在所述第二信号端的控制下，为所述第一驱动模块提供第一预定电压；

所述第二电压保存模块分别连接所述第二驱动控制模块、所述电流放大模块和电源电压端，用于在所述第二信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第二预定电压时，保存该第二预定电压，以及在所述第一信号端的控制下，为所述第一驱动模块提供第二预定电压；

所述第一驱动控制模块分别连接所述第一信号端、所述电流放大模块、所述数据电流写入模块、所述第一驱动模块、所述第一电压保存模块、所述第二电压保存模块和所述第二驱动控制模块，用于在所述第一信号端的控制下，使得所述第一电压保存模块接收所述数据电流写入模块的充电，以及在所述第一信号端的控制下，使得所述第二电压保存模块为所述第一驱动模块提供第二预定电压；

所述第二驱动控制模块分别连接所述第二信号端、所述电流放大模块、所述数据电流写入模块、所述第一驱动模块、所述第一电压保存模块、所述第二电压保存模块和所述第二驱动控制模块，用于在所述第二信号端的控制下，使得所述第二电压保存模块接收所述数据电流写入模块的充电，以及在所述第二信号端的控制下，使得所述第一电压保存模块为所述第一驱动模块提供第一预定电压；

所述第一驱动模块具体用于在接收到所述第一预定电压后，输出与所述数据电流成预设比例的驱动电流，以及在接收到所述第二预定电压后，输出与所述数据电流成预设比例的驱动电流。

可选地，所述第一电压保存模块包括第二电容，所述第二电压保存模块包括第三电容，所述第一驱动控制模块包括第二晶体管和第三晶体管，所述第二驱动控制模块包括第四晶体管和第五晶体管；

所述第二电容的一端分别与所述第二晶体管的第二极和所述第五晶体管的第一极连接，另一端与所述电源电压端和所述电流放大模块连接；

所述第三电容的一端分别与所述第四晶体管的第二极和所述第三晶体管的第一极连接，另一端与所述电源电压端和所述电流放大模块连接；

所述第二晶体管的控制端与所述第一信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第二电容的一端和所述第五晶体管的第一极连接；

所述第三晶体管的控制端与所述第一信号端连接，第一极分别与所述第四晶体管的第二极和所述第三电容的一端连接，第二极分别与所述第一驱动模块和所述第五晶体管的第二极连接；

所述第四晶体管的控制端与所述第二信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第三电容的一端和所述第三晶体管的第一极连接；

所述第五晶体管的控制端与所述第二信号端连接，第一极分别与所述第二晶体管的第二极和所述第二电容的一端连接，第二极分别与所述第一驱动模块和所述第三晶体管的第二极连接。

可选地，所述像素电路还包括第二驱动模块和第二发光器件；

所述电压提供模块包括第一电压保存模块、第二电压保存模块、第一驱动控制模块和第二驱动控制模块；

所述信号端包括第一信号端和第二信号端，所述预定电压包括第一预定电压和第二预定电压；

所述第一电压保存模块分别连接所述第一驱动控制模块、所述第二驱动模块、所述电流放大模块和所述电源电压端，用于在所述第一信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第一预定电压时，保存该第一预定电压；

所述第二电压保存模块分别连接所述第二驱动控制模块、所述第一驱动模块、所述电流放大模块和所述电源电压端，用于在所述第二信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第二预定电压时，保存该第二预定电压；

所述第一驱动控制模块分别连接所述第一信号端、所述电流放大模块、所述数据电流写入模块、所述第二驱动模块和所述第一电压保存模块，用于在所述第一信号端的控制下，使得所述第一电压保存模块接收所述数据电流写入模块的充电；

所述第二驱动控制模块分别连接所述第二信号端、所述电流放大模块、所述数据电流写入模块、所述第一驱动模块和所述第二电压保存模块，用于在所述第二信号端的控制下，使得所述第二电压保存模块接收所述数据电流写入模块的充电；

所述第一驱动模块与所述第二电压保存模块连接，具体用于在接收到所述第二预定电压后，输出与所述数据电流成预设比例的驱动电流；

所述第二驱动模块分别连接所述第一电压保存模块、所述第二发光器件和第二电压端，用于在接收到所述第一预定电压后，输出与所述数据电流成预设比例的驱动电流；

所述第二发光器件与所述第一电压端连接，用于在所述第二驱动模块输出的驱动电流的驱动下发光。

可选地，所述第一电压保存模块包括第四电容，所述第二电压保存模块包括第五电容，所述第一驱动控制模块包括第六晶体管，所述第二驱动控制模块包括第七晶体管；

所述第四电容的一端分别与所述第六晶体管的第二极和所述第二驱动模块连接，另一端分别与所述电源电压端和所述电流放大模块连接；

所述第五电容的一端分别与所述第七晶体管的第二极和所述第一驱动模块连接，另一端分别与所述电源电压端和所述电流放大模块连接；

所述第六晶体管的控制端与所述第一信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第四电容的一端和所述第二驱动模块连接；

所述第七晶体管的控制端与所述第二信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第五电容的一端和所述第一驱动模块连接。

可选地，所述数据电流写入模块包括第八晶体管和第九晶体管，所述电流放大模块包括第十晶体管，所述第一驱动模块包括第十一晶体管；

所述第八晶体管的控制端与所述扫描信号端连接，第一极与所述数据电流输入端连接，第二极与所述第十晶体管的第一极连接；

所述第九晶体管的控制端与所述扫描信号端连接，第一极与所述数据电流输入端连接，第二极分别与所述第十晶体管的栅极和所述电压提供模块连接；

所述第十晶体管的第一极与所述第八晶体管的第二极连接，第二极分别与所述电源电压端和所述电压提供模块连接；

所述第十一晶体管的控制端与所述电压提供模块连接，第一极与所述第一发光器件连接，第二极与所述第一电压端连接。

在第二方面中，本申请实施例公开了一种显示基板，包括阵列设置的若干像素单元，每一所述像素单元均包括第一方面所述的像素电路。

在第三方面中，本申请实施例公开了一种第一方面所述的像素电路的驱动方法，包括：

接收所述扫描信号端输出的扫描信号，为所述电压提供模块充电至预定电压；

接收所述信号端输出的电压信号，通过所述预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

或，

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第一预定电压；以及通过第二预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第二预定电压；以及通过第一预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

或，当所述像素电路包括第二驱动模块时，包括：

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第一预定电压；以及通过第二预定电压驱动所述第二驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第二预定电压；以及通过第一预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流。

借由上述技术方案，本申请实施例提供的技术方案至少具有下列优点：

由于本申请实施例的像素电路包括了数据电流写入模块、电压提供模块、第一驱动模块和电流放大模块，其中，数据电流写入模块用于在扫描信号端的控制下，为电压提供模块充电，以及当充电至预定电压时，使得数据电流输入端输入的数据电流流入电流放大模块；电压提供模块用于保存预定电压，并在信号端的控制下，为第一驱动模块提供预定电压；第一驱动模块用于在接收到预定电压后，与电流放大模块共同作用，以输出与数据电流成预设比例的驱动电流，该驱动电流用于驱动第一发光器件发光；使用本申请实施例的像素电路，在发光阶段，由于第一驱动模块输出的驱动电流与数据电流成预设比例，故无需补偿阈值电压，且该电路有很好的线性输出，对显示灰度能作精确性控制，避免亮度不均的现象。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请实施例的具体实施方式。

附图说明

通过阅读下文可选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出可选实施方式的目的，而并不认为是对本申请实施例的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本申请实施例的像素电路的结构框图；

图2为本申请实施例的像素电路的第一实施例的电路图；

图3为图2的像素电路对应的时序图；

图4为本申请实施例的像素电路的第二实施例的电路图；

图5为图4的像素电路对应的时序图；

图6为本申请实施例的像素电路的第三实施例的电路图；

图7为图6的像素电路对应的时序图；

图8为本申请实施例像素电路的第一实施例的驱动方法的流程图；

图9为本申请实施例像素电路的第二实施例的驱动方法的流程图；

图10为本申请实施例像素电路的第三实施例的驱动方法的流程图。

附图标记介绍如下：

1-像素电路；2-第一发光器件；3-数据电流写入模块；4-电压提供模块；41-电压保存模块；42-驱动控制模块；43-第一电压保存模块；44-第二电压保存模块；45-第一驱动控制模块；46-第二驱动控制模块；5-电流放大模块；6-第一驱动模块；7-第二驱动模块；8-第二发光器件。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

在传统3D显示技术领域中，例如，偏光式3D是利用光线有“振动方向”的原理来分解原始图像的，先通过把图像分为垂直向偏振光和水平向偏振光两组画面，然后3D眼镜左右分别采用不同偏振方向的偏光镜片，这样人的左右眼就能接收两组画面，再经过大脑合成立体影像。由此可见，3D显示效果是利用人体左右眼之间的图像差，再经过大脑合成出的立体图像。

但是，基于这一原理，在由AMOLED显示技术制成的3D显示装置时，由于左眼侧和右眼侧的像素在驱动时阈值电压不一致或者不同步，而容易导致左眼侧和右眼侧的像素发光不均匀，容易发生串扰，大大影响3D装置的显示效果。

为了解决上述技术问题，在第一方面中，图1示出了本申请实施例公开了一种像素电路1。如图1所示，该像素电路1包括：第一发光器件2、数据电流写入模块3、电压提供模块4、电流放大模块5和第一驱动模块6。数据电流写入模块3分别连接扫描信号端Scan、数据电流输入端Idata、电压提供模块4和电流放大模块5，用于在扫描信号端Scan的控制下，为电压提供模块4充电，以及当充电至预定电压时，使得数据电流输入端Idata输入的数据电流流入电流放大模块5。电压提供模块4分别连接信号端S、电流放大模块5、数据电流写入模块3和电源电压端VSS，用于保存预定电压，并在信号端S的控制下，为第一驱动模块6提供预定电压。第一驱动模块6分别连接电压提供模块4、第一发光器件2和第一电压端V1，用于在接收到预定电压后，与电流放大模块5共同作用，以输出与数据电流成预设比例的驱动电流。第一发光器件2与第二电压端V2连接，用于在驱动电流的驱动下发光。

由于本申请实施例的像素电路1包括了数据电流写入模块3、电压提供模块4、第一驱动模块6和电流放大模块5，其中，数据电流写入模块3用于在扫描信号端Scan的控制下，为电压提供模块4充电，以及当充电至预定电压时，使得数据电流输入端Idata输入的数据电流流入电流放大模块5；电压提供模块4用于保存预定电压，并在信号端S的控制下，为第一驱动模块6提供预定电压；第一驱动模块6用于在接收到预定电压后，与电流放大模块5共同作用，以输出与数据电流成预设比例的驱动电流，该驱动电流用于驱动第一发光器件2发光；使用本申请实施例的像素电路1，在发光阶段，由于第一驱动模块6输出的驱动电流与数据电流成预设比例，故无需补偿阈值电压，且该电路有很好的线性输出，对显示灰度能作精确性控制，避免亮度不均的现象。

如图2所示，本申请实施例中的数据电流写入模块3包括第八晶体管T31和第九晶体管T32，电流放大模块5包括第十晶体管T51，第一驱动模块6包括第十一晶体管T61；第八晶体管T31的控制端与扫描信号端Scan连接，第一极与数据电流输入端Idata连接，第二极与第十晶体管T51的第一极连接；第九晶体管T32的控制端与扫描信号端Scan连接，第一极与数据电流输入端Idata连接，第二极分别与第十晶体管T51的栅极和电压提供模块4连接；第十晶体管T51的第一极与第八晶体管T31的第二极连接，第二极分别与电源电压端VSS和电压提供模块4连接；第十一晶体管T61的控制端与电压提供模块4连接，第一极与第一发光器件2连接，第二极与第一电压端V1连接。

可选地，图2和图3分别示出了本申请实施例的像素电路的第一实施例的电路图以及第一实施例的像素电路对应的时序图。如图2和图3所示，电压提供模块4包括电压保存模块41和驱动控制模块42。电压保存模块41分别连接驱动控制模块42、电流放大模块5、数据电流写入模块3和电源电压端VSS，用于接收数据电流写入模块3的充电，并当充电达到预定电压时，保存该预定电压。驱动控制模块42分别连接信号端S1、数据电流写入模块3、电流放大模块5、电压保存模块41和第一驱动模块6，用于在信号端S的控制下，使得电压保存模块41为第一驱动模块6提供预定电压。

具体地，电压保存模块41包括第一电容CST1，驱动控制模块42包括第一晶体管T1。第一电容CST1的一端分别与第一晶体管T1的第一极、电流放大模块5和数据电流写入模块3连接，另一端分别与电流放大模块5和电源电压端VSS连接。第一晶体管T1的控制端与信号端S1连接，第一极分别与数据电流写入模块3、电流放大模块5和电压保存模块41连接，第二极与第一驱动模块6连接。

具体实施时，第一晶体管T1、第八晶体管T31、第九晶体管T32、第十晶体管T51和第十一晶体管T61均为N型薄膜晶体管，这些晶体管的控制端为栅极，第一极为源极，第二极为漏极；当然，实际设计时，第一极也可以为漏极，第二极也可以为源极。

具体地，如图3所示，在充电阶段(左眼像素的充电阶段或者右眼像素的充电阶段)，扫描信号端Scan逐行输出高电平信号(如图中Scan(1)表示第一行像素单元接收到的扫描信号端输出的电平信号，Scan(2)表示第二行像素单元接收到的扫描信号端输出的电平信号，Scan(3)表示第三行像素单元接收到的扫描信号端输出的电平信号，Scan(n)表示第n行像素单元接收到的扫描信号端输出的电平信号)，信号端S1输出低电平信号，数据电流输入端Idata输出的数据电流Idata的大小能够使得第十晶体管T51和第十一晶体管T61工作在饱和区。在像素发光阶段，扫描信号端Scan输出低电平信号，信号端S1输出高电平信号。

具体地，如图2和图3所示，在充电阶段，扫描信号端Scan逐行输出高电平信号，第八晶体管T31和第九晶体管T32导通，数据电流输入端Idata输出的数据电流Idata首先通过第九晶体管T32对第一电容CST1进行充电，当第一电容CST1两端电压到达预定电压时，整个数据电流输入端Idata输出的数据电流Idata通过第八晶体管T31流到第十晶体管T51，此时第一电容CST1保存该预定电压。直到扫描信号端Scan将所有第一电容CST1充电至相应数据电压后，信号端S1输出高电平信号，打开第一晶体管T1，使得第一发光器件2进行发光。

具体实施时，由于第一发光器件2发光阶段，第十晶体管T51和第十一晶体管T61的栅极电压相等，根据电流镜像原理，流过发光二极管的电流为：

其中

μ为场效应迁移率；C_OX为单位面积的绝缘层电容，W和L分别为晶体管的沟道宽度和长度。

由于第十晶体管T51和第十一晶体管T61为同一种工艺，因此

为常数。且在驱动像素发光阶段，第十一晶体管T61工作在饱和区，无需考虑阈值电压对像素电路的影响。

在本申请实施例中，为了防止左右眼的串扰，对所有像素单元充电完成后，统一打开第一晶体管T1进行发光，在进行下一行充电的时候关闭本行的扫描信号端Scan，此时下一行充电的电流不会对本行的第一电容CST1产生影响。本申请第一实施例由于所有像素显示左眼或右眼内容开启时一致，能够减少画面串扰。

为了解决第一实施例在充电阶段存在像素不发光问题，本申请实施例提供了像素电路的第二实施例。如图4所示，与本申请的第一实施例类似的是，数据电流写入模块3包括第八晶体管T31和第九晶体管T32，电流放大模块5包括第十晶体管T51，第一驱动模块6包括第十一晶体管T61；第八晶体管T31的控制端与扫描信号端Scan连接，第一极与数据电流输入端Idata连接，第二极与第十晶体管T51的第一极连接；第九晶体管T32的控制端与扫描信号端Scan连接，第一极与数据电流输入端Idata连接，第二极分别与第十晶体管T51的栅极和电压提供模块4连接；第十晶体管T51的第一极与第八晶体管T31的第二极连接，第二极分别与电源电压端VSS和电压提供模块4连接；第十一晶体管T61的控制端与电压提供模块4连接，第一极与第一发光器件2连接，第二极与第一电压端V1连接。

可选地，继续参考图4，电压提供模块4包括第一电压保存模块43、第二电压保存模块44、第一驱动控制模块45和第二驱动控制模块46。信号端S包括第一信号端S1和第二信号端S2，预定电压包括第一预定电压和第二预定电压。第一电压保存模块43分别连接第一驱动控制模块45、电流放大模块5和电源电压端VSS，用于在第一信号端S1的控制下接收数据电流写入模块3的充电，并当充电达到第一预定电压时，保存该第一预定电压，以及在第二信号端S2的控制下，为第一驱动模块6提供第一预定电压。第二电压保存模块44分别连接第二驱动控制模块46、电流放大模块5和电源电压端VSS，用于在第二信号端S2的控制下接收数据电流写入模块3的充电，并当充电达到第二预定电压时，保存该第二预定电压，以及在第一信号端S1的控制下，为第一驱动模块6提供第二预定电压。第一驱动控制模块45分别连接第一信号端S1、电流放大模块5、数据电流写入模块3、第一驱动模块6、第一电压保存模块43、第二电压保存模块44和第二驱动控制模块46，用于在第一信号端S1的控制下，使得第一电压保存模块43接收数据电流写入模块3的充电，以及在第一信号端S1的控制下，使得第二电压保存模块44为第一驱动模块6提供第二预定电压。第二驱动控制模块46分别连接第二信号端S2、电流放大模块5、数据电流写入模块3、第一驱动模块6、第一电压保存模块43、第二电压保存模块44和第二驱动控制模块46，用于在第二信号端S2的控制下，使得第二电压保存模块44接收数据电流写入模块3的充电，以及在第二信号端S2的控制下，使得第一电压保存模块43为第一驱动模块6提供第一预定电压。第一驱动模块6具体用于在接收到第一预定电压后，输出与数据电流成预设比例的驱动电流，以及在接收到第二预定电压后，输出与数据电流成预设比例的驱动电流。

具体地，第一电压保存模块43包括第二电容CST2，第二电压保存模块44包括第三电容CST3，第一驱动控制模块45包括第二晶体管T3和第三晶体管T2，第二驱动控制模块46包括第四晶体管T4和第五晶体管T5。第二电容CST2的一端分别与第二晶体管T3的第二极和第五晶体管T5的第一极连接，另一端与电源电压端VSS和电流放大模块5连接。第三电容CST3的一端分别与第四晶体管T4的第二极和第三晶体管T2的第一极连接，另一端与电源电压端VSS和电流放大模块5连接。第二晶体管T3的控制端与第一信号端S1连接，第一极分别与电流放大模块5和数据电流写入模块3连接，第二极分别与第二电容CST2的一端和第五晶体管T5的第一极连接。第三晶体管T2的控制端与第一信号端S1连接，第一极分别与第四晶体管T4的第二极和第三电容CST3的一端连接，第二极分别与第一驱动模块6和第五晶体管T5的第二极连接。第四晶体管T4的控制端与第二信号端S2连接，第一极分别与电流放大模块5和数据电流写入模块3连接，第二极分别与第三电容CST3的一端和第三晶体管T2的第一极连接。第五晶体管T5的控制端与第二信号端S2连接，第一极分别与第二晶体管T3的第二极和第二电容CST2的一端连接，第二极分别与第一驱动模块6和第三晶体管T2的第二极连接。

从图4上可以清楚地看出，扫描信号端Scan控制第八晶体管T31和第九晶体管T32，第一信号端S1控制第二晶体管T3和第三晶体管T2，第二信号端S2控制第四晶体管T4和第五晶体管T5。在给第二电容CST2充电的时候，为了不影响第三电容CST3此时存储的电压，需要关闭第四晶体管T4，防止第二电容CST2两端电压改变。另外，在给第三电容CST3充电的时候，为了不影响第二电容CST2此时存储的电压，需要关闭第三晶体管T3，防止第三电容CST3两端电压改变。

具体实施时，第二晶体管T3、第三晶体管T2、第四晶体管T4、第五晶体管T5、第八晶体管T31、第九晶体管T32、第十晶体管T51和第十一晶体管T61均为N型薄膜晶体管，这些晶体管的控制端为栅极，第一极为源极，第二极为漏极；当然，实际设计时，第一极也可以为漏极，第二极也可以为源极。

如图5所示，在左眼画面充电阶段，扫描信号端Scan逐行输出高电平信号，第一信号端S1输出低电平信号，第二信号端S2输出高电平信号，数据电流输入端Idata输出的数据电流Idata的大小能够使得第十晶体管T51和第十一晶体管T61工作在饱和区；在右眼画面充电阶段，扫描信号端Scan逐行输出高电平信号，第一信号端S1输出高电平信号，第二信号端S2输出低电平信号，数据电流输入端Idata输出的数据电流Idata的大小能够使得第十晶体管T51和第十一晶体管T61工作在饱和区。另外，如图4所示，由于本申请第二实施例中的电压提供模块4包括第一电压保存模块43和第二电压保存模块44，因此通过图5所示的第一信号端S1和第二信号端S2的时序控制，能够实现在左眼画面充电阶段显示右眼画面，并且在右眼画面充电阶段显示左眼画面。

具体地，如图4和图5所示，当对第二电容CST2充电时，第二信号端S2输出低电平信号，第一信号端S1输出高电平信号，此时扫描信号端Scan逐行输出高电平信号，第八晶体管T31和第九晶体管T32导通，数据电流输入端Idata输出的数据电流Idata首先通过第九晶体管T32对第二电容CST2进行充电，当第二电容CST2两端电压到达第一预定电压时，整个数据电流输入端Idata输出的数据电流Idata通过第八晶体管T31流到第十晶体管T51，此时第二电容CST2保存该第一预定电压；同时，由于第三电容CST3保存有第二预定电压，因此第二预定电压能够对第二电容CST2充电时驱动第一驱动模块6进行工作。

具体地，如图4和图5所示，当对第三电容CST3充电时，第二信号端S2输出高电平信号，第一信号端S1输出低电平信号，此时扫描信号端Scan逐行输出高电平信号，第八晶体管T31和第九晶体管T32导通，数据电流输入端Idata输出的数据电流Idata首先通过第九晶体管T32对第三电容CST3进行充电，当第三电容CST3两端电压到达第二预定电压时，整个数据电流输入端Idata输出的数据电流Idata通过第八晶体管T31流到第十晶体管T51，此时第三电容CST3保存该第二预定电压；同时，由于第二电容CST2保存有第一预定电压，因此第一预定电压能够在对第三电容CST3充电时驱动第一驱动模块6进行工作。

需要说明的是，本申请实施例中预定电压、第一预定电压和第二预定电压的值均相等。

如图4和图5所示，由于第一发光器件2发光阶段，第十晶体管T51和第十一晶体管T61的栅极电压相等，根据电流镜像原理，流过发光二极管的电流为：

其中

其中μ为场效应迁移率；C_OX为单位面积的绝缘层电容，W和L分别为晶体管的沟道宽度和长度。

由于第十晶体管T51和第十一晶体管T61为同一种工艺，因此

为常数。且在驱动像素发光阶段，第十一晶体管T61工作在饱和区，无需考虑阈值电压的影响。

在时间控制实现3D显示时，要求显示器件没有残像现象，因此本申请提供了像素电路的第三实施例，如图6所示，像素电路1还包括第二驱动模块7和第二发光器件8。电压提供模块4包括第一电压保存模块43、第二电压保存模块44、第一驱动控制模块45和第二驱动控制模块46。信号端S包括第一信号端S1和第二信号端S2，预定电压包括第一预定电压和第二预定电压。第一电压保存模块43分别连接第一驱动控制模块45、第二驱动模块7、电流放大模块5和电源电压端VSS，用于在第一信号端S1的控制下接收数据电流写入模块3的充电，并当充电达到第一预定电压时，保存该第一预定电压。第二电压保存模块44分别连接第二驱动控制模块46、第一驱动模块、电流放大模块5和电源电压端VSS，用于在第二信号端S2的控制下接收数据电流写入模块3的充电，并当充电达到第二预定电压时，保存该第二预定电压。第一驱动控制模块45分别连接第一信号端S1、电流放大模块5、数据电流写入模块3、第二驱动模块7和第一电压保存模块43，用于在第一信号端S1的控制下，使得第一电压保存模块43接收数据电流写入模块3的充电。第二驱动控制模块46分别连接第二信号端S2、电流放大模块5、数据电流写入模块3、第一驱动模块和第二电压保存模块44，用于在第二信号端S2的控制下，使得第二电压保存模块44接收数据电流写入模块3的充电。第一驱动模块与第二电压保存模块44连接，具体用于在接收到第二预定电压后，输出与数据电流成预设比例的驱动电流。第二驱动模块7分别连接第一电压保存模块43、第二发光器件8和第二电压端，用于在接收到第一预定电压后，输出与数据电流成预设比例的驱动电流。第二发光器件8与第一电压端连接V2，用于在第二驱动模块7输出的驱动电流的驱动下发光。

可选地，第一电压保存模块43包括第四电容CST4，第二电压保存模块44包括第五电容CST5，第一驱动控制模块45包括第六晶体管T6，第二驱动控制模块46包括第七晶体管T7。第四电容CST4的一端分别与第六晶体管T6的第二极和第二驱动模块7连接，另一端分别与电源电压端VSS和电流放大模块5连接。第五电容CST5的一端分别与第七晶体管T7的第二极和第一驱动模块连接，另一端分别与电源电压端VSS和电流放大模块5连接。第六晶体管T6的控制端与第一信号端S1连接，第一极分别与电流放大模块5和数据电流写入模块3连接，第二极分别与第四电容CST4的一端和第二驱动模块7连接。第七晶体管T7的控制端与第二信号端S2连接，第一极分别与电流放大模块5和数据电流写入模块3连接，第二极分别与第五电容CST5的一端和第一驱动模块连接。

可选地，如图6所示，本申请实施例中的数据电流写入模块3包括第八晶体管T31和第九晶体管T32，电流放大模块5包括第十晶体管T51，第一驱动模块6包括第十一晶体管T61；第八晶体管T31的控制端与扫描信号端Scan连接，第一极与数据电流输入端Idata连接，第二极与第十晶体管T51的第一极连接；第九晶体管T32的控制端与扫描信号端Scan连接，第一极与数据电流输入端Idata连接，第二极分别与第十晶体管T51的栅极和电压提供模块4连接；第十晶体管T51的第一极与第八晶体管T31的第二极连接，第二极分别与电源电压端VSS和电压提供模块4连接；第十一晶体管T61的控制端与电压提供模块4连接，第一极与第一发光器件2连接，第二极与第一电压端V1连接。

需要说明的是，第一电压端V1和第二电压端V2的电压由IC在外部控制，因此可根据扫描信号端Scan和数据电流输入端Idata的输出时序，同时控制第一电压端V1和第二电压端V2的电压值，实现二极管的发光和反向偏置，如图7所示，可以控制第一电压端V1输出的电压的极性与第二电压端V2输出的电压的极性相反。

需要说明的是，该像素电路外部设置有电压转电流转换电路，该电路可以将外界输入的电压值转换为电流值，再将电流值通过数据电流输入端Idata输出。

具体实施时，第二驱动模块7包括第十二晶体管，第十二晶体管、第六晶体管T6、第七晶体管T7、第八晶体管T31、第九晶体管T32、第十晶体管T51和第十一晶体管T61均为N型薄膜晶体管，这些晶体管的控制端为栅极，第一极为源极，第二极为漏极；当然，实际设计时，第一极也可以为漏极，第二极也可以为源极。

如图7所示，在左眼画面充电阶段，扫描信号端Scan逐行输出高电平信号，第一信号端S1输出低电平信号，第二信号端S2输出高电平信号，数据电流输入端Idata输出的数据电流Idata的大小能够使得第十晶体管T51和第十一晶体管T61工作在饱和区；在右眼画面充电阶段，扫描信号端Scan逐行输出高电平信号，第一信号端S1输出高电平信号，第二信号端S2输出低电平信号，数据电流输入端Idata输出的数据电流Idata的大小能够使得第十晶体管T51和第十一晶体管T61工作在饱和区。另外，如图6所示，由于本申请第二实施例中的电压提供模块4包括第一电压保存模块43和第二电压保存模块44，因此通过图7所示的第一信号端S1和第二信号端S2的时序控制，能够实现在左眼画面充电阶段显示右眼画面，并且在右眼画面充电阶段显示左眼画面。

具体地，如图6和图7所示，当对第四电容CST4充电时，第二信号端S2输出低电平信号，第一信号端S1输出高电平信号，此时扫描信号端Scan逐行输出高电平信号，第八晶体管T31和第九晶体管T32导通，数据电流输入端Idata输出的数据电流Idata首先通过第九晶体管T32对第四电容CST4进行充电，同时，由于第五电容CST5保存有第二预定电压，因此第二预定电压能够驱动第一驱动模块6进行工作。

具体地，如图6和图7所示，当对第五电容CST5充电时，第二信号端S2输出高电平信号，第一信号端S1输出低电平信号，此时扫描信号端Scan逐行输出高电平信号，第八晶体管T31和第九晶体管T32导通，数据电流输入端Idata输出的数据电流Idata首先通过第九晶体管T32对第三电容CST3进行充电，同时，由于第四电容CST4保存有第一预定电压，因此第一预定电压能够驱动第二驱动模块7进行工作。

具体地，如图6和图7所示，由于第一发光器件2和第二发光器件8在发光阶段，第十晶体管T51和第十一晶体管T61的栅极电压相等，根据电流镜像原理，流过发光二极管的电流为：

其中，

其中为场效应迁移率；为单位面积的绝缘层电容，W和L分别为晶体管的沟道宽度和长度。由于第十晶体管T51和第十一晶体管T61为同一种工艺，因此为常数。且在驱动像素发光阶段，第十一晶体管T61工作在饱和区，不用考虑阈值电压的影响。

如图7所示，通过对第一信号端S1和第二信号端S2高低电平的控制，在右眼画面显示阶段，对左眼画面进行充电，第一电压端V1为高电平，第二电压端V2为低电平；在显示左眼画面时对右眼画面进行充电，第一电压端V1为低电平，第二电压端V2为高电平。因此，在二极管非发光阶段可实现反向偏置，延迟AMOLED寿命，避免残像的产生。

另外，由于在本申请实施例中的第三实施例的像素电路中设置了第一发光器件2和第二发光器件8，该两个发光二极管可以垂直堆叠于一个像素中，能够简化显示装置的像素结构，更好的防止残像的发生。

基于同一发明构思，在第二方面中，本申请实施例公开了一种显示基板，包括阵列设置的若干像素单元，每一所述像素单元均包括第一方面所述的像素电路。由于第二方面的显示基板包括了第一方面的像素电路1，使得第二方面的显示基板具有与第一方面的像素电路1相同的有益效果。因此，第二方面的显示基板的有益效果不再重复赘述。

基于同一发明构思，在第三方面中，本申请实施例公开了一种第一方面的像素电路的驱动方法。图8示出了本申请实施例像素电路的第一实施例的驱动方法的流程图。如图8所示，该方法包括：

S101：在第一时间段，接收扫描信号端输出的扫描信号，为电压提供模块充电至预定电压。

S102：在第二时间段，接收信号端输出的电压信号，通过预定电压驱动第一驱动模块与电流放大模块共同作用，输出与数据电流成预设比例的驱动电流。

具体地，如图3所示，这里的第一时间段指图中的充电阶段，第二时间段指图中的像素发光阶段。

由于在本申请实施例的驱动方法中在第一时间段，接收扫描信号端输出的扫描信号，为电压提供模块充电至预定电压。在第二时间段，接收信号端输出的电压信号，通过预定电压驱动第一驱动模块与电流放大模块共同作用，输出与数据电流成预设比例的驱动电流，使得在第二时间段，驱动晶体管能够在饱和区工作，无需补偿阈值电压，且该电路有很好的线性输出，对显示灰度能作精确性控制，避免亮度不均的现象。

图9示出了本申请实施例像素电路的第二实施例的驱动方法的流程图。如图9所示，该方法包括：

S201：在第一时间段，接收扫描信号端输出的扫描信号和信号端输出的电压信号，为电压提供模块充电至第一预定电压；以及通过第二预定电压驱动第一驱动模块与电流放大模块共同作用，输出与数据电流成预设比例的驱动电流；

S202：在第二时间段，接收扫描信号端输出的扫描信号和信号端S输出的电压信号，为电压提供模块充电至第二预定电压；以及通过第一预定电压驱动第一驱动模块与电流放大模块共同作用，输出与数据电流成预设比例的驱动电流；

具体地，如图5所示，这里的第一时间段指图中的左眼画面充电阶段(即右眼画面显示阶段)，第二时间段指图中的右眼画面充电阶段(即左眼画面显示阶段)。

由于本申请实施的驱动方法在第二时间段，接收扫描信号端Scan输出的扫描信号和信号端S输出的电压信号，为电压提供模块充电至第二预定电压；以及通过第一预定电压驱动第一驱动模块与电流放大模块共同作用，输出与数据电流成预设比例的驱动电流，这使得驱动晶体管能够在饱和区内工作，无需考虑阈值电压的影响。同时，通过对信号端S的高低电平的控制，在右眼画面显示阶段，对左眼画面进行充电，在显示左眼画面时对右眼画面进行充电，从而解决了在充电阶段存在发光器件不发光的技术问题。

图10示出了本申请实施例像素电路的第三实施例的驱动方法的流程图。如图10所示，当像素电路1包括第二驱动模块时，包括：

S301：在第一时间段，接收扫描信号端输出的扫描信号和信号端输出的电压信号，为电压提供模块充电至第一预定电压；以及通过第二预定电压驱动第二驱动模块与电流放大模块共同作用，输出与数据电流成预设比例的驱动电流。

S302：在第二时间段，接收扫描信号端输出的扫描信号和信号端输出的电压信号，为电压提供模块充电至第二预定电压；以及通过第一预定电压驱动第一驱动模块与电流放大模块共同作用，输出与数据电流成预设比例的驱动电流。

具体地，如图7所示，这里的第一时间段指图中的左眼画面充电阶段(即右眼画面显示阶段)，第二时间段指图中的右眼画面充电阶段(即左眼画面显示阶段)。

应用本申请实施例所获得的有益效果包括：

由于本申请实施例的像素电路1包括了数据电流写入模块3、电压提供模块4、第一驱动模块6和电流放大模块5，其中，数据电流写入模块3用于在扫描信号端Scan的控制下，为电压提供模块4充电，以及当充电至预定电压时，使得数据电流输入端Idata输入的数据电流流入电流放大模块5；电压提供模块4用于保存预定电压，并在信号端S的控制下，为第一驱动模块6提供预定电压；第一驱动模块6用于在接收到预定电压后，与电流放大模块5共同作用，以输出与数据电流成预设比例的驱动电流，该驱动电流用于驱动第一发光器件2发光；使用本申请实施例的像素电路1，在发光阶段，由于第一驱动模块6输出的驱动电流与数据电流成预设比例，故无需补偿阈值电压，且该电路有很好的线性输出，对显示灰度能作精确性控制，避免亮度不均的现象。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种像素电路，其特征在于，包括：第一发光器件、数据电流写入模块、电压提供模块、电流放大模块和第一驱动模块；

所述数据电流写入模块分别连接扫描信号端、数据电流输入端、所述电压提供模块和所述电流放大模块，用于在所述扫描信号端的控制下，为所述电压提供模块充电，以及当充电至预定电压时，使得所述数据电流输入端输入的数据电流流入所述电流放大模块；

所述电压提供模块分别连接信号端、所述电流放大模块、所述数据电流写入模块和电源电压端，用于保存所述预定电压，并在所述信号端的控制下，为所述第一驱动模块提供所述预定电压；

所述第一驱动模块分别连接所述电压提供模块、所述第一发光器件和第一电压端，用于在接收到所述预定电压后，与所述电流放大模块共同作用，以输出与所述数据电流成预设比例的驱动电流；

所述第一发光器件与第二电压端连接，用于在所述驱动电流的驱动下发光。

2.根据权利要求1所述的像素电路，其特征在于，所述电压提供模块包括电压保存模块和驱动控制模块；

所述电压保存模块分别连接所述驱动控制模块、所述电流放大模块、所述数据电流写入模块和电源电压端，用于接收所述数据电流写入模块的充电，并当充电达到预定电压时，保存该预定电压；

所述驱动控制模块分别连接所述信号端、所述数据电流写入模块、所述电流放大模块、所述电压保存模块和所述第一驱动模块，用于在所述信号端的控制下，使得所述电压保存模块为所述第一驱动模块提供所述预定电压。

3.根据权利要求2所述的像素电路，其特征在于，所述电压保存模块包括第一电容，所述驱动控制模块包括第一晶体管；

所述第一电容的一端分别与所述第一晶体管的第一极、所述电流放大模块和所述数据电流写入模块连接，另一端分别与所述电流放大模块和电源电压端连接；

所述第一晶体管的控制端与所述信号端连接，第一极分别与所述数据电流写入模块、所述电流放大模块和所述电压保存模块连接，第二极与所述第一驱动模块连接。

4.根据权利要求1所述的像素电路，其特征在于，所述电压提供模块包括第一电压保存模块、第二电压保存模块、第一驱动控制模块和第二驱动控制模块；

所述信号端包括第一信号端和第二信号端，所述预定电压包括第一预定电压和第二预定电压；

所述第一电压保存模块分别连接所述第一驱动控制模块、所述电流放大模块和电源电压端，用于在所述第一信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第一预定电压时，保存该第一预定电压，以及在所述第二信号端的控制下，为所述第一驱动模块提供第一预定电压；

所述第二电压保存模块分别连接所述第二驱动控制模块、所述电流放大模块和电源电压端，用于在所述第二信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第二预定电压时，保存该第二预定电压，以及在所述第一信号端的控制下，为所述第一驱动模块提供第二预定电压；

所述第一驱动控制模块分别连接所述第一信号端、所述电流放大模块、所述数据电流写入模块、所述第一驱动模块、所述第一电压保存模块、所述第二电压保存模块和所述第二驱动控制模块，用于在所述第一信号端的控制下，使得所述第一电压保存模块接收所述数据电流写入模块的充电，以及在所述第一信号端的控制下，使得所述第二电压保存模块为所述第一驱动模块提供第二预定电压；

所述第二驱动控制模块分别连接所述第二信号端、所述电流放大模块、所述数据电流写入模块、所述第一驱动模块、所述第一电压保存模块、所述第二电压保存模块和所述第二驱动控制模块，用于在所述第二信号端的控制下，使得所述第二电压保存模块接收所述数据电流写入模块的充电，以及在所述第二信号端的控制下，使得所述第一电压保存模块为所述第一驱动模块提供第一预定电压；

所述第一驱动模块具体用于在接收到所述第一预定电压后，输出与所述数据电流成预设比例的驱动电流，以及在接收到所述第二预定电压后，输出与所述数据电流成预设比例的驱动电流。

5.根据权利要求4所述的像素电路，其特征在于，所述第一电压保存模块包括第二电容，所述第二电压保存模块包括第三电容，所述第一驱动控制模块包括第二晶体管和第三晶体管，所述第二驱动控制模块包括第四晶体管和第五晶体管；

所述第二电容的一端分别与所述第二晶体管的第二极和所述第五晶体管的第一极连接，另一端与所述电源电压端和所述电流放大模块连接；

所述第三电容的一端分别与所述第四晶体管的第二极和所述第三晶体管的第一极连接，另一端与所述电源电压端和所述电流放大模块连接；

所述第二晶体管的控制端与所述第一信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第二电容的一端和所述第五晶体管的第一极连接；

所述第三晶体管的控制端与所述第一信号端连接，第一极分别与所述第四晶体管的第二极和所述第三电容的一端连接，第二极分别与所述第一驱动模块和所述第五晶体管的第二极连接；

所述第四晶体管的控制端与所述第二信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第三电容的一端和所述第三晶体管的第一极连接；

所述第五晶体管的控制端与所述第二信号端连接，第一极分别与所述第二晶体管的第二极和所述第二电容的一端连接，第二极分别与所述第一驱动模块和所述第三晶体管的第二极连接。

6.根据权利要求1所述的像素电路，其特征在于，还包括第二驱动模块和第二发光器件；

所述电压提供模块包括第一电压保存模块、第二电压保存模块、第一驱动控制模块和第二驱动控制模块；

所述信号端包括第一信号端和第二信号端，所述预定电压包括第一预定电压和第二预定电压；

所述第一电压保存模块分别连接所述第一驱动控制模块、所述第二驱动模块、所述电流放大模块和所述电源电压端，用于在所述第一信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第一预定电压时，保存该第一预定电压；

所述第二电压保存模块分别连接所述第二驱动控制模块、所述第一驱动模块、所述电流放大模块和所述电源电压端，用于在所述第二信号端的控制下接收所述数据电流写入模块的充电，并当充电达到第二预定电压时，保存该第二预定电压；

所述第一驱动控制模块分别连接所述第一信号端、所述电流放大模块、所述数据电流写入模块、所述第二驱动模块和所述第一电压保存模块，用于在所述第一信号端的控制下，使得所述第一电压保存模块接收所述数据电流写入模块的充电；

所述第二驱动控制模块分别连接所述第二信号端、所述电流放大模块、所述数据电流写入模块、所述第一驱动模块和所述第二电压保存模块，用于在所述第二信号端的控制下，使得所述第二电压保存模块接收所述数据电流写入模块的充电；

所述第一驱动模块与所述第二电压保存模块连接，具体用于在接收到所述第二预定电压后，输出与所述数据电流成预设比例的驱动电流；

所述第二驱动模块分别连接所述第一电压保存模块、所述第二发光器件和第二电压端，用于在接收到所述第一预定电压后，输出与所述数据电流成预设比例的驱动电流；

所述第二发光器件与所述第一电压端连接，用于在所述第二驱动模块输出的驱动电流的驱动下发光。

7.根据权利要求6所述的像素电路，其特征在于，所述第一电压保存模块包括第四电容，所述第二电压保存模块包括第五电容，所述第一驱动控制模块包括第六晶体管，所述第二驱动控制模块包括第七晶体管；

所述第四电容的一端分别与所述第六晶体管的第二极和所述第二驱动模块连接，另一端分别与所述电源电压端和所述电流放大模块连接；

所述第五电容的一端分别与所述第七晶体管的第二极和所述第一驱动模块连接，另一端分别与所述电源电压端和所述电流放大模块连接；

所述第六晶体管的控制端与所述第一信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第四电容的一端和所述第二驱动模块连接；

所述第七晶体管的控制端与所述第二信号端连接，第一极分别与所述电流放大模块和所述数据电流写入模块连接，第二极分别与所述第五电容的一端和所述第一驱动模块连接。

8.根据权利要求3、5、7所述的像素电路，其特征在于，所述数据电流写入模块包括第八晶体管和第九晶体管，所述电流放大模块包括第十晶体管，所述第一驱动模块包括第十一晶体管；

所述第八晶体管的控制端与所述扫描信号端连接，第一极与所述数据电流输入端连接，第二极与所述第十晶体管的第一极连接；

所述第九晶体管的控制端与所述扫描信号端连接，第一极与所述数据电流输入端连接，第二极分别与所述第十晶体管的栅极和所述电压提供模块连接；

所述第十晶体管的第一极与所述第八晶体管的第二极连接，第二极分别与所述电源电压端和所述电压提供模块连接；

所述第十一晶体管的控制端与所述电压提供模块连接，第一极与所述第一发光器件连接，第二极与所述第一电压端连接。

9.一种显示基板，其特征在于，包括阵列设置的若干像素单元，每一所述像素单元均包括如权利要求1-8中任一项所述的像素电路。

10.一种如权利要求1-8中任一项所述的像素电路的驱动方法，其特征在于，包括：

接收所述扫描信号端输出的扫描信号，为所述电压提供模块充电至预定电压；

接收所述信号端输出的电压信号，通过所述预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

或，包括：

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第一预定电压；以及通过第二预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第二预定电压；以及通过第一预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

或，当所述像素电路包括第二驱动模块时，包括：

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第一预定电压；以及通过第二预定电压驱动所述第二驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流；

接收所述扫描信号端输出的扫描信号和所述信号端输出的电压信号，为所述电压提供模块充电至第二预定电压；以及通过第一预定电压驱动所述第一驱动模块与所述电流放大模块共同作用，输出与所述数据电流成预设比例的驱动电流。

Images