CN108334153A - 一种电流镜电路 - Google Patents
一种电流镜电路 Download PDFInfo
- Publication number
- CN108334153A CN108334153A CN201710036312.1A CN201710036312A CN108334153A CN 108334153 A CN108334153 A CN 108334153A CN 201710036312 A CN201710036312 A CN 201710036312A CN 108334153 A CN108334153 A CN 108334153A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current mirror
- mirror circuit
- transistors
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种电流镜电路,包括串联的第一晶体管和第二晶体管,串联的第三晶体管和第四晶体管;还包括:参考电压源,第五晶体管,以及连接于参考电压源与第五晶体管之间的控制模块。第三晶体管和第四晶体管与第一晶体管和第二晶体管形成电流镜,以根据耦接至第一晶体管的漏极的电流源而在第三晶体管的漏极处产生镜像电流;控制模块用于控制第五晶体管工作在线性区,从而利用工作在线性区的第五晶体管充当电阻作用来分别偏置第一晶体管的栅极和第三晶体管的栅极以及第二晶体管的栅极和第四晶体管的栅极,这样在不增加额外功耗的基础上,既能实现电流镜的宽摆幅输出,又能提高电流镜的可靠性。
Description
技术领域
本发明涉及半导体集成电路领域,尤其涉及一种电流镜电路。
背景技术
电流镜电路是模拟集成电路最基础的电路,它可以用来镜像电流,也可以组成偏置电路为其他电路提供偏置。共源共栅电流镜由于输出阻抗大,镜像精度高,故而常常被采用。图1是普通的共源共栅结构的电流镜的结构示意图,由串联的第一晶体管M1和第二晶体管M2与串联的第三晶体管M3和第四晶体管M4形成,其镜像原理是以根据耦接至第一晶体管M1的漏极的电流源而在第三晶体管M3的漏极处产生镜像电流。该电流镜的结构简单,但是其第四晶体管M4的漏极电压并不是维持在其所需的最小电压Vov处,而是维持在Vov+Vth处,因此其输出的最小电压为2Vov+Vth,这样就限制了电流镜的输出摆幅。
为了实现电流镜的宽摆幅输出,目前主要有如下两种方式,一种是如图2所示的共源共栅电流镜结构,它是通过在图1所示的电流镜结构的基础上增加一个晶体管M0,晶体管M0用来偏置第一晶体管M1的栅极和第三晶体管M3的栅极,第一晶体管M1的漏极用来偏置第二晶体管M2和第四晶体管M4的栅极,这样可以实现其输出的最小电压仅为2Vov,即实现了宽摆幅输出,然而图2存在的缺点是相当于多增加了一路电流,因此增加了功耗。
另一种是如图3所示的共源共栅电流镜结构,它是通过在图1所示的电流镜结构的基础上增加一个电阻R来分别偏置第三晶体管M3与第四晶体管M4的栅极,这样就可以实现其输出的最小电压仅为2Vov,即实现了宽摆幅输出,并且该电流镜结构无需增加一路电流,就能实现宽摆幅输出。但是由于电阻R通常占据版图的面积较大,并且电阻R的阻值随工艺波动较大,如果晶体管的余量设计的不够,可能使晶体管脱离饱和区而进入线性区,从而无法实现电流镜像的功能。
发明内容
有鉴于此,本发明实施例提供一种电流镜电路,用以解决现有的电流镜电路在实现宽摆幅输出时存在功耗大以及输出不稳定等问题。
因此,本发明实施例提供的一种电流镜电路,包括串联的第一晶体管和第二晶体管,串联的第三晶体管和第四晶体管,所述第二晶体管和所述第四晶体管的源极均接地;且第三晶体管和第四晶体管与第一晶体管和第二晶体管形成电流镜,以根据耦接至所述第一晶体管的漏极的电流源而在所述第三晶体管的漏极处产生镜像电流;还包括:参考电压源,第五晶体管,以及连接于所述参考电压源与所述第五晶体管之间的控制模块;其中,
所述第五晶体管的源极分别与所述第一晶体管的漏极、所述第二晶体管的栅极以及所述第四晶体管的栅极相连,所述第五晶体管的漏极分别与所述第一晶体管的栅极、所述第三晶体管的栅极以及所述控制模块的输出端相连,所述第五晶体管的栅极和所述控制模块的输入端分别通过所述电流源与所述参考电压源耦接;
所述控制模块用于控制所述第五晶体管工作在线性区。
较佳地,在本发明实施例提供的上述电流镜电路中,所述控制模块包括第六晶体管;其中,
所述第六晶体管的源极为所述控制模块的输出端,所述第六晶体管的漏极为所述控制模块的输入端,所述第六晶体管的栅极通过所述电流源与所述参考电压源耦接。
较佳地,在本发明实施例提供的上述电流镜电路中,所述第五晶体管的宽长比与所述第六晶体管的宽长比之间的比值大于或等于1/5且小于或等于1/3。
较佳地,在本发明实施例提供的上述电流镜电路中,所有晶体管均为N型晶体管或均为P型晶体管。
较佳地,在本发明实施例提供的上述电流镜电路中,所有晶体管的阈值电压均相等。
较佳地,在本发明实施例提供的上述电流镜电路中,所述参考电压源的最小电压VDD满足如下公式:其中,
u0为沟道载流子迁移率,k1为串联的所述第五晶体管和所述第六晶体管的宽长比,k2为所述第五晶体管的宽长比,Vov为所述第一晶体管的源极电压,Vth为晶体管的阈值电压。
较佳地,在本发明实施例提供的上述电流镜电路中,所有晶体管均为薄膜晶体管或者金属氧化物半导体场效应管。
较佳地,在本发明实施例提供的上述电流镜电路中,所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的宽长比均相等。
本发明实施例提供的电流镜电路,包括串联的第一晶体管和第二晶体管,串联的第三晶体管和第四晶体管;还包括:参考电压源,第五晶体管,以及连接于参考电压源与第五晶体管之间的控制模块。第三晶体管和第四晶体管与第一晶体管和第二晶体管形成电流镜,以根据耦接至第一晶体管的漏极的电流源而在第三晶体管的漏极处产生镜像电流;控制模块用于控制第五晶体管工作在线性区,从而利用工作在线性区的第五晶体管充当电阻作用来分别偏置第一晶体管的栅极和第三晶体管的栅极以及第二晶体管的栅极和第四晶体管的栅极,这样在不增加额外功耗的基础上,既能实现电流镜的宽摆幅输出,又能提高电流镜的可靠性。
附图说明
图1为现有的电流镜电路的结构示意图之一;
图2为现有的电流镜电路的结构示意图之二;
图3为现有的电流镜电路的结构示意图之三;
图4为本发明实施例提供的电流镜电路的结构示意图之一;
图5为本发明实施例提供的电流镜电路的结构示意图之二。
具体实施方式
下面结合附图,对本发明实施例提供的电流镜电路的具体实施方式进行详细地说明。
本发明实施例提供的一种电流镜电路,如图4所示,包括串联的第一晶体管M1和第二晶体管M2,串联的第三晶体管M3和第四晶体管M4,第二晶体管M2和第四晶体管M4的源极均接地;且第三晶体管M3和第四晶体管M4与第一晶体管M1和第二晶体管M2形成电流镜,以根据耦接至第一晶体管M1的漏极的电流源Iin而在第三晶体管M3的漏极处产生镜像电流;还包括:参考电压源VDD,第五晶体管M5,以及连接于参考电压源VDD与第五晶体管M5之间的控制模块01;其中,第五晶体管M5的源极分别与第一晶体管M1的漏极、第二晶体管M2的栅极以及第四晶体管M4的栅极相连,第五晶体管M5的漏极分别与第一晶体管M1的栅极、第三晶体管M3的栅极以及控制模块01的输出端相连,第五晶体管M5的栅极和控制模块01的输入端分别通过电流源Iin与参考电压源VDD耦接;控制模块01用于控制第五晶体管M5工作在线性区。
本发明实施例提供的电流镜电路,包括串联的第一晶体管和第二晶体管,串联的第三晶体管和第四晶体管;还包括:参考电压源,第五晶体管,以及连接于参考电压源与第五晶体管之间的控制模块。第三晶体管和第四晶体管与第一晶体管和第二晶体管形成电流镜,以根据耦接至第一晶体管的漏极的电流源而在第三晶体管的漏极处产生镜像电流;控制模块用于控制第五晶体管工作在线性区,从而利用工作在线性区的第五晶体管充当电阻作用来分别偏置第一晶体管的栅极和第三晶体管的栅极以及第二晶体管的栅极和第四晶体管的栅极,这样在不增加额外功耗的基础上,既能实现电流镜的宽摆幅输出,又能提高电流镜的可靠性。
具体实施时,在本发明实施例提供的上述电流镜电路中,如图5所示,控制模块01包括第六晶体管M6;其中,
第六晶体管M6的源极为控制模块01的输出端,第六晶体管M6的漏极为控制模块01的输入端,第六晶体管M6的栅极通过电流源Iin与参考电压源VDD耦接。
需要说明的是,本发明实施例提供的上述电流镜电路中,由于第六晶体管的栅极与其漏极是相连的,因此第六晶体管是工作在饱和区的。第五晶体管的栅极与第六晶体管的栅极相连,第五晶体管的漏极与第六晶体管的源极相连,故第六晶体管可以控制第五晶体管工作在线性区。
在具体实施时,当第五晶体管的宽长比与第六晶体管的宽长比的比值较小时,会拉高参考电压源的最低电压;当第五晶体管的宽长比与第六晶体管的宽长比的比值较大时,无法保证第四晶体管工作在饱和区。因此,较佳地,在本发明实施例提供的上述电流镜电路中,将第五晶体管的宽长比与第六晶体管的宽长比之间的比值设置为大于或等于1/5且小于或等于1/3,在此不作限定。
具体实施时,在本发明实施例提供的上述电流镜电路中,所有晶体管均为N型晶体管或均为P型晶体管,在此不作限定。
具体实施时,在本发明实施例提供的上述电流镜电路中,所有晶体管的阈值电压均相等,在此不作限定。
具体实施时,为了使本发明提供的电流镜电路能够正常工作,在本发明实施例提供的上述电流镜电路中,如图5所示,参考电压源VDD的最小电压VDD满足如下公式:其中,u0为沟道载流子迁移率,k1为串联的第五晶体管和第六晶体管的宽长比,k2为第五晶体管的宽长比,Vov为第一晶体管的源极电压,Vth为晶体管的阈值电压,E为第六晶体管的漏极,C为第五晶体管的源极。
具体实施时,在本发明实施例提供的上述电流镜电路中,如图4和图5所示,实现电流镜功能的第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均工作在饱和区,具体工作原理与现有相同,在此不作详述。
下面以如图5所示的电流镜电路为例对本发明提供的电流镜电路的工作原理进行详细的阐述,其中图5中所有晶体管均为N型晶体管。
如图5所示,当形成电流镜结构的第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均工作在饱和区时,假设第一晶体管M1的源极电压和第三晶体管M3的源极电压均为Vov,则第五晶体管的源极电压为Vov+Vth,第五晶体管M5的漏极电压为2Vov+Vth,从而可以使电流镜电路中第三晶体管M3输出的电压为2Vov,即实现了宽摆幅输出。但是为了保证形成电流镜结构的第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均工作在饱和区,因此要合理设置工作在线性区的第五晶体管M5的宽长比,使第五晶体管M5的源漏电压为Vov。假设参考电压源VDD的最小电压为VDD,若要使第五晶体管M5的源漏电压为Vov,此时,参考电压源VDD的最小电压为VDD需要满足公式由此可以推导出VDD需要满足因此VDD是与k1、k2、Vov以及Vth有关,当将第五晶体管M5的宽长比k2设置为第六晶体管M6的宽长比的三分之一时,即通过该公式可以计算出参考电压源VDD的最小电压VDD为3Vov+2Vth,因此在本发明实施例提供的上述电流镜电路中,当参考电压源VDD的最小电压VDD为3Vov+2Vth时,就能实现电流镜的宽摆幅输出,且输出的电压为2Vov。
具体实施时,在本发明实施例提供的上述电流镜电路中,所有晶体管可以是薄膜晶体管(TFT,Thin Film Transistor),也可以是金属氧化物半导体场效应管(MOS,MetalOxide Scmiconductor),在此不做限定。在具体实施中,这些晶体管的源极和漏极根据晶体管类型以及输入信号的不同,其功能可以互换,在此不做具体区分。
具体实施时,为了统一晶体管的制作工艺,在本发明实施例提供的上述电流镜电路中,第一晶体管、第二晶体管、第三晶体管和第四晶体管的宽长比均相等。
本发明实施例提供的电流镜电路,包括串联的第一晶体管和第二晶体管,串联的第三晶体管和第四晶体管;还包括:参考电压源,第五晶体管,以及连接于参考电压源与第五晶体管之间的控制模块。第三晶体管和第四晶体管与第一晶体管和第二晶体管形成电流镜,以根据耦接至第一晶体管的漏极的电流源而在第三晶体管的漏极处产生镜像电流;控制模块用于控制第五晶体管工作在线性区,从而利用工作在线性区的第五晶体管充当电阻作用来分别偏置第一晶体管的栅极和第三晶体管的栅极以及第二晶体管的栅极和第四晶体管的栅极,这样在不增加额外功耗的基础上,既能实现电流镜的宽摆幅输出,又能提高电流镜的可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种电流镜电路,其特征在于,包括串联的第一晶体管和第二晶体管,串联的第三晶体管和第四晶体管,所述第二晶体管和所述第四晶体管的源极均接地;且第三晶体管和第四晶体管与第一晶体管和第二晶体管形成电流镜,以根据耦接至所述第一晶体管的漏极的电流源而在所述第三晶体管的漏极处产生镜像电流;还包括:参考电压源,第五晶体管,以及连接于所述参考电压源与所述第五晶体管之间的控制模块;其中,
所述第五晶体管的源极分别与所述第一晶体管的漏极、所述第二晶体管的栅极以及所述第四晶体管的栅极相连,所述第五晶体管的漏极分别与所述第一晶体管的栅极、所述第三晶体管的栅极以及所述控制模块的输出端相连,所述第五晶体管的栅极和所述控制模块的输入端分别通过所述电流源与所述参考电压源耦接;
所述控制模块用于控制所述第五晶体管工作在线性区。
2.如权利要求1所述的电流镜电路,其特征在于,所述控制模块包括第六晶体管;其中,
所述第六晶体管的源极为所述控制模块的输出端,所述第六晶体管的漏极为所述控制模块的输入端,所述第六晶体管的栅极通过所述电流源与所述参考电压源耦接。
3.如权利要求1所述的电流镜电路,其特征在于,所述第五晶体管的宽长比与所述第六晶体管的宽长比之间的比值大于或等于1/5且小于或等于1/3。
4.如权利要求2或3所述的电流镜电路,其特征在于,所有晶体管均为N型晶体管或均为P型晶体管。
5.如权利要求4所述的电流镜电路,其特征在于,所有晶体管的阈值电压均相等。
6.如权利要求5所述的电流镜电路,其特征在于,所述参考电压源的最小电压VDD满足如下公式:其中,
u0为沟道载流子迁移率,k1为串联的所述第五晶体管和所述第六晶体管的宽长比,k2为所述第五晶体管的宽长比,Vov为所述第一晶体管的源极电压,Vth为晶体管的阈值电压。
7.如权利要求4所述的电流镜电路,其特征在于,所有晶体管均为薄膜晶体管或者金属氧化物半导体场效应管。
8.如权利要求1-3任一项所述的电流镜电路,其特征在于,所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的宽长比均相等。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710036312.1A CN108334153B (zh) | 2017-01-17 | 2017-01-17 | 一种电流镜电路 |
US15/747,379 US10496121B2 (en) | 2017-01-17 | 2017-08-01 | Current mirror circuit and driving method of the current mirror circuit |
EP17829909.5A EP3572905A4 (en) | 2017-01-17 | 2017-08-01 | CURRENT MIRROR CIRCUIT AND ASSOCIATED PILOTAGE PROCESS |
PCT/CN2017/095509 WO2018133374A1 (zh) | 2017-01-17 | 2017-08-01 | 电流镜电路以及电流镜电路的驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710036312.1A CN108334153B (zh) | 2017-01-17 | 2017-01-17 | 一种电流镜电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108334153A true CN108334153A (zh) | 2018-07-27 |
CN108334153B CN108334153B (zh) | 2019-07-26 |
Family
ID=62909068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710036312.1A Active CN108334153B (zh) | 2017-01-17 | 2017-01-17 | 一种电流镜电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10496121B2 (zh) |
EP (1) | EP3572905A4 (zh) |
CN (1) | CN108334153B (zh) |
WO (1) | WO2018133374A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109947172A (zh) * | 2019-04-11 | 2019-06-28 | 苏州大学 | 一种低压降高输出电阻镜像电流源电路 |
CN110082584A (zh) * | 2019-05-24 | 2019-08-02 | 深圳市思远半导体有限公司 | 低电压宽带宽高速电流采样电路 |
CN111309091A (zh) * | 2018-12-11 | 2020-06-19 | 三星电子株式会社 | 半导体设备和包括半导体设备的半导体系统 |
CN111883065A (zh) * | 2020-08-17 | 2020-11-03 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板 |
CN112086059A (zh) * | 2020-09-15 | 2020-12-15 | 合肥维信诺科技有限公司 | 像素电路和显示面板 |
CN112860000A (zh) * | 2020-12-31 | 2021-05-28 | 中国电子科技集团公司第十四研究所 | 一种大电压裕度范围的匹配电路偏置方法 |
CN114499130A (zh) * | 2022-04-14 | 2022-05-13 | 深圳市思远半导体有限公司 | 自适应恒定导通时间降压直流转换器 |
CN114842808A (zh) * | 2022-05-13 | 2022-08-02 | 北京芯格诺微电子有限公司 | 具有电流调节功能的背光led驱动电路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114911302A (zh) * | 2021-02-09 | 2022-08-16 | 虹晶科技股份有限公司 | 电流镜电路 |
US11966247B1 (en) * | 2023-01-27 | 2024-04-23 | Psemi Corporation | Wide-swing intrinsic MOSFET cascode current mirror |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4471292A (en) * | 1982-11-10 | 1984-09-11 | Texas Instruments Incorporated | MOS Current mirror with high impedance output |
US5436552A (en) * | 1992-09-22 | 1995-07-25 | Mitsubishi Denki Kabushiki Kaisha | Clamping circuit for clamping a reference voltage at a predetermined level |
US20040124904A1 (en) * | 2002-12-26 | 2004-07-01 | Winbond Electronics Corp. | Low power current mirror circuit |
US7259614B1 (en) * | 2005-03-30 | 2007-08-21 | Integrated Device Technology, Inc. | Voltage sensing circuit |
CN101071312A (zh) * | 2006-05-12 | 2007-11-14 | 苏州中科集成电路设计中心有限公司 | 共源共栅电流镜偏置方法及其偏置电路 |
US20130088276A1 (en) * | 2011-10-05 | 2013-04-11 | Texas Instruments, Inc. | Driver output pad leakage current compensation |
CN204270191U (zh) * | 2014-11-20 | 2015-04-15 | 无锡中星微电子有限公司 | 高压级联电流镜电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4583037A (en) * | 1984-08-23 | 1986-04-15 | At&T Bell Laboratories | High swing CMOS cascode current mirror |
US5680038A (en) * | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
CN101464700A (zh) * | 2007-12-18 | 2009-06-24 | 原景科技股份有限公司 | 电流镜电路 |
US20090160557A1 (en) * | 2007-12-20 | 2009-06-25 | Infineon Technologies Ag | Self-biased cascode current mirror |
US8450992B2 (en) * | 2009-06-30 | 2013-05-28 | Silicon Laboratories Inc. | Wide-swing cascode current mirror |
CN202362694U (zh) * | 2011-10-21 | 2012-08-01 | 唐娅 | 一种改进的电流镜 |
-
2017
- 2017-01-17 CN CN201710036312.1A patent/CN108334153B/zh active Active
- 2017-08-01 US US15/747,379 patent/US10496121B2/en active Active
- 2017-08-01 WO PCT/CN2017/095509 patent/WO2018133374A1/zh unknown
- 2017-08-01 EP EP17829909.5A patent/EP3572905A4/en not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4471292A (en) * | 1982-11-10 | 1984-09-11 | Texas Instruments Incorporated | MOS Current mirror with high impedance output |
US5436552A (en) * | 1992-09-22 | 1995-07-25 | Mitsubishi Denki Kabushiki Kaisha | Clamping circuit for clamping a reference voltage at a predetermined level |
US20040124904A1 (en) * | 2002-12-26 | 2004-07-01 | Winbond Electronics Corp. | Low power current mirror circuit |
US7259614B1 (en) * | 2005-03-30 | 2007-08-21 | Integrated Device Technology, Inc. | Voltage sensing circuit |
CN101071312A (zh) * | 2006-05-12 | 2007-11-14 | 苏州中科集成电路设计中心有限公司 | 共源共栅电流镜偏置方法及其偏置电路 |
US20130088276A1 (en) * | 2011-10-05 | 2013-04-11 | Texas Instruments, Inc. | Driver output pad leakage current compensation |
CN204270191U (zh) * | 2014-11-20 | 2015-04-15 | 无锡中星微电子有限公司 | 高压级联电流镜电路 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111309091A (zh) * | 2018-12-11 | 2020-06-19 | 三星电子株式会社 | 半导体设备和包括半导体设备的半导体系统 |
CN109947172A (zh) * | 2019-04-11 | 2019-06-28 | 苏州大学 | 一种低压降高输出电阻镜像电流源电路 |
CN109947172B (zh) * | 2019-04-11 | 2024-01-26 | 苏州大学 | 一种低压降高输出电阻镜像电流源电路 |
CN110082584A (zh) * | 2019-05-24 | 2019-08-02 | 深圳市思远半导体有限公司 | 低电压宽带宽高速电流采样电路 |
CN110082584B (zh) * | 2019-05-24 | 2024-01-30 | 深圳市思远半导体有限公司 | 低电压宽带宽高速电流采样电路 |
CN111883065B (zh) * | 2020-08-17 | 2022-02-15 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板 |
CN111883065A (zh) * | 2020-08-17 | 2020-11-03 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板 |
CN112086059A (zh) * | 2020-09-15 | 2020-12-15 | 合肥维信诺科技有限公司 | 像素电路和显示面板 |
CN112860000A (zh) * | 2020-12-31 | 2021-05-28 | 中国电子科技集团公司第十四研究所 | 一种大电压裕度范围的匹配电路偏置方法 |
CN112860000B (zh) * | 2020-12-31 | 2022-04-19 | 中国电子科技集团公司第十四研究所 | 一种大电压裕度范围的匹配电路偏置方法 |
CN114499130A (zh) * | 2022-04-14 | 2022-05-13 | 深圳市思远半导体有限公司 | 自适应恒定导通时间降压直流转换器 |
CN114499130B (zh) * | 2022-04-14 | 2022-07-22 | 深圳市思远半导体有限公司 | 自适应恒定导通时间降压直流转换器 |
CN114842808A (zh) * | 2022-05-13 | 2022-08-02 | 北京芯格诺微电子有限公司 | 具有电流调节功能的背光led驱动电路 |
CN114842808B (zh) * | 2022-05-13 | 2022-12-23 | 北京芯格诺微电子有限公司 | 具有电流调节功能的背光led驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
EP3572905A1 (en) | 2019-11-27 |
WO2018133374A1 (zh) | 2018-07-26 |
US20180364751A1 (en) | 2018-12-20 |
EP3572905A4 (en) | 2020-10-21 |
US10496121B2 (en) | 2019-12-03 |
CN108334153B (zh) | 2019-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108334153B (zh) | 一种电流镜电路 | |
US8212545B2 (en) | Reference voltage circuit and electronic device | |
US7479821B2 (en) | Cascode circuit and semiconductor device | |
US7847638B2 (en) | Cascoded circuit | |
US5079518A (en) | Current-mirror circuit with buffering transistor | |
US7659766B2 (en) | Semiconductor integrated circuit device enabling to produce a stable constant current even on a low power-source voltage | |
CN109947172B (zh) | 一种低压降高输出电阻镜像电流源电路 | |
US7956686B2 (en) | Differential amplifier with symmetric circuit topology | |
JP2007251507A (ja) | 差動増幅回路 | |
TW201838327A (zh) | 跨導放大器 | |
JP3764158B2 (ja) | データ出力回路 | |
CN103647519A (zh) | 一种运算放大器的输入级 | |
US10248149B2 (en) | Bias circuit | |
JPH04273716A (ja) | アナログスイッチ | |
CN110445482B (zh) | 一种低功耗高摆率的比较器 | |
CN111026219B (zh) | 一种共源共栅结构的基准源 | |
US20150015326A1 (en) | Bulk-modulated current source | |
JPH01817A (ja) | 論理回路 | |
US20110285466A1 (en) | Power amplifier circuit | |
KR20050093516A (ko) | 전류 레퍼런스 회로 | |
CN110263468B (zh) | 一种片内cmos电容及一种芯片 | |
Tanoi et al. | A 3-mW/Gbps 1.8-V Operated Current-Reuse Low-Voltage Differential Signaling Driver Using Vertical Metal–Oxide–Semiconductor Field-Effect Transistors | |
JPH07321639A (ja) | 半導体集積回路 | |
JPH09130232A (ja) | 半導体集積回路装置 | |
JP2000165222A (ja) | アナログスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |