CN110082584A - 低电压宽带宽高速电流采样电路 - Google Patents

Abstract

本发明提供了一种低电压宽带宽高速电流采样电路，其包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第一电阻以及第二电阻。与相关技术相比，本发明的低电压宽带宽高速电流采样电路，其能够在电源电压低的情况下正常工作，同时能够进行高速采样。

Description

低电压宽带宽高速电流采样电路

【技术领域】

本发明涉及芯片领域，尤其涉及一种用于电流采样的低电压宽带宽高速电流采样电路。

【背景技术】

随着物联网、智能手机、可穿戴装置、电动工具、无人机等可移动设备的发展，开关电源芯片被广泛应用于移动设备中，其需求越来越大。由于开关电源的效率比线性稳压电源的效率高，其耗电能力也更强，为了保证移动设备能够长时间供电，一般通过降低耗电设备的功耗或通过提高供电系统的效率的方式来提高固定容量电池的供电能力。

相关技术中，使用开关电源变换器能够有效地提高供电系统的效率，当中，具有峰值电流模DC-DC架构的开关电源变换器的使用最为广泛；该具有峰值电流模DC-DC架构的开关电源变换器往往需要通过电流采样电路对功率管的进行电流采样。

然而，相关技术的所述电流采样电路，要么其工作的电源电压较高，无法在低电压的情况下正常工作；要么其带宽较小，无法实现高速采样。

因此，实有必要提供一种新的低电压宽带宽高速电流采样电路解决上述技术问题。

【发明内容】

本发明的目的在于提供一种低电压宽带宽高速电流采样电路，其能够在电源电压低的情况下正常工作，同时能够对电流进行高速采样。

为达到上述目的，本发明提供一种低电压宽带宽高速电流采样电路，其包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第一电阻以及第二电阻；

所述第一晶体管的源极连接至所述第十晶体管的源极，并作为第一输入端，所述第一晶体管的栅极分别连接至所述第二晶体管的栅极、所述第四晶体管的漏极及所述第一电阻的第二端，所述第一晶体管的漏极连接至所述第三晶体管的源极；

所述第二晶体管的源极作为第二输入端，所述第二晶体管的漏接连接至所述第四晶体管的源极；

所述第三晶体管的栅极分别连接至所述第四晶体管的栅极、所述第六晶体管的漏极及所述第一电阻的第一端，所述第三晶体管的漏极分别连接至所述第五晶体管的漏极及所述第九晶体管的栅极；

所述第五晶体管的栅极连接至所述第六晶体管的栅极，并作为第一偏置电压的输入，所述第五晶体管的源极连接至所述第七晶体管的漏极；

所述第六晶体管的源极连接至所述第八晶体管的漏极；

所述第七晶体管的栅极连接至所述第八晶体管的栅极，并作为第二偏置电压的输入；

所述第七晶体管的源极、所述第八晶体管的源极、所述第九晶体管的源极、所述第十一晶体管的源极及所述第十二晶体管的源极均连接至电源电压；

所述第九晶体管的漏极分别连接至所述第十晶体管的栅极及所述第二电阻的第二端，所述第二电阻的第一端连接至接地；

所述第十晶体管的漏极分别连接至所述第十一晶体管的栅极和漏极及所述第十二晶体管的栅极；

所述第十二晶体管的漏极作为输出端。

优选的，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管以及所述第十晶体管均为NMOS晶体管。

优选的，所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十一晶体管以及所述第十二晶体管均为PMOS晶体管。

与相关技术相比，本发明的低电压宽带宽高速电流采样电路，该低电压宽带宽高速电流采样电路能够将第一输入端和第二输入端的电流信号差值镜像出去，保证了其能够在电源电压低的情况下正常进行电流采样工作；同时，该低电压宽带宽高速电流采样电路能够实现较宽的带宽，使得在较高的开关频率时也能实时正确地采样，从而使得其能够对电流进行高速采样。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本发明低电压宽带宽高速电流采样电路的电路结构图；

图2为相关技术的电流采样电路的电路结构图。

【具体实施方式】

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1所示，本发明提供一种低电压宽带宽高速电流采样电路100，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第一电阻R1以及第二电阻R2。

需要说明的是，所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4以及所述第十晶体管M10均为NMOS晶体管；所述第五晶体管M5、所述第六晶体管M6、所述第七晶体管M7、所述第八晶体管M8、所述第九晶体管M9、所述第十一晶体管M11以及所述第十二晶体管M12均为PMOS晶体管。

具体的，所述第一晶体管M1的源极连接至所述第十晶体管M10的源极，并作为第一输入端IN，所述第一晶体管M1的栅极分别连接至所述第二晶体管M2的栅极、所述第四晶体管M4的漏极及所述第一电阻R1的第二端，所述第一晶体管M1的漏极连接至所述第三晶体管M3的源极；

所述第二晶体管M2的源极作为第二输入端IP，所述第二晶体管M2的漏接连接至所述第四晶体管M4的源极；

所述第三晶体管M3的栅极分别连接至所述第四晶体管M4的栅极、所述第六晶体管M6的漏极及所述第一电阻R1的第一端，所述第三晶体管M3的漏极分别连接至所述第五晶体管M5的漏极及所述第九晶体管M9的栅极，并作为第一级的输出；

所述第五晶体管M5的栅极连接至所述第六晶体管M6的栅极，并作为第一偏置电压VBP1的输入，所述第五晶体管M5的源极连接至所述第七晶体管M7的漏极；

所述第六晶体管M6的源极连接至所述第八晶体管M8的漏极；

所述第七晶体管M7的栅极连接至所述第八晶体管M8的栅极，并作为第二偏置电压VBP2的输入；

所述第七晶体管M7的源极、所述第八晶体管M8的源极、所述第九晶体管M9的源极、所述第十一晶体管M11的源极及所述第十二晶体管M12的源极均连接至电源电压VDD；

所述第九晶体管M9的漏极分别连接至所述第十晶体管M10的栅极及所述第二电阻R2的第二端，，并共同作为第二级的输入，所述第二电阻R2的第一端连接至接地；

所述第十晶体管M10的漏极分别连接至所述第十一晶体管M11的栅极和漏极及所述第十二晶体管M12的栅极；

所述第十二晶体管M12的漏极作为输出端IOUT。

在此，值得一提的是，所述第一输入端IN和所述第二输入端IP用于向所述低电压宽带宽高速电流采样电路100输入电流采样输入信号；上述电路结构中，所述第一晶体管M1的栅极和所述第二晶体管M2的栅极分别连接至所述第四晶体管M4的漏极实现了电流信号的镜像。所述第三晶体管M3的栅极和所述第四晶体管M4的栅极分别连接至所述第六晶体管M6的漏极，形成了共源共栅(Cascode)结构。所述第十晶体管M10的源极与所述第一晶体管M1的源极连接，即所述第十晶体管M10将电流信号反馈至所述第一输入端IN。

上述电路结构中，当所述第一输入端IN的电流I_in大于所述第二输入端IP的电流I_ip时，该低电压宽带宽高速电流采样电路100能够将所述第一输入端IN和所述第二输入端IP的多余电流流经所述第十晶体管M10并通过所述第十二晶体管M12镜像出去，使得所述低电压宽带宽高速电流采样电路100能够在低电源电压下，能够正常地对电流进行采样工作；该多余电流作为所述输出端IOUT的输出电流I_out，其中，即输出电流I_out为所述第一输入端IN的电流I_in和所述第二输入端IP的电流I_ip的差值，其中，I_out＝I_in-I_ip(I_ip＝I_m5＝I_m6，I_in＝I_m5+I_m10，I_out＝I_m10)。

请参阅图1所示，本发明所述的低压宽带宽高速电流采样电路100中的环路带宽为：

即，式(1)。在式(1)中，g_mm1为所述第一晶体管M1的跨导，g_mm9为所述第九晶体管M9的跨导，R₂为所述第二电阻R2的电阻。

另外，请参阅图2所示，相关技术的电流采样电路100′包括晶体管M1′、晶体管M2′、晶体管M3′、晶体管M4′、晶体管M5′以及晶体管M6′。

具体的，所述晶体管M1′和所述晶体管M2′均为NMOS晶体管；所述晶体管M3′、所述晶体管M4′、所述晶体管M5′和所述晶体管M6′均为PMOS晶体管。

进一步的，在该电流采样电路100′中，所述晶体管M1′的源极连接至所述晶体管M5′的漏极，并作为输入端IN′，所述晶体管M1′的栅极分别连接至所述晶体管M2′的栅极、所述晶体管M2′的漏极和所述晶体管M4′的漏极，所述晶体管M1′的漏极分别连接至所述晶体管M3′的漏极、所述晶体管M5′的栅极和所述晶体管M6′的栅极；

所述晶体管M2′的源极作为输入端IP′；

所述晶体管M3′的栅极连接至所述晶体管M4′的栅极，并作为偏置电压VBP1′的输入；

所述晶体管M3′的源极、所述晶体管M4′的源极、所述晶体管M5′的源极和所述晶体管M6′的源极均连接至电源电压VDD′；

所述晶体管M6′的漏极作为输出端IOUT′。

所述输入端IN′和所述输入端IP′用于向该电流采样电路100′输入电流采样输入信号。

需要说明的是，相关技术的电流采样电路100′的环路带宽为：

即，式(2)。在式(2)中，g_mm1’为晶体管M1′的跨导，g_mm5’为晶体管M5′的跨导，r_in’为功率管的采样电阻。

同时参阅上述式(1)和式(2)，因r_in’为功率管的采样电阻，故其电阻值非常小，即r_in’＜＜R₂，若g_mm5’≈g_mm9，Cgs_m5’≈Cgs_m9，则有GBW2＜＜GBW1，所述低压宽带宽高速电流采样电路100能够实现较宽的带宽。确保在较高的开关频率时，所述低压宽带宽高速电流采样电路100也能实时正确地采样功率管的电流大小，从而达到高速采样的工作效果。

值得一提的是，所述第一晶体管M1和所述第三晶体管M3之间构成共源共栅(Cascode)结构，所述第五晶体管M5和所述第七晶体管M7之间构成共源共栅(Cascode)结构，该共源共栅(Cascode)结构能够进一步提高所述低压宽带宽高速电流采样电路100的采样精度。

与相关技术相比，本发明的低电压宽带宽高速电流采样电路，该低电压宽带宽高速电流采样电路能够将第一输入端和第二输入端的电流差值信号镜像出去，保证了其能够在电源电压低的情况下正常进行电流采样工作；同时，该低电压宽带宽高速电流采样电路能够实现较宽的带宽，使得在较高的开关频率时也能实时正确地采样，从而使得其能够对电流进行高速采样。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (3)

1.一种低电压宽带宽高速电流采样电路，其特征在于，所述低电压宽带宽高速电流采样电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第一电阻以及第二电阻；

所述第一晶体管的源极连接至所述第十晶体管的源极，并作为第一输入端，所述第一晶体管的栅极分别连接至所述第二晶体管的栅极、所述第四晶体管的漏极及所述第一电阻的第二端，所述第一晶体管的漏极连接至所述第三晶体管的源极；

所述第二晶体管的源极作为第二输入端，所述第二晶体管的漏接连接至所述第四晶体管的源极；

所述第三晶体管的栅极分别连接至所述第四晶体管的栅极、所述第六晶体管的漏极及所述第一电阻的第一端，所述第三晶体管的漏极分别连接至所述第五晶体管的漏极及所述第九晶体管的栅极；

所述第五晶体管的栅极连接至所述第六晶体管的栅极，并作为第一偏置电压的输入，所述第五晶体管的源极连接至所述第七晶体管的漏极；

所述第六晶体管的源极连接至所述第八晶体管的漏极；

所述第七晶体管的栅极连接至所述第八晶体管的栅极，并作为第二偏置电压的输入；

所述第七晶体管的源极、所述第八晶体管的源极、所述第九晶体管的源极、所述第十一晶体管的源极及所述第十二晶体管的源极均连接至电源电压；

所述第九晶体管的漏极分别连接至所述第十晶体管的栅极及所述第二电阻的第二端，所述第二电阻的第一端连接至接地；

所述第十晶体管的漏极分别连接至所述第十一晶体管的栅极和漏极及所述第十二晶体管的栅极；

所述第十二晶体管的漏极作为输出端。

2.根据权利要求1所述的低电压宽带宽高速电流采样电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管以及所述第十晶体管均为NMOS晶体管。

3.根据权利要求1所述的低电压宽带宽高速电流采样电路，其特征在于，所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十一晶体管以及所述第十二晶体管均为PMOS晶体管。