CN105929887A - 一种宽带低功耗电流差分电路 - Google Patents

Abstract

本发明公开了一种宽带低功耗电流差分电路，包括第一电流输入级电路、第二电流输入级电路和电流输出级电路，所述电流输出级电路分别与第一电流输入级电路和第二电流输入级电路连接，所述第一电流输入级电路和第二电流输入级电路连接。本发明通过对电流输出级电路采用了共源共栅电流镜结构，该结构具有高的输出阻抗，能有效降低电流镜MOS晶体管沟道长度调制效应的影响，从而在保证电流传输精度的同时，提升电流传输带宽。本发明可广泛应用于射频集成电路领域中。

Description

一种宽带低功耗电流差分电路

技术领域

本发明涉及电子电路技术领域，尤其涉及一种宽带低功耗电流差分电路。

背景技术

随着系统集成技术的飞速发展，电流模式电路以其宽带宽、功耗低等优点而得到广泛应用。电流差分电路是很多电流模式积木模块的基础电路，电流差分电路性能直接影响积木模块的电路性能。传统电流差分电路多采用基本电流源与电流镜组成，基本电流源和电流镜受沟道长度调制效应的影响，在实际应用中，为了保证传输电流传输精度，加大MOS晶体管的沟道长度可以改善电流传输精度，但会使得MOS晶体管节点电容增大，降低电流源与电流镜的应用频率。

发明内容

为了解决上述技术问题，本发明的目的是提供一种能提高电流传输，且能降低电流镜MOS晶体管沟道长度调制效应影响的一种宽带低功耗电流差分电路。

本发明所采取的技术方案是：

一种宽带低功耗电流差分电路，包括第一电流输入级电路、第二电流输入级电路和电流输出级电路，所述电流输出级电路分别与第一电流输入级电路和第二电流输入级电路连接，所述第一电流输入级电路和第二电流输入级电路连接。

作为本发明的进一步改进，所述第一电流输入级电路包括共源共栅电流源电路和倒置电压跟随电流源电路，所述共源共栅电流源电路的输出端与倒置电压跟随电流源电路的输入端连接，所述倒置电压跟随电流源电路与电流输出级电路连接，所述共源共栅电流源电路和倒置电压跟随电流源电路均与第二电流输入级电路连接。

作为本发明的进一步改进，所述共源共栅电流源电路包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管的源极分别连接至电源端和第二PMOS管的源极，所述第一PMOS管的漏极分别连接至第一PMOS管的栅极、第二PMOS管的栅极和第二电流输入级电路，所述第二PMOS管的漏极与第三PMOS管的源极连接，所述第三PMOS管的栅极分别与第二偏置电压端、第二电流输入级电路和电流输出级电路连接，所述第三PMOS管的漏极与倒置电压跟随电流源电路的输入端连接。

作为本发明的进一步改进，所述倒置电压跟随电流源电路包括第一NMOS管、第二NMOS管和第三NMOS管，所述第三NMOS管的漏极分别与第三PMOS管的漏极、第一NMOS管的栅极和第二NMOS管的栅极连接，所述第三NMOS管的栅极分别与第一偏置电压端和第二电流输入级电路连接，所述第三NMOS管的源极分别与第一差分输入端和第一NMOS管的漏极连接，所述第二NMOS管的漏极与电流输出级电路连接，所述第一NMOS管的源极和第二NMOS管的源极均与地连接。

作为本发明的进一步改进，所述第二电流输入级电路包括第四PMOS管、第五PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第四PMOS管的源极连接至电源端，所述第四PMOS管的栅极连接至第二PMOS管的栅极，所述第四PMOS管的漏极连接至第五PMOS管的源极，所述第五PMOS管的栅极连接至第三PMOS管的栅极，所述第五PMOS管的漏极分别与第四NMOS管的漏极、第五NMOS管的栅极和第六NMOS管的栅极连接，所述第四NMOS管的栅极连接至第三NMOS管的栅极，所述第四NMOS管的源极分别与第二差分输入端和第六NMOS管的漏极连接，所述第五NMOS管的漏极与电流输出级电路连接，所述第五NMOS管的源极和第六NMOS管的源极均与地连接。

作为本发明的进一步改进，所述电流输出级电路包括第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管，所述第六PMOS管的源极和第七PMOS管的源极均连接至电源端，所述第六PMOS管的栅极分别与第七PMOS管的栅极、第八PMOS管的漏极和第二NMOS管的漏极连接，所述第六PMOS管的漏极连接至第八PMOS管的源极，所述第七PMOS管的漏极连接至第九PMOS管的源极，所述第八PMOS管的栅极和第九PMOS管的栅极均连接至第五PMOS管的栅极，所述第九PMOS管的漏极分别与差分输出端和第五NMOS管的漏极连接。

本发明的有益效果是：

本发明一种宽带低功耗电流差分电路通过对电流输出级电路采用了共源共栅电流镜结构，该结构具有高的输出阻抗，能有效降低电流镜MOS晶体管沟道长度调制效应的影响，从而在保证电流传输精度的同时，提升电流传输带宽。而且本发明对第一电流输入级电路采用倒置电压跟随电流源电路与共源共栅电流源电路相结合的结构，从而可以工作在很低的电源电压下，具有低的输入阻抗和高的电流传输率，进一步提高电流传输宽带。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是本发明一种宽带低功耗电流差分电路的电路原理图；

图2是本发明一种宽带低功耗电流差分电路中第一电流输入级电路的电路原理图；

图3是本发明一种宽带低功耗电流差分电路中电流输出级电路的电路原理图。

具体实施方式

参考图1，本发明一种宽带低功耗电流差分电路，包括第一电流输入级电路、第二电流输入级电路和电流输出级电路，所述电流输出级电路分别与第一电流输入级电路和第二电流输入级电路连接，所述第一电流输入级电路和第二电流输入级电路连接。

参考图2，进一步作为优选的实施方式，所述第一电流输入级电路包括共源共栅电流源电路和倒置电压跟随电流源电路，所述共源共栅电流源电路的输出端与倒置电压跟随电流源电路的输入端连接，所述倒置电压跟随电流源电路与电流输出级电路连接，所述共源共栅电流源电路和倒置电压跟随电流源电路均与第二电流输入级电路连接。

进一步作为优选的实施方式，所述共源共栅电流源电路包括第一PMOS管PM1、第二PMOS管PM2和第三PMOS管PM3，所述第一PMOS管PM1的源极分别连接至电源端和第二PMOS管PM2的源极，所述第一PMOS管PM1的漏极分别连接至第一PMOS管PM1的栅极、第二PMOS管PM2的栅极和第二电流输入级电路，所述第二PMOS管PM2的漏极与第三PMOS管PM3的源极连接，所述第三PMOS管PM3的栅极分别与第二偏置电压端、第二电流输入级电路和电流输出级电路连接，所述第三PMOS管PM3的漏极与倒置电压跟随电流源电路的输入端连接。

进一步作为优选的实施方式，所述倒置电压跟随电流源电路包括第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3，所述第三NMOS管NM3的漏极分别与第三PMOS管PM3的漏极、第一NMOS管NM1的栅极和第二NMOS管NM2的栅极连接，所述第三NMOS管NM3的栅极分别与第一偏置电压端和第二电流输入级电路连接，所述第三NMOS管NM3的源极分别与第一差分输入端和第一NMOS管NM1的漏极连接，所述第二NMOS管NM2的漏极与电流输出级电路连接，所述第一NMOS管NM1的源极和第二NMOS管NM2的源极均与地连接。

其中，所述第一电流输入级电路包括共源共栅电流源电路和倒置电压跟随电流源电路，该电路最低工作电压可以表示为：V_DDmin＝|V_TN|+2V_DS，其中V_TN表示MOS晶体管的阈值电压，而V_DS为晶体管工作在饱和区的最小漏源电压，其值可以低至0.1V。第三PMOS管PM3和第二PMOS管PM2组成的共源共栅电流源，其阻抗为r_b＝g_pm3r_pm3r_pm2，对电路小信号分析有：p端输入电流i_p分流成两路电流i₁和i₂，i₁电流流经r_b，形成电压反馈到第一NMOS管NM1，使得第一NMOS管NM1电流i₂加大，从而提高了电流传输率，并且反馈的引入可以降低电流输入端的阻抗。

对于电流i₁支路，将共栅共源电流源作为负载，电流源阻抗为r_b＝g_pm3r_pm3r_pm2。对于i₁支路，可以看成共栅放大电路，则有：

$i_1=\frac{(g_{nm3}{r}_{nm3}+1)v_p}{r_{nm3}+r_b}---\left(1\right)$

对于电流i₂支路分析，i₁在电流源r_b变化的电压加载在第一NMOS管NM1的栅极，则有：

$i_2=g_{nm1}{i}_1{r}_b+\frac{v_p}{r_{nm1}}---\left(2\right)$

电流传输率α：

$\mathrm{\α}=\frac{i_o}{i_p}=\frac{i_2}{i_p}=\frac{i_2}{i_1+i_2}=\frac{1}{\frac{i_1}{i_2}+1}=\frac{1}{\frac{1}{g_{nm1}{r}_b+\frac{r_{nm3}+r_b}{r_{nm1}(g_{nm3}{r}_{nm3}+1)}}+1}---\left(3\right)$

因为r_b＝g_pm3r_pm3r_pm2，则g_nm1r_b>>1，有：

$\mathrm{\α}=\frac{1}{\frac{1}{g_{nm1}{r}_b+\frac{r_{nm3}+r_b}{r_{nm1}(g_{nm3}{r}_{nm3}+1)}}+1}\≈1---\left(4\right)$

由式(4)可知，电流源的阻抗r_b越大，则电流传输率越高，即电流传输精度越高。并且采用共源共栅电流源可以在MOS管沟道长度L采用较小值即可获得较高的阻抗r_b。保证了电流传输精度的同时，获得较宽的带宽。

由上式可知，i_p≈i₂，p端输入阻抗r_p：

$r_p=\frac{v_p}{i_p}\≈\frac{v_p}{i_2}=\frac{r_{nm3}+r_b}{g_{nm1}{r}_b(g_{nm3}{r}_{nm3}+1)+\frac{r_{nm3}+r_b}{r_{nm1}}}---\left(5\right)$

假设r_b>>r_nm3，则有：

$r_p\≈\frac{1}{g_{nm1}(g_{nm3}{r}_{nm3}+1)}---\left(6\right)$

由式(6)可以看出，电流输入端可获得较低输入阻抗，更好地符合电流差分电路端口阻抗要求。

进一步作为优选的实施方式，所述第二电流输入级电路包括第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6，所述第四PMOS管PM4的源极连接至电源端，所述第四PMOS管PM4的栅极连接至第二PMOS管PM2的栅极，所述第四PMOS管PM4的漏极连接至第五PMOS管PM5的源极，所述第五PMOS管PM5的栅极连接至第三PMOS管PM3的栅极，所述第五PMOS管PM5的漏极分别与第四NMOS管NM4的漏极、第五NMOS管NM5的栅极和第六NMOS管NM6的栅极连接，所述第四NMOS管NM4的栅极连接至第三NMOS管NM3的栅极，所述第四NMOS管NM4的源极分别与第二差分输入端和第六NMOS管NM6的漏极连接，所述第五NMOS管NM5的漏极与电流输出级电路连接，所述第五NMOS管NM5的源极和第六NMOS管NM6的源极均与地连接。

参考图3，进一步作为优选的实施方式，所述电流输出级电路包括第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8和第九PMOS管PM9，所述第六PMOS管PM6的源极和第七PMOS管PM7的源极均连接至电源端，所述第六PMOS管PM6的栅极分别与第七PMOS管PM7的栅极、第八PMOS管PM8的漏极和第二NMOS管NM2的漏极连接，所述第六PMOS管PM6的漏极连接至第八PMOS管PM8的源极，所述第七PMOS管PM7的漏极连接至第九PMOS管PM9的源极，所述第八PMOS管PM8的栅极和第九PMOS管PM9的栅极均连接至第五PMOS管PM5的栅极，所述第九PMOS管PM9的漏极分别与差分输出端和第五NMOS管NM5的漏极连接。

其中，图2的i₂电流通过第一NMOS管NM1和第二NMOS管NM2镜像到第二NMOS管NM2支路，再通过图3的共源共栅电流镜将电流镜像到差分输出端z端。下面对共源共栅电流镜分析。

针对电流镜电流输入端分析，第六PMOS管PM6电流i_pm6：

$i_{pm6}=g_{pm6}{v}_{y1}+\frac{v_{y2}}{r_{pm6}}---\left(7\right)$

第八PMOS管PM8的电流i_pm8：

$i_{pm8}=-g_{pm8}{v}_{y2}+\frac{v_{y1}-v_{y2}}{r_{pm8}}---\left(8\right)$

因为流经第六PMOS管PM6和第八PMOS管PM8的电流相等：

i_pm6＝i_pm8 (9)

由上式可解得电流镜输入端的输入阻抗r_y1：

$r_{y1}=\frac{v_{y1}}{i_y}=\frac{\frac{1}{r_{pm8}}+\frac{1}{r_{pm6}}+g_{pm8}}{g_{pm6}{g}_{pm8}+\frac{g_{pm6}}{r_{pm8}}+\frac{1}{r_{pm6}{r}_{pm8}}}---\left(10\right)$

一般地，MOS晶体跨导g_m远大于输出电阻的倒数则可将上式化简为：

$r_{y1}\≈\frac{g_{pm8}}{g_{pm6}{g}_{pm8}}=\frac{1}{g_{pm6}}---\left(11\right)$

由式(11)可见，共源共栅电流镜电路结构具有较低的输入阻抗，这样可以减少第二NMOS管NM2的输出电阻r_nm2的影响，提高电流传输精度。

差分输出端z端的阻抗r_z：

r_z＝(r_pm9+r_pm7+g_pm9r_pm9r_pm7)//r_nm5 (12)

采用共源共栅电流镜结构，可以提高电流镜输出阻抗，并可以降低电流镜沟道长度调制效应的影响，在设计时，第六PMOS管PM6和第七PMOS管PM7可以采用较小的沟道长度，这样减少节点电容，在保证电流传输精度的同时，达到提升电流传输带宽的功能。

本发明实施例的电路原理为：第一差分输入端p端输入电流i_p经过由第一NMOS管NM1和第二NMOS管NM2组成的电流镜镜像到第二NMOS管NM2支路，再经过一级由第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8和第九PMOS管PM9组成的低压共源共栅电流镜将电流镜像到差分输出端z端，电流方向是从第九PMOS管PM9流向z端；第二差分输入端n端输入电流i_n同样经过由第五NMOS管NM5和第六NMOS管NM6组成的电流镜镜像到z端，电流方向是从z端流向第五NMOS管NM5，p端与n端输入电流镜像到z端处，并相对于z端形成相反方向的电流，流向z端的电流满足i_z＝i_p-i_n，从而实现电流差分的功能。

从上述内容可知，本发明一种宽带低功耗电流差分电路通过对电流输出级电路采用了共源共栅电流镜结构，该结构具有高的输出阻抗，能有效降低电流镜MOS晶体管沟道长度调制效应的影响，从而在保证电流传输精度的同时，提升电流传输带宽。而且本发明对第一电流输入级电路采用倒置电压跟随电流源电路与共源共栅电流源电路相结合的结构，从而可以工作在很低的电源电压下，具有低的输入阻抗和高的电流传输率，进一步提高电流传输宽带。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种宽带低功耗电流差分电路，其特征在于：包括第一电流输入级电路、第二电流输入级电路和电流输出级电路，所述电流输出级电路分别与第一电流输入级电路和第二电流输入级电路连接，所述第一电流输入级电路和第二电流输入级电路连接。

2.根据权利要求1所述的一种宽带低功耗电流差分电路，其特征在于：所述第一电流输入级电路包括共源共栅电流源电路和倒置电压跟随电流源电路，所述共源共栅电流源电路的输出端与倒置电压跟随电流源电路的输入端连接，所述倒置电压跟随电流源电路与电流输出级电路连接，所述共源共栅电流源电路和倒置电压跟随电流源电路均与第二电流输入级电路连接。

3.根据权利要求2所述的一种宽带低功耗电流差分电路，其特征在于：所述共源共栅电流源电路包括第一PMOS管、第二PMOS管和第三PMOS管，所述第一PMOS管的源极分别连接至电源端和第二PMOS管的源极，所述第一PMOS管的漏极分别连接至第一PMOS管的栅极、第二PMOS管的栅极和第二电流输入级电路，所述第二PMOS管的漏极与第三PMOS管的源极连接，所述第三PMOS管的栅极分别与第二偏置电压端、第二电流输入级电路和电流输出级电路连接，所述第三PMOS管的漏极与倒置电压跟随电流源电路的输入端连接。

4.根据权利要求3所述的一种宽带低功耗电流差分电路，其特征在于：所述倒置电压跟随电流源电路包括第一NMOS管、第二NMOS管和第三NMOS管，所述第三NMOS管的漏极分别与第三PMOS管的漏极、第一NMOS管的栅极和第二NMOS管的栅极连接，所述第三NMOS管的栅极分别与第一偏置电压端和第二电流输入级电路连接，所述第三NMOS管的源极分别与第一差分输入端和第一NMOS管的漏极连接，所述第二NMOS管的漏极与电流输出级电路连接，所述第一NMOS管的源极和第二NMOS管的源极均与地连接。

5.根据权利要求4所述的一种宽带低功耗电流差分电路，其特征在于：所述第二电流输入级电路包括第四PMOS管、第五PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第四PMOS管的源极连接至电源端，所述第四PMOS管的栅极连接至第二PMOS管的栅极，所述第四PMOS管的漏极连接至第五PMOS管的源极，所述第五PMOS管的栅极连接至第三PMOS管的栅极，所述第五PMOS管的漏极分别与第四NMOS管的漏极、第五NMOS管的栅极和第六NMOS管的栅极连接，所述第四NMOS管的栅极连接至第三NMOS管的栅极，所述第四NMOS管的源极分别与第二差分输入端和第六NMOS管的漏极连接，所述第五NMOS管的漏极与电流输出级电路连接，所述第五NMOS管的源极和第六NMOS管的源极均与地连接。

6.根据权利要求5所述的一种宽带低功耗电流差分电路，其特征在于：所述电流输出级电路包括第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管，所述第六PMOS管的源极和第七PMOS管的源极均连接至电源端，所述第六PMOS管的栅极分别与第七PMOS管的栅极、第八PMOS管的漏极和第二NMOS管的漏极连接，所述第六PMOS管的漏极连接至第八PMOS管的源极，所述第七PMOS管的漏极连接至第九PMOS管的源极，所述第八PMOS管的栅极和第九PMOS管的栅极均连接至第五PMOS管的栅极，所述第九PMOS管的漏极分别与差分输出端和第五NMOS管的漏极连接。