CN101588164A - 一种恒定跨导偏置电路 - Google Patents

Abstract

本发明公开了一种恒定跨导偏置电路，属于电子技术领域。所述偏置电路包括启动模块、偏置模块和反馈模块；启动模块，与反馈模块相连，用于电路上电时启动电路；偏置模块，与反馈模块相连，用于产生恒定的跨导；反馈模块，用于形成负反馈。本发明通过偏置模块，使得由该恒定跨导偏置电路得到的跨导单元非常准确，大幅度提高了跨导精度，电路适用范围大大增加；本发明提供的恒定跨导偏置电路，可以应用于对截止频率要求严格的各种有源滤波器，尤其适用于对跨导值要求比较精确的场合，扩展了跨导器的应用范围。

Description

一种恒定跨导偏置电路

技术领域

本发明涉及电子技术领域，特别涉及一种恒定跨导偏置电路。

背景技术

随着通信技术的飞速发展，尤其是移动通信技术和计算机通信技术的发展，全集成有源滤波器的设计已成为电路与系统领域的研究热点之一，它主要具有动态范围大、体积小、重量轻、功耗低、可靠性高及成本低等优点，并且可以克服开关电容滤波器和数字滤波器在处理连续时间信号时由于混叠作用而降低信道的信噪比、高频应用受到的限制以及引入量化噪声等缺点。跨导放大器简称Gm，它是将电压输入信号放大，提供电流输出信号，是一种电压控制的电流源。跨导放大器的应用非常广泛，主要应用在两方面：一方面，在多种线性和非线性模拟电路和系统中进行信号运算和处理，其中一个重要应用领域是连续时间模拟滤波器；另一方面，在电压信号变量和电流模式信号处理系统之间作为接口电路，将待处理的电压信号变换为电流信号，再送入电流模式系统进行处理。

自从上世纪七十年代以来，以Gm为主构成的一系列有源器件，为许多电路及系统提供了众多可供选择的有源器件功能块，这无论在理论上还是在实践上都是了不起的贡献，也为Gm领域的未来发展打下了坚实的基础。基于Gm的基本应用主要有电压放大器、可变电阻器、加法器、积分器、压控模拟电感和正弦波发生器等等。但是，由于Gm的大小受温度和工艺的影响而不恒定，所以在某些对于Gm要求比较严格的场合，单独的Gm应用会出现问题。例如应用Gm做模拟电感从而集成有源滤波器时，由于有些系统对于滤波器的截止频率要求比较严格，一般的Gm偏置电路不能满足系统要求，而通常的解决方法是给滤波器增加调节电路，例如用PLL调节或开关电容调节等等。但是这些方法都比较复杂，代价比较大。

针对上述缺点，有人提出采用恒定跨导偏置电路的方法来设计不随温度及工艺等参数变化的跨导单元。图1示出了一种恒定跨导偏置电路，该电路包括一对电流镜PMOS晶体管101(MP1)和102(MP2)，NMOS晶体管103(MN1)和104(MN2)，以及一个片外电阻105(R)。其中，PMOS晶体管101的源极与电源电压VCC相连，PMOS晶体管101的栅极与节点2相连，PMOS晶体管101的漏极与节点1相连；PMOS晶体管102的源极与电源电压VCC相连，PMOS晶体管102的栅极和漏极都与节点2相连；NMOS晶体管103的源极接地，NMOS晶体管103的栅极与和漏极与节点1相连；NMOS晶体管104的漏极与节点2相连，NMOS晶体管104的栅极与节点1相连，NMOS晶体管104的源极接片外电阻105的一端；片外电阻105的一端接地，片外电阻105的另一端与NMOS晶体管104的源极相连。该电路的工作原理是：假设两个支路电流分别为I₁和I₂，NMOS晶体管103的管子尺寸为W/L，NMOS晶体管104的管子尺寸为KW/L，NMOS晶体管103的阈值电压为V_TH1，NMOS晶体管104的阈值电压为V_TH2，电子迁移率为μ_n，单位面积的栅氧化层电容为C_ax。由于PMOS晶体管101和102具有相同的尺寸，因此可以得到

I₁＝I₂＝I

因为V_GS1＝V_GS2+I₂R

即 $\sqrt{\frac{2I}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}(W/L)}}+V_{\mathrm{TH}1}=\sqrt{\frac{2I}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}K(W/L)}}+V_{\mathrm{TH}2}+\mathrm{IR}$

忽略晶体管效应，可以得到

$\sqrt{\frac{2I}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}(W/L)}}(1-\frac{1}{\sqrt{K}})=\mathrm{IR}$

$I=\frac{2}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}(W/L)}{(1-\frac{1}{\sqrt{K}})}^2\frac{1}{R^2}$

${\mathrm{Gm}}_1=\sqrt{2I{\mathrm{\μ}}_n{C}_{\mathrm{ox}}(W/L)}=2(1-\frac{1}{\sqrt{K}})\frac{1}{R}$

当K＝4时，由上式可以得到Gm₁＝1/R，可见NMOS晶体管103的跨导只与片外电阻105有关，用NMOS晶体管103给跨导提供偏置可以实现恒定跨导。但是，这种恒定跨导偏置电路的恒定跨导精度不高，这是因为一般情况下NMOS晶体管103的工作状态和主跨导单元的输入管的工作状态不同，所以NMOS晶体管103的跨导不能完全反映为跨导器的跨导，而且计算中忽略了晶体管效应；当温度在-20-100摄氏度范围时，这种跨导偏置电路的跨导与实际跨导器的跨导有大约8％的偏差。

发明内容

为了提高跨导偏置电路的跨导单元的精度，减小偏置电路得到的跨导单元与实际跨导的偏差，本发明提供了一种恒定跨导偏置电路，所述偏置电路包括启动模块、偏置模块和反馈模块；

所述启动模块，与所述反馈模块相连，用于电路上电时启动电路；

所述偏置模块，与所述反馈模块相连，用于产生恒定的跨导；

所述反馈模块，用于形成负反馈。

所述启动模块包括第一晶体管、第二晶体管和第一电阻；所述第一晶体管的源极接电源电压，所述第一晶体管的栅极和漏极相连，所述第一晶体管的漏极与所述第一电阻的一端相连，所述第一电阻的另一端接地；所述第二晶体管的栅极与所述第一晶体管的栅极相连，所述第二晶体管的漏极接地，所述第二晶体管的源极与所述反馈模块相连。

所述偏置模块包括第二电阻、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第三晶体管的源极接地，所述第三晶体管的漏极与所述第二电阻的一端相连，所述第二电阻的另一端与所述第五晶体管的漏极相连，所述第五晶体管的源极与所述第六晶体管的源极相连，所述第五晶体管的栅极与所述第三晶体管的漏极相连，所述第三晶体管的栅极与所述第四晶体管的栅极相连，所述第四晶体管的源极接地，所述第四晶体管的漏极与栅极相连，所述第六晶体管的栅极与所述第五晶体管的漏极相连，所述第六晶体管的漏极与所述第四晶体管的漏极相连，所述第六晶体管的源极与所述第五晶体管的源极相连，所述第七晶体管的源极与所述第六晶体管的源极相连，所述第七晶体管的漏极与栅极相连，所述第七晶体管的栅极与所述反馈模块相连，所述第八晶体管的源极接电源电压，所述第八晶体管的漏极与所述第七晶体管的源极相连，所述第八晶体管的栅极与所述反馈模块相连。

所述反馈模块包括第九晶体管、第十PMOS晶体管、第十一晶体管和第十二晶体管；所述第九晶体管的栅极与所述第四晶体管的漏极相连，所述第九晶体管的源极接地，所述第九晶体管的漏极与所述第十晶体管的漏极相连，所述第十晶体管的源极与所述第七晶体管的源极相连，所述第十晶体管的栅极与所述第七晶体管的栅极相连，所述第十一晶体管的栅极与所述第九晶体管的漏极相连，所述第十一晶体管的漏极接地，所述第十一晶体管的源极与所述第十二晶体管的漏极相连，所述第十二晶体管的栅极与漏极相连，所述第十二晶体管的栅极与所述第二晶体管的源极和所述第八晶体管的栅极相连，所述第十二晶体管的源极接电源电压。

所述第一晶体管和第二晶体管为PMOS型晶体管；所述第一电阻为片上电阻。

所述第三晶体管和第四晶体管为NMOS型晶体管；所述第五晶体管、第六晶体管、第七晶体管和第八晶体管为PMOS型晶体管；所述第二电阻为片外电阻；所述第三晶体管和第四晶体管的尺寸相同；所述第六晶体管的尺寸是所述第五晶体管尺寸的4倍。

所述第九晶体管为NMOS型晶体管；所述第十晶体管、第十一晶体管和第十二晶体管为PMOS型晶体管；所述第十晶体管、第五晶体管和第七晶体管的尺寸相同。

有益效果：本发明通过偏置模块，使得由该恒定跨导偏置电路得到的跨导单元非常准确，大幅度提高了跨导精度，电路适用范围大大增加；本发明提供的恒定跨导偏置电路，可以应用于对截止频率要求严格的各种有源滤波器，尤其适用于对跨导值要求比较精确的场合，扩展了跨导器的应用范围。

附图说明

图1是现有技术恒定跨导偏置电路原理结构示意图；

图2是本发明实施例提供的恒定跨导偏置电路原理结构示意图；

图3是本发明实施例恒定跨导偏置电路的一个典型应用实例。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

参见图2，本发明实施例提供了一种恒定跨导偏置电路，该电路包括启动模块1、偏置模块2和反馈模块3；

启动模块1，与反馈模块3相连，用于电路上电时启动电路；

偏置模块2，与反馈模块3相连，用于产生恒定的跨导；

反馈模块3，用于形成负反馈。

其中，启动模块1包括第一PMOS晶体管201(MC1)、第二PMOS晶体管203(MC2)和第一电阻202(R2)，用于电路上电时启动电路。第一PMOS晶体管201的源极接电源电压VCC，第一PMOS晶体管201的栅极和漏极相连，第一PMOS晶体管201的漏极与第一电阻202的一端相连，第一电阻202的另一端接地；第二PMOS晶体管203的栅极与第一PMOS晶体管201的栅极相连，第二PMOS晶体管203的漏极接地，第二PMOS晶体管203的源极与反馈模块3相连。第一电阻202可以为片上电阻。

其中，偏置模块2包括第二电阻204(R1)、第三NMOS晶体管205(MN1)、第四NMOS晶体管207(MN2)、第五PMOS晶体管206(MP1)、第六PMOS晶体管208(MP2)、第七PMOS晶体管211(MP3)和第八PMOS晶体管212(MB1)。第三NMOS晶体管205的源极接地，第三NMOS晶体管205的漏极与第二电阻204的一端相连，第二电阻204的另一端与第五PMOS晶体管206的漏极相连，第五PMOS晶体管206的源极与第六PMOS晶体管208的源极相连，第五PMOS晶体管206的栅极与第三NMOS晶体管205的漏极相连，第三NMOS晶体管205的栅极与第四NMOS晶体管207的栅极相连，第四NMOS晶体管207的源极接地，第四NMOS晶体管207的漏极与栅极相连，第六PMOS晶体管208的栅极与第五PMOS晶体管206的漏极相连，第六PMOS晶体管208的漏极与第四NMOS晶体管207的漏极相连，第六PMOS晶体管208的源极与第五PMOS晶体管206的源极相连，第七PMOS晶体管211的源极与第六PMOS晶体管208的源极相连，第七PMOS晶体管211的漏极与栅极相连，输出参考电压VREF，第七PMOS晶体管211的栅极与反馈模块3相连，第八PMOS晶体管212的源极接电源电压VCC，第八PMOS晶体管212的漏极与第七PMOS晶体管211的源极相连，第八PMOS晶体管212的栅极与反馈模块3相连。第二电阻可以为片外高性能电阻，其阻值变化对温度变化不敏感。第三NMOS晶体管205和第四NMOS晶体管207的尺寸相同，从而保证它们所在的两条支路电流相同；第六PMOS晶体管208的尺寸是第五PMOS晶体管206尺寸的4倍；参考电压VREF与主跨导单元输入的直流电压相等，从而可以保证第七PMOS晶体管211的工作状态与主跨导单元输入管的工作状态相同。

其中，反馈模块3包括第九NMOS晶体管210(MN3)、第十PMOS晶体管209(MP4)、第十一PMOS晶体管214(MP5)和第十二PMOS晶体管213(MB2)。第九NMOS晶体管210的栅极与第四NMOS晶体管207的漏极相连，第九NMOS晶体管210的源极接地，第九NMOS晶体管210的漏极与第十PMOS晶体管209的漏极相连，第十PMOS晶体管209的源极与第七PMOS晶体管211的源极相连，第十PMOS晶体管209的栅极与第七PMOS晶体管211的栅极相连，第十一PMOS晶体管214的栅极与第九NMOS晶体管210的漏极相连，第十一PMOS晶体管214的漏极接地，第十一PMOS晶体管214的源极与第十二PMOS晶体管213的漏极相连，第十二PMOS晶体管213的栅极与漏极相连，输出恒定跨导偏置Vbias，第十二PMOS晶体管213的栅极与第二PMOS晶体管203的源极和第八PMOS晶体管的栅极相连，第十二PMOS晶体管213的源极接电源电压VCC。第十PMOS晶体管209、第五PMOS晶体管206和第七PMOS晶体管211的尺寸相同。

在实际应用中，当启动模块1上电时，如果本实施例的恒定跨导偏置电路没有正常启动，则第二PMOS晶体管203导通，从而使得第十二PMOS晶体管213的栅极电压降低，促使恒定跨导偏置电路正常启动；恒定跨导偏置电路启动成功后，第二PMOS晶体管203截止，第一PMOS晶体管201和第一电阻202为第二PMOS晶体管203提供偏置电压；偏置模块2产生不受温度和工艺变化影响的恒定跨导，第七PMOS晶体管211的工作状态和第五PMOS晶体管206的工作状态完全相同，并且与主跨导器中的输入管完全相同，第八PMOS晶体管212为偏置模块2提供电流，通常被称为电流管；在反馈模块3中，可以适当选择第十一PMOS晶体管214和第十二PMOS晶体管213的尺寸，从而保证流过第十PMOS晶体管209的电流与流过第五PMOS晶体管206的电流相同，例如：

选择 ${\left(\frac{W}{L}\right)}_{\mathrm{MN}1}={\left(\frac{W}{L}\right)}_{\mathrm{MN}2}={\left(\frac{W}{L}\right)}_{\mathrm{MN}3}={\left(\frac{W}{L}\right)}_N,{\left(\frac{W}{L}\right)}_{\mathrm{MP}1}={\left(\frac{W}{L}\right)}_{\mathrm{MP}3}={\left(\frac{W}{L}\right)}_{\mathrm{MP}4}={\left(\frac{W}{L}\right)}_P,$

${\left(\frac{W}{L}\right)}_{\mathrm{MP}1}=4{\left(\frac{W}{L}\right)}_P$

因为

$I_1=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_P{(V_{\mathrm{GS},P1}-V_T)}^2---\left(1\right)$

$I_2=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{\left(4\frac{W}{L}\right)}_P{(V_{\mathrm{GS},P2}-V_T)}^2---\left(2\right)$

由于电流镜的作用可以得到：

I₁＝I₁＝I    (3)

且V_GS，P1-V_GS，P1＝IR₁    (4)

由(1)(2)(3)可以得到：

V_GS，P1-V_T＝2(V_GS，P1-V_T)    (5)

由于 ${\mathrm{Gm}}_{P1}=\frac{2I}{V_{\mathrm{GS},P1}-V_T}---\left(6\right)$

由(4)(5)(6)可以得到：

${\mathrm{Gm}}_{P1}=\frac{1}{R_1}---\left(7\right)$

通过上述推导，可以得知：第五PMOS晶体管206的跨导只与第二电阻204(R₁)有关，而与温度、工艺等参数无关。在实际应用中，本实施例的恒定跨导偏置电路在温度-20-100摄氏度范围，以及各种工艺参数下，测量得到的跨导与实际跨导相差约为2％，可见跨导精度得到了大幅度地提高，电路适用范围也大大增加。

为了更加详细地阐述本发明实施例提供的技术方案，下面给出一个具体的应用实例，如图3所示。本应用实例是Gm-C滤波器的一个Gm模块，为主跨导单元4和共模反馈单元5提供恒定跨导偏置。其中，主跨导单元4包括PMOS晶体管315(MB3)、PMOS晶体管316(MP6)、PMOS晶体管317(MP7)、NMOS晶体管318(MN4)和NMOS晶体管319(MN5)；PMOS晶体管MB3是电流管，栅极与恒定跨导偏置电路的输出Vbias相连；PMOS晶体管MP6和MP7是主跨导管，栅极与外部输入信号相连，漏极输出信号VOUTN和VOUTP，将电压信号转换成电流信号；NMOS晶体管MN4和MN5组成电流镜。其中，共模反馈单元5包括PMOS晶体管320(MB4)、PMOS晶体管321(MP8)、PMOS晶体管322(MP9)、PMOS晶体管323(MB5)、PMOS晶体管324(MP10)、PMOS晶体管325(MP11)、NMOS晶体管326(MN6)和NMOS晶体管327(MN7)；PMOS晶体管MB4和MB5为电流管，栅极与恒定跨导偏置电路的输出Vbias相连；PMOS晶体管MP9和MP10的栅极与恒定跨导偏置电路的参考电压V_REF相连；PMOS晶体管MP8和MP11的栅极分别接主跨导单元4的输出V_OUTN和V_OUTP；共模反馈单元5将主跨导单元4的输出直流点稳定在参考电压V_REF上。为了得到恒定的跨导值，可以选择：

${\left(\frac{W}{L}\right)}_{\mathrm{MN}1}={\left(\frac{W}{L}\right)}_{\mathrm{MN}2}={\left(\frac{W}{L}\right)}_{\mathrm{MN}3}={\left(\frac{W}{L}\right)}_N$

${\left(\frac{W}{L}\right)}_{\mathrm{MP}1}={\left(\frac{W}{L}\right)}_{\mathrm{MP}3}={\left(\frac{W}{L}\right)}_{\mathrm{MP}4}={\left(\frac{W}{L}\right)}_{\mathrm{MP}5}={\left(\frac{W}{L}\right)}_{\mathrm{MP}7}={\left(\frac{W}{L}\right)}_P$

${\left(\frac{W}{L}\right)}_{\mathrm{MP}2}=4{\left(\frac{W}{L}\right)}_P$

${\left(\frac{W}{L}\right)}_{\mathrm{MB}1}=2{\left(\frac{W}{L}\right)}_{\mathrm{MB}3}$

由(7)式可知Gm_P1只与第二电阻R₁有关，可以看成跨导恒定。由于流过NMOS晶体管MN1、MN2和MN3的电流都是I，所以流过PMOS晶体管MP4的电流也是I，由于电流镜的作用，流过PMOS晶体管MP3的电流也是I，所以流过PMOS晶体管MB1的电流大小为4I，由于

${\left(\frac{W}{L}\right)}_{\mathrm{MB}1}=2{\left(\frac{W}{L}\right)}_{\mathrm{MB}3}$

所以流过PMOS晶体管MB3的电流为2I。PMOS晶体管MP3的栅极和漏极都与参考电压V_REF相连，流过的电流为I；PMOS晶体管MP6的栅极输入的直流电平是V_REF，由于共模反馈PMOS晶体管MP6的漏极输出电压也是V_REF，且流过的电流大小为I，并且PMOS晶体管MP3和MP6的管子类型和尺寸都完全相同，所以PMOS晶体管MP3和MP6所处的工作状态完全相同，并且节点6和节点8的电压也完全相同，从而可以得到PMOS晶体管MP1、MP3和MP4的工作状态完全相同，PMOS晶体管MP1的跨导情况可以完全反映跨导PMOS晶体管MP3和MP4的跨导情况，从而达到恒定跨导的目的。

本发明通过偏置模块，使得由该恒定跨导偏置电路得到的跨导单元非常准确，大幅度提高了跨导精度，电路适用范围大大增加；本发明提供的恒定跨导偏置电路，可以应用于对截止频率要求严格的各种有源滤波器，例如：低通滤波器、带通滤波器和复数滤波器等等，尤其适用于对跨导值要求比较精确的场合，扩展了跨导器的应用范围。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种恒定跨导偏置电路，其特征在于，所述偏置电路包括启动模块、偏置模块和反馈模块；

所述启动模块，与所述反馈模块相连，用于电路上电时启动电路；

所述偏置模块，与所述反馈模块相连，用于产生恒定的跨导；

所述反馈模块，用于形成负反馈。

2.如权利要求1所述的恒定跨导偏置电路，其特征在于，所述启动模块包括第一晶体管、第二晶体管和第一电阻；所述第一晶体管的源极接电源电压，所述第一晶体管的栅极和漏极相连，所述第一晶体管的漏极与所述第一电阻的一端相连，所述第一电阻的另一端接地；所述第二晶体管的栅极与所述第一晶体管的栅极相连，所述第二晶体管的漏极接地，所述第二晶体管的源极与所述反馈模块相连。

3.如权利要求2所述的恒定跨导偏置电路，其特征在于，所述偏置模块包括第二电阻、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述第三晶体管的源极接地，所述第三晶体管的漏极与所述第二电阻的一端相连，所述第二电阻的另一端与所述第五晶体管的漏极相连，所述第五晶体管的源极与所述第六晶体管的源极相连，所述第五晶体管的栅极与所述第三晶体管的漏极相连，所述第三晶体管的栅极与所述第四晶体管的栅极相连，所述第四晶体管的源极接地，所述第四晶体管的漏极与栅极相连，所述第六晶体管的栅极与所述第五晶体管的漏极相连，所述第六晶体管的漏极与所述第四晶体管的漏极相连，所述第六晶体管的源极与所述第五晶体管的源极相连，所述第七晶体管的源极与所述第六晶体管的源极相连，所述第七晶体管的漏极与栅极相连，所述第七晶体管的栅极与所述反馈模块相连，所述第八晶体管的源极接电源电压，所述第八晶体管的漏极与所述第七晶体管的源极相连，所述第八晶体管的栅极与所述反馈模块相连。

4.如权利要求3所述的恒定跨导偏置电路，其特征在于，所述反馈模块包括第九晶体管、第十PMOS晶体管、第十一晶体管和第十二晶体管；所述第九晶体管的栅极与所述第四晶体管的漏极相连，所述第九晶体管的源极接地，所述第九晶体管的漏极与所述第十晶体管的漏极相连，所述第十晶体管的源极与所述第七晶体管的源极相连，所述第十晶体管的栅极与所述第七晶体管的栅极相连，所述第十一晶体管的栅极与所述第九晶体管的漏极相连，所述第十一晶体管的漏极接地，所述第十一晶体管的源极与所述第十二晶体管的漏极相连，所述第十二晶体管的栅极与漏极相连，所述第十二晶体管的栅极与所述第二晶体管的源极和所述第八晶体管的栅极相连，所述第十二晶体管的源极接电源电压。

5.如权利要求2所述的恒定跨导偏置电路，其特征在于，所述第一晶体管和第二晶体管为PMOS型晶体管；所述第一电阻为片上电阻。

6.如权利要求3所述的恒定跨导偏置电路，其特征在于，所述第三晶体管和第四晶体管为NMOS型晶体管；所述第五晶体管、第六晶体管、第七晶体管和第八晶体管为PMOS型晶体管；所述第二电阻为片外电阻；所述第三晶体管和第四晶体管的尺寸相同；所述第六晶体管的尺寸是所述第五晶体管尺寸的4倍。

7.如权利要求4所述的恒定跨导偏置电路，其特征在于，所述第九晶体管为NMOS型晶体管；所述第十晶体管、第十一晶体管和第十二晶体管为PMOS型晶体管；所述第十晶体管、第五晶体管和第七晶体管的尺寸相同。

Images