CN103078597A - 一种偏置电路 - Google Patents

一种偏置电路 Download PDF

Info

Publication number
CN103078597A
CN103078597A CN2012105874436A CN201210587443A CN103078597A CN 103078597 A CN103078597 A CN 103078597A CN 2012105874436 A CN2012105874436 A CN 2012105874436A CN 201210587443 A CN201210587443 A CN 201210587443A CN 103078597 A CN103078597 A CN 103078597A
Authority
CN
China
Prior art keywords
circuit
pmos
pipe
nmos
biasing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105874436A
Other languages
English (en)
Other versions
CN103078597B (zh
Inventor
陈岚
吕志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210587443.6A priority Critical patent/CN103078597B/zh
Publication of CN103078597A publication Critical patent/CN103078597A/zh
Application granted granted Critical
Publication of CN103078597B publication Critical patent/CN103078597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种偏置电路，包括第一NMOS管和第二NMOS管以及第一PMOS管和第二PMOS管的基本偏置电路，还包括启动电路，所述启动电路的一端与所述第一NMOS管的漏极连接，另一端与所述第一PMOS管的漏极连接，用于在所述偏置电路的电源上电时，为所述偏置电路中的PMOS管和NMOS管提供导通压降，其中，所述启动电路为一个电容。本发明提供的启动电路在偏置电路启动后，电容处于关断状态，此时启动电路不产生功耗，即无功耗，从而节约了电能。此外，由于启动电路的电容面积较小，减轻了电路设计、版图布线的难度，相对减小了电路的版图面积。

Description

一种偏置电路
技术领域
本发明涉及一种偏置电路，属于模拟集成电路设计领域。
背景技术
图1所示电路是模拟集成电路设计中常用的偏置电路，能提供不随电源电压变化的电压和电流偏置，其中M1、M2是NMOS管，M3、M4是PMOS管，M1的源极与接地端相连，M1的栅极与M2的栅极相连，M1的漏极与M4的漏极相连；M3的源极和M4的源极均与直流电源相连，M3的栅极与M4的栅极相连，M3的漏极与M2的漏极相连，M2的源极通过电阻Rs与接地端相连。但是，此电路存在多个简并偏置点，会使电源上电时所有的晶体管均为零电流，而电路则会稳定地保持在这种零电流状态，此时电路不能为其它电路提供偏置，因此偏置电路中必须要加入启动电路，来帮助偏置电路摆脱零电流状态偏置点，实现正常启动工作。
现有的偏置电路的启动电路如图2中虚线框内所示，图2所示的启动电路中，NMOS管M5的栅极与串联电阻R2和R1相连，在电源VDD上电时，NMOS管M5提供从电源VDD经PMOS管M3以及NMOS管M5到地的电流通路，保证偏置电路中的所有MOS管在上电过程中摆脱零电流状态。但在偏置电路启动后，由R2、R1以及NMOS管M6形成的直流通路功耗较大，并且此启动电路结构较复杂，会增加偏置电路版图的面积和设计难度。
发明内容
为解决上述技术问题，本发明提供一种结构简单、无功耗的偏置电路的启动电路，不但能使偏置电路摆脱零电流状态，而且在偏置电路启动后，启动电路处于关断状态，从而降低了启动电路的功耗，技术方案如下：
一种偏置电路，包括第一NMOS管和第二NMOS管以及第一PMOS管和第二PMOS管的基本偏置电路，其中，所述第一PMOS管的栅极与所述第二PMOS管的栅极相连，所述第一NMOS管的栅极与所述第二NMOS管的栅极相连，还包括：启动电路；
所述启动电路的一端与所述第一NMOS管的漏极连接，另一端与所述第一PMOS管的漏极连接，用于在所述偏置电路的电源上电时，为所述偏置电路中的PMOS管和NMOS管提供导通压降，其中，所述启动电路为一个电容。
优选的，所述电容的容值不小于所述第一PMOS管和所述第二PMOS管栅极公共结点与所述多简点偏置电路的电源间寄生电容容值的十倍。
优选的，所述启动电路的电容值不小于所述第一NMOS管和所述第二NMOS管栅极公共结点与接地端之间寄生电容容值的十倍。
优选的，所述启动电路的电容容值大于1mF。
由以上本发明提供的技术方案可知，所述偏置电路的启动电路，只在PMOS管M3的漏极和NMOS管M1的漏极之间连接一个电容，在所述偏置电路的电源上电时，通过所述电容为所述偏置电路中的MOS管提供导通压降，首先使NMOS管M1和M2导通，进而使PMOS管M3和M4导通，最终使所述偏置电路摆脱零电流状态，并且在所述偏置电路启动后，所述电容处于关断状态，此时启动电路不产生功耗，即无功耗，从而节约了电能。
此外，由于启动电路的电容面积较小，减轻了电路设计、版图布线的难度，相对减小了电路的版图面积。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的偏置电路结构示意图；
图2是现有的带有启动电路的偏置电路的电路结构示意图；
图3是本发明实施例公开的偏置电路的电路结构示意图；
图4是本发明实施例公开的偏置电路的等效电路图；
图5是本发明实施例公开的偏置电路的电流通路的等效电路图；
图6是本发明实施例公开的启动电路的启动情况仿真结果示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
参见图3，本发明实施例公开了一种结构简单、无功耗的偏置电路，所述偏置电路的结构如图1所示，为由NMOS管M1和M2以及PMOS管M3和M4构成的偏置电路，所述启动电路为在PMOS管M3的漏极和NMOS管M1的漏极之间连接的电容C。
图4所示为启动电路为电容C的偏置电路的等效电路图，图中Cp为PMOS管M3和PMOS管M4的栅极公共结点n1与电源VDD间的寄生电容，Cn为NMOS管M1和NMOS管M2的栅极公共结点n2与接地端之间的寄生电容。
在电源VDD上电的瞬间，所有MOS管均未导通，电路中没有大电流通过，此时，图4所示的等效电路的电流通路等效电路如图5所示，由图5可知，当电容C的电容容值远大于寄生电容Cp和Cn的电容容值时，电容C上的压降很小，可近似为0，此时寄生电容Cp和Cn上的压降之和近似等于VDD的电压。
图6为图3所示启动电路的启动情况仿真结果示意图，图中n1为PMOS管M3和M4的栅极公共结点，所示曲线为节点n1的电压曲线；n2为NMOS管M1和M2的栅极公共结点，所示曲线为节点n2的电压曲线；VDD为偏置电路的电源，所示曲线为电源的电压曲线。
如图所示，电源VDD在开始上电时，电容C上的压降很小，此时寄生电容Cp和Cn上的电压曲线重合，随着电源VDD电压的增大，寄生电容Cp和Cn上的压降也在增大，当寄生电容Cn上的压降大于NMOS的阈值电压时，NMOS管导通，对应于图6中的t1时刻；此时PMOS管还未导通，流经电容C的电流仍然很小，所以寄生电容Cn上的电压基本保持不变，如图6中的t1到t2的区间所示，寄生电容Cn的电压曲线n2近似为直线；当寄生电容Cp上的压降大于PMOS管的阈值电压的绝对值时，PMOS管导通，对应于图6中的t2时刻。
当NMOS管和PMOS管都导通了之后，偏置电路启动，会有相对较大的电流流过电容C，所述该相对较大的电流对电容C进行充电，当电容C充满电后，寄生电容Cp或Cn上的电压将保持不变，充满电的电容C则处于关断状态，既不产生功耗，也不会对偏置电路造成影响。
本实施例中的偏置电路中的启动电路只有一个电容C，电路结构简单，启动电路在偏置电路的电源上电过程中，为电路中的PMOS管和NMOS管提供导通压降，首先使NMOS管M1和M2导通，进而使PMOS管M3和M4导通，最终使偏置电路摆脱零电流状态，并且在偏置电路启动后，启动电路的电容C处于关断状态，此时启动电路不产生功耗，即无功耗，从而节约了电能。此外，由于启动电路的电容C面积较小，减轻了电路设计、版图布线的难度，相对减小了电路的版图面积。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (4)

1.一种偏置电路，包括第一NMOS管和第二NMOS管以及第一PMOS管和第二PMOS管的基本偏置电路，其中，所述第一PMOS管的栅极与所述第二PMOS管的栅极相连，所述第一NMOS管的栅极与所述第二NMOS管的栅极相连，其特征在于，还包括：启动电路；
所述启动电路的一端与所述第一NMOS管的漏极连接，另一端与所述第一PMOS管的漏极连接，用于在所述偏置电路的电源上电时，为所述偏置电路中的PMOS管和NMOS管提供导通压降，其中，所述启动电路为一个电容。
2.根据权利要求1所述的偏置电路，其特征在于，所述电容的容值不小于所述第一PMOS管和所述第二PMOS管栅极公共结点与所述多简点偏置电路的电源间寄生电容容值的十倍。
3.根据权利要求2所述的偏置电路，其特征在于，所述启动电路的电容值不小于所述第一NMOS管和所述第二NMOS管栅极公共结点与接地端之间寄生电容容值的十倍。
4.根据权利要求3所述的偏置电路，其特征在于，所述启动电路的电容容值大于1mF。
CN201210587443.6A 2012-12-28 2012-12-28 一种偏置电路 Active CN103078597B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210587443.6A CN103078597B (zh) 2012-12-28 2012-12-28 一种偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210587443.6A CN103078597B (zh) 2012-12-28 2012-12-28 一种偏置电路

Publications (2)

Publication Number Publication Date
CN103078597A true CN103078597A (zh) 2013-05-01
CN103078597B CN103078597B (zh) 2016-02-10

Family

ID=48155021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210587443.6A Active CN103078597B (zh) 2012-12-28 2012-12-28 一种偏置电路

Country Status (1)

Country Link
CN (1) CN103078597B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568892A (zh) * 2019-10-09 2019-12-13 南京市智凌芯电子科技有限公司 一种带隙基准电路
CN111158424A (zh) * 2020-01-17 2020-05-15 上海南芯半导体科技有限公司 一种快速启动电路与方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057546A1 (en) * 2002-06-25 2004-03-25 Franck Badets Variable phase-shifting circuit, phase interpolator incorporating it, and digital frequency synthesizer incorporating such an interpolator
CN101465620A (zh) * 2007-12-19 2009-06-24 中国科学院微电子研究所 一种射频缓冲放大电路
CN101588164A (zh) * 2009-06-18 2009-11-25 中国科学院微电子研究所 一种恒定跨导偏置电路
CN101594121A (zh) * 2009-06-22 2009-12-02 中国科学院微电子研究所 一种超低压实现带通滤波器的双二阶单元
US20110163808A1 (en) * 2010-01-07 2011-07-07 Texas Instruments Incorporated Amplifier with improved input resistance and controlled common mode
CN102778911A (zh) * 2012-07-19 2012-11-14 电子科技大学 一种电压缓冲器电路以及集成该电路的ldo

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057546A1 (en) * 2002-06-25 2004-03-25 Franck Badets Variable phase-shifting circuit, phase interpolator incorporating it, and digital frequency synthesizer incorporating such an interpolator
CN101465620A (zh) * 2007-12-19 2009-06-24 中国科学院微电子研究所 一种射频缓冲放大电路
CN101588164A (zh) * 2009-06-18 2009-11-25 中国科学院微电子研究所 一种恒定跨导偏置电路
CN101594121A (zh) * 2009-06-22 2009-12-02 中国科学院微电子研究所 一种超低压实现带通滤波器的双二阶单元
US20110163808A1 (en) * 2010-01-07 2011-07-07 Texas Instruments Incorporated Amplifier with improved input resistance and controlled common mode
CN102778911A (zh) * 2012-07-19 2012-11-14 电子科技大学 一种电压缓冲器电路以及集成该电路的ldo

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568892A (zh) * 2019-10-09 2019-12-13 南京市智凌芯电子科技有限公司 一种带隙基准电路
CN111158424A (zh) * 2020-01-17 2020-05-15 上海南芯半导体科技有限公司 一种快速启动电路与方法
CN111158424B (zh) * 2020-01-17 2021-10-22 上海南芯半导体科技有限公司 一种快速启动电路与方法

Also Published As

Publication number Publication date
CN103078597B (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
CN104133515B (zh) Pmos管衬底选择电路
CN103091526B (zh) 电压检测电路
CN104319275A (zh) 静电放电保护电路
CN103000626A (zh) 合成结构的高压器件及启动电路
CN101771340B (zh) 电荷泵
CN104362606A (zh) 用于集成电路的静电放电电源钳制电路及其控制方法
CN106532867B (zh) 一种充电电路及移动终端
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
CN110086455A (zh) 一种新型开关电路结构
CN105610122A (zh) 一种mos管构成的过压欠压断电保护电路
CN104767518A (zh) 基于cmos的衬底转换电路
CN103631303A (zh) 用于稳压电源芯片的软启动电路
CN104124951B (zh) 用于驱动晶体管的电路
CN103078597B (zh) 一种偏置电路
CN105610425A (zh) 上电保护电路
CN105929886B (zh) 基准电压电路以及电子设备
CN102447248A (zh) 可下拉电流输入输出电路
CN104332976A (zh) 集成电路高压兼容静电放电的电源钳制电路
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
CN106452037B (zh) 电源控制电路和电流保护电路
CN108829174A (zh) 线性稳压器电路
CN104242909A (zh) 一种电平转换电路
CN104638622A (zh) 静电放电保护电路
CN204180038U (zh) 用于集成电路的静电放电触发电路
CN107039964A (zh) 一种电源反向保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant