CN103729004B - 一种偏置电流产生电路 - Google Patents

Abstract

本发明涉及一种偏置电流产生电路，包括环路单元、输出单元及放大单元；所述环路单元包括构成第一电流镜结构的第一PMOS管和第二PMOS管、以及构成第二电流镜结构的第一NMOS管和第二NMOS管，所述第一NMOS管和第二NMOS管工作在亚阈值区；所述输出单元用于输出所述偏置电流；所述放大单元包括第一输入端和输出端，所述第一输入端连接至所述第一NMOS管或第二NMOS管的源极，所述输出端分别连接至所述第一PMOS管和第二PMOS管的栅极。本发明技术方案能够减小温度对偏置电流产生电路的输出影响。

Description

一种偏置电流产生电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种偏置电流产生电路。

背景技术

近年来，随着电子产品的广泛应用，对电路稳定性的要求越来越高。在各种电子电路或电子系统中，比如数模转换电路(ADC)、锁相环电路(PPL)、存储器电路(memory)等电路均需要被提供偏置电流。

偏置电流在各电子电路或电子系统中起着至关重要的作用。现有技术的一种偏置电流产生电路如图1所示，包括：

构成电流镜结构的PMOS管P10和PMOS管P11；

构成电流镜结构的PMOS管P11和PMOS管P12；

构成电流镜结构的NMOS管N10和NMOS管N11，NMOS管N10和NMOS管N11工作在饱和区；

所述PMOS管P10的漏极与所述NMOS管N10的漏极相连，并输出电流Iin1，所述PMOS管P11的漏极与所述NMOS管N11的漏极相连，并输出电流Iin2，所述PMOS管P12的漏极输出所述偏置电流Io；

除了上述结构，继续参考图1，现有技术偏置电流产生电路还包括：

电源单元D，为所述PMOS管P10、PMOS管P11及PMOS管P12提供电源电压；

接地单元，为所述NMOS管N10及NMOS管N11提供接地电压；

电阻R，连接于所述接地单元和NMOS管N10之间。

图1所述的偏置电流产生电路具有如下缺陷：

电流Iin1、电流Iin2及输出的偏置电流Io之间是具有比例关系的，在工作时，NMOS管N10和NMOS管N11是工作在饱和区的，NMOS管N10和NMOS管N11组成的电流镜结构对电流Iin1及电流Iin2有钳位作用，可认为电流Iin1及电流Iin2之间大致相等。假使偏置电流Io与电流Iin1和电流Iin2之间的比值为1:1:1，可得到：

$\mathrm{Io}=\mathrm{Iin}1=\mathrm{Iin}2=[2/{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_N]*\left({1/R}^2\right)*{(1-1/\sqrt{K_0})}^2---\left(a\right)$

式(a)中，μ_n为NMOS管的迁移率，C_ox为NMOS管的栅极单位面积氧化层的电容，(W/L)_N为NMOS管N11的宽长比值，K₀为NMOS管N10和NMOS管N11的宽长比的比例系数。在上述参数中，μ_n和R均受温度的影响，尤其μ_n受温度影响剧烈。从式(a)可知，电路输出的偏置电流Io受温度影响是比较大的。

现有技术电路所产生的偏置电流由于对温度变化较为敏感，不能提供精确的输出电流，可能会影响电子电路或电子系统的稳定性。

发明内容

本发明技术方案所解决的技术问题为：如何减小温度对偏置电流产生电路的输出影响。

为了解决上述技术问题，本发明技术方案提供了一种偏置电流产生电路，包括：

环路单元，包括构成第一电流镜结构的第一PMOS管和第二PMOS管、以及构成第二电流镜结构的第一NMOS管和第二NMOS管；所述第一PMOS管的漏极连接至第一NMOS管的漏极，且输出第一电流，所述第二PMOS管的漏极连接至第二NMOS管的漏极，且输出第二电流；所述第一NMOS管和第二NMOS管工作在亚阈值区；

输出单元，用于输出所述偏置电流，所述偏置电流与所述第一电流和第二电流呈镜像关系；

放大单元，包括第一输入端和输出端，所述第一输入端连接至所述第一NMOS管或第二NMOS管的源极，所述输出端分别连接至所述第一PMOS管和第二PMOS管的栅极。

可选的，所述第一PMOS管的栅极连接至所述第二PMOS管的栅极，第一PMOS管和第二PMOS管的源极分别连接至电源电压；所述第一NMOS管栅漏相连，其栅极连接至所述第二NMOS管的栅极；

所述环路单元还包括：阻值与温度系数正相关的电阻单元，所述电阻单元的一端连接至所述第一NMOS管的源极，另一端接地；

所述第二PMOS管的源极接地，所述第一输入端连接至所述第一NMOS管的源极。

可选的，所述电阻单元至少包括一个正温度系数电阻。

可选的，所述电阻单元包括至少一个正温度系数电阻和至少一个负温度系数电阻。

可选的，所述放大单元还包括第二输入端，所述第二输入端用于输入第三电流。

可选的，所述第三电流为自偏置电流，所述偏置电流产生电路还包括自偏置电流单元，所述自偏置电流单元用于输出所述自偏置电流；所述自偏置电流与所述第一电流和第二电流呈镜像关系。

可选的，所述自偏置电流单元包括第三PMOS管，所述第三PMOS管的源极连接至电源电压，漏极连接至所述第二输入端；所述输出端还连接至所述第三PMOS管的栅极。

可选的，所述放大单元还包括第三NMOS管；所述第三NMOS管的源极连接至所述第一输入端，漏极连接至所述第二输入端和输出端的联接点，栅极连接至所述第一NMOS管或第二NMOS管的漏极；所述第三NMOS管工作在亚阈值区。

可选的，所述输出单元包括第四PMOS管，所述第四PMOS管的源极连接至电源电压，栅极分别连接至所述第一PMOS管和第二PMOS管的栅极，漏极输出所述偏置电流。

可选的，所述偏置电流产生电路还包括电源单元，用于提供所述电源电压。

本发明技术方案的技术效果至少包括：

本发明技术方案所提供的偏置电流产生电路能够产生与温度关联性很低的偏置电流，能够广泛适用于各种电子电路及电子系统，不再受温度环境的应用局限，可提高输出偏置电流的精度，使电子电路及电子系统具备较稳定的性能。

此外，放大单元还能够克服晶体管工作在亚阈值区导致的环路增益脆弱易变的问题：由于晶体管工作在亚阈值区时，晶体管对于工艺环境、电源电压等因素的变化会变得较为敏感，比如其跨导、阻抗的变化会比较剧烈，环路增益会因工艺环境、电源电压等因素的变化而进一步减小，导致电路输出电流的精度降低；因此，在解决现有技术输出电流随温度变化问题的同时，本发明技术方案还通过放大单元避免环路增益的减小，进一步优化电路输出偏置电流的精度。本发明技术方案通过放大单元的补偿放大，还能够提高环路增益，使得偏置电流产生电路输出的电流更加精准。

在可选方案中，所述电阻单元可以仅包括正温度系数电阻，也可以包括至少一个正温度系数电阻和至少一个负温度系数电阻，以扩大本发明技术方案偏置电流产生电路的应用范围，使其适应领域更为宽泛。

附图说明

图1为现有技术提供的一种偏置电流产生电路的结构示意图；

图2为本发明技术方案提供的一种偏置电流产生电路的结构示意图；

图3为本发明技术方案偏置电流产生电路输出的偏置电流I_out随温度T变化的仿真曲线示意图；

图4为现有技术偏置电流产生电路输出的偏置电流Io随温度T变化的仿真曲线示意图。

具体实施方式

为了使本发明的目的、特征和效果能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其他方式来实施，因此本发明不受下面公开的具体实施例的限制。

本实施例提供的偏置电流产生电路，如图2所示，包括环路单元100、输出单元200、放大单元300、电阻单元400、自偏置电流单元500、及电源单元(图2中未示出)。

环路单元100包括构成第一电流镜结构的第一PMOS管101和第二PMOS管102、以及构成第二电流镜结构的第一NMOS管201和第二NMOS管202；第一PMOS管101的漏极连接至第一NMOS管201的漏极，且输出第一电流I₁，第二PMOS管102的漏极连接至第二NMOS管202的漏极，且输出第二电流I₂；第一NMOS管201和第二NMOS管202工作在亚阈值区。

更为具体的，第一PMOS管101的栅极连接至第二PMOS管102的栅极，第一PMOS管101和第二PMOS管102的源极分别连接至电源电压vdd，以形成第一电流镜结构；所述第一NMOS管201栅漏相连，其栅极连接至第二NMOS管202的栅极，第一NMOS管201的源极通过所述电阻单元400接地，第二NMOS管202的源极直接接地，以形成第二电流镜结构。

所述电阻单元400在其他实施例中是可被替代的，主要是为了产生第一NMOS管201的源极电压。在本实施例中，电阻单元400的一端连接至第一NMOS管201的源极，另一端接地；电阻单元400可以仅包括一个或若干个正温度系数电阻，也可以至少包括一个正温度系数电阻和至少一个负温度系数电阻。对于实施例的偏置电流产生电路来说，所需要的电阻单元应具备与温度呈正相关的电阻数值，所以，无论根据应用环境，得到的电阻单元的组成结构是仅包括正温度系数电阻、还是既包括正温度系数电阻、也包括负温度系数电阻，电阻单元的整体电阻数值是与温度呈正相关的。

继续参考图2，本实施例的偏置电流产生电路中，输出单元200用于输出所述偏置电流I_out。所述偏置电流I_out与所述第一电流I₁和第二电流I₂呈镜像关系。

这种镜像关系也即偏置电流I_out与第一电流I₁和第二电流I₂之间呈一定的比例关系；由于第一电流I₁和第二电流I₂分别是第一PMOS管101和第二PMOS管102的源漏电流，可以考虑输出单元200包括一个与第一PMOS管101和第二PMOS管102中的至少一个PMOS管形成电流镜结构的PMOS管。

具体的，输出单元200包括第四PMOS管104，第四PMOS管104的源极连接至电源电压vdd，栅极分别连接至第一PMOS管101和第二PMOS管102的栅极，漏极输出偏置电流I_out。

继续参考图2，本实施例的放大单元300和自偏置电流单元500形成了一个自偏置单元，自偏置电流单元500能够为放大单元300提供自偏置电流(第三电流)。

放大单元300具体包括第一输入端301、第二输入端303、输出端302及第三NMOS管203。

所述第一输入端301连接至所述第一NMOS管201或第二NMOS管202的源极，用以获取环路单元100中第一NMOS管201或第二NMOS管202的源极电压。在本实施例中，由于第二NMOS管202的源极电压始终为接地电平，可以将第一输入端301连接至所述第一NMOS管201的源极，用以获取第一NMOS管201的源极电压。第一NMOS管201的源极电压在数值上等同于电阻单元400两端的压差，第一输入端301通过输入第一NMOS管201的源极电压的方式，能够检测环路单元100中信号的微小变化。

所述输出端302分别连接至所述第一PMOS管101和第二PMOS管102的栅极。输出端302通过输出被放大的信号中的微小变化，可以对环路单元100的增益变化进行补偿。

所述第二输入端303用于输入第三电流I₃。本实施例将所述第三电流I₃设置为自偏置电流，本实施例的偏置电流产生电路还包括自偏置电流单元500。自偏置电流单元500用于输出自偏置电流，也即第三电流I₃；自偏置电流与第一电流I₁和第二电流I₂呈镜像关系。

本实施例放大单元300的主体结构包括第三NMOS管203；第三NMOS管203的源极连接至第一输入端301，漏极连接至第二输入端303和输出端302的联接点304，栅极连接至第一NMOS管201或第二NMOS管202的漏极；所述第三NMOS管203工作在亚阈值区。

自偏置电流单元500的主体结构包括第三PMOS管103，第三PMOS管103的源极连接至电源电压vdd，漏极连接至第二输入端303；输出端302还连接至所述第三PMOS管103的栅极。

可以理解的是，本实施例的自偏置电流单元500能够为放大单元300提供自偏置电流(即第三电流I₃)，能够使放大单元300稳定工作。所述输出端302在连接至所述第一PMOS管101和第二PMOS管102的栅极的同时，也连接至所述第三PMOS管103的栅极，放大单元300能够对环路单元100的增益变化进行补偿。基于放大单元300的放大补偿特性，本实施例在保持偏置电流产生电路整体环路增益同时，也提高了环路增益。

需要说明的是：

本实施例并不对第二输入端303输入的第三电流做限制，可以将放大单元300等同为一放大器，第三电流I₃实际是放大器的偏置电流，可以由外部设备提供该放大器的偏置电流，因而在其他实施例中，本发明技术方案的偏置电流产生电路也可以不包括所述自偏置电流单元500：仅包括环路单元100、输出单元200、放大单元300、电阻单元400、及电源单元(图2中未示出)的偏置电流产生电路也可作为实现本发明的一个实施例。

所述放大单元300还可以为一放大器(而非第三NMOS管，即该放大器可替代第三NMOS管)，该放大器的输入端为所述第一输入端301，该放大器的输出端为所述输出端302。

在本实施例中，由于将第三NMOS管203作为所述放大单元300的放大主体结构，因而，其输入端和输出端实际是一个相对的概念，输入端和输出端是一个端口或节点的概念，而非限定信号流向，可以理解，本实施例并不以所述输入端和输出端限定第三NMOS管203内信号的流向。

本实施例的电源单元(图2中未示出)是用于提供所述电源电压vdd的，但是，考虑到电源电压vdd也可以由外部设备提供，因而在其他实施例中，所述偏置电流产生电路也可以不包括所述电源单元(图2中未示出)。

在本实施例中，各MOS管的宽长比可以根据应用环境的需要而进行改变，比如，所述第一PMOS管至第四PMOS管之间的宽长比可以为1:1:1:1，也可以互成其他比例。

下面进一步分析图2所示的偏置电流产生电路，可设：

I₃:I₂:I₁=K₁₀₃:K₁₀₂:K₁₀₁--------------------------(1)

式(1)中，K₁₀₃、K₁₀₂、K₁₀₁分别为所述第三PMOS管103、第二PMOS管102及第四PMOS管104的宽长比。

计算第一电流I₁的电流值，由于第一电流I₁也即第一NMOS管201的源漏电流，且第一NMOS管201工作在亚阈值区，可得：

I₁=K₂₀₁*I_do*exp[(Vg₂₀₁-Vs₂₀₁)/(ζ*V_T)]--------------------(2)

式(2)中，K₂₀₁为所述第一NMOS管201的宽长比，I_do为NMOS管在亚阈值区的饱和电流，Vg₂₀₁为第一NMOS管201的栅极电压，Vs₂₀₁为第一NMOS管201的源极电压，ζ为与工艺有关的参数，V_T为热电压(thermalvoltage)，是与温度成正比的电压参数，满足V_T=(K*T)/q，其中，K为波尔曼常数，T为绝对温度，q为电荷量)。

计算第二电流I₂的电流值，由于第二电流I₂也即第二NMOS管202的源漏电流，且第二NMOS管202也同时工作在亚阈值区，可得：

I₂=K₂₀₂*I_do*exp[(Vg₂₀₂-Vs₂₀₂)/(ζ*V_T)]-----------------(3)

式(3)中，K₂₀₂为所述第二NMOS管202的宽长比，I_do为NMOS管在亚阈值区的饱和电流，Vg₂₀₂为第二NMOS管202的栅极电压，Vs₂₀₂为第二NMOS管202的源极电压。由于本实施例中，第二NMOS管202的栅极接地，可认为Vs₂₀₂=0V，式(3)可直接忽略Vs₂₀₂这一参数：I₂=K₂₀₂*I_do*exp[Vg₂₀₂/(ζ*V_T)]。

由于第一NMOS管201和第二NMOS管202的栅极相连，有Vg₂₀₁=Vg₂₀₂；基于式(1)至式(3)，第一NMOS管201的源极电压Vs₂₀₁的电压值可为：

Vs₂₀₁=ζ*V_T*ln[(K₁₀₂*K₂₀₁)/(K₁₀₁*K₂₀₂)]---------------(4)

当然，基于式(1)至式(3)，第一NMOS管201的源极电压Vs₂₀₁的电压值也可以用另一计算式表达：

Vs₂₀₁=I₁*R*(K₁₀₃+K₁₀₁)/K₁₀₁----------------------------(5)

式(5)中，R为所述电阻单元400的阻值。

由于输出的偏置电流I_out与第一电流I₁元比例，在本实施例中可认为I_out=I₁，即第一PMOS管101和第四PMOS管104的宽长比相等，使式(4)与式(5)联等，则有：

I₁=[(ζ*V_T)/R]*[K₁₀₁/(K₁₀₃+K₁₀₁)]*[ln[(K₁₀₂*K₂₀₁)/(K₁₀₁*K₂₀₂)]---(6)

基于式(6)可知：

I_out=[(ζ*V_T)/R]*[K₁₀₁/(K₁₀₃+K₁₀₁)]*[ln[(K₁₀₂*K₂₀₁)/(K₁₀₁*K₂₀₂)]---(7)

从式(7)可知：I_out的计算公式中，与温度相关的因子为[(ζ*V_T)/R]，由于V_T=K*T/q为一正温度系数电压，即与温度相关的因子为[(ζ*V_T)/R]=[(ζ*K*T)/(q*R)]；因本实施例的电阻单元具备与温度呈正相关的电阻数值，可设T/R=X，X可看作与电阻数值相关的比值常数，可以进一步改写式(7)为：

I_out=[(ζ*K*X/q]*[K₁₀₁/(K₁₀₃+K₁₀₁)]*[ln[(K₁₀₂*K₂₀₁)/(K₁₀₁*K₂₀₂)]---(8)

可以得到，本实施例的输出的偏置电流I_out是一个与温度无关的输出电流。

如图3所示的是本实施例偏置电流产生电路在4V的电源电压下，所输出的偏置电流I_out随温度T变化的仿真示意图。图4则是现有技术偏置电流产生电路(可参考图1所示)在4V的电源电压下输出的偏置电流Io随温度T变化的仿真示意图。

从图3可知，采用本实施例的偏置电流产生电路的偏置电流I_out随温度T变化的曲线较为平缓，偏置电流I_out受温度的影响，其电流值变化很小。图3中粗黑线示意的仿真曲线上，对于a1点，在T=-40℃的时候，I_out=-56.6nA；对于a2点，在T=25℃的时候，I_out=-58.2nA；对于a3点，在T=85℃的时候，I_out=-56.8nA。

从图4可知，现有技术的偏置电流产生电路的偏置电流Io随温度T变化是曲线为线性递减，偏置电流Io受温度的影响，其电流值变化比较剧烈。偏置电流Io基本与温度T呈线性关系：图4中粗黑线示意的仿真曲线上，对于b1点，在T=-40℃的时候，Io₌-49.27nA；对于b2点，在T=25℃的时候，Io₌-58.98nA；对于b3点，在T=85℃的时候，Io₌-68.29nA。

从图3和图4的仿真示意图可知，很明显，图3所示意的本实施例的偏置电流产生电路的输出电流I_out是较为精确的偏置电流，本实施例偏置电流产生电路能够输出稳定的偏置电流。

进一步分析：上述公式的成立基础在于，第一NMOS管201、第二NMOS管202及第三NMOS管203工作在亚阈值区，从晶体管的工作特性和本实施例的电路结构可以看到，工作在亚阈值区的晶体管很容易受工艺、电源信号的变化而降低其增益，特别是晶体管跨导及阻抗的变化，使环路增益较为脆弱；这里，环路增益的脆弱主要是指，由于MOS管工作在亚阈值区，导致环路增益本身较小，因而微小的增益变化会导致电路输出电流的瑕疵，也即输出电流不精确；本实施例的偏置电流产生电路所提供的放大单元对电路的环路增益提高做出了贡献，放大单元能够在环路增益受外界影响而变化时，对环路增益进行补偿，从而克服因晶体管工作在亚阈值区导致的环路增益脆弱的问题。另外，需要强调的是，由于放大单元本身具有放大特性，放大单元300的反馈补偿作用还能进一步增加了本实施例电路的环路增益，从而增强电路的输出精度。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种偏置电流产生电路，其特征在于，包括：

环路单元，包括构成第一电流镜结构的第一PMOS管和第二PMOS管、以及构成第二电流镜结构的第一NMOS管和第二NMOS管；所述第一PMOS管的漏极连接至第一NMOS管的漏极，且输出第一电流，所述第二PMOS管的漏极连接至第二NMOS管的漏极，且输出第二电流；所述第一NMOS管和第二NMOS管工作在亚阈值区；

输出单元，用于输出所述偏置电流，所述偏置电流与所述第一电流和第二电流呈镜像关系；

放大单元，包括第一输入端和输出端，所述第一输入端连接至所述第一NMOS管的源极，所述输出端分别连接至所述第一PMOS管和第二PMOS管的栅极；

所述第一PMOS管的栅极连接至所述第二PMOS管的栅极，第一PMOS管和第二PMOS管的源极分别连接至电源电压；所述第一NMOS管栅漏相连，其栅极连接至所述第二NMOS管的栅极；

所述环路单元还包括：阻值与温度系数正相关的电阻单元，所述电阻单元的一端连接至所述第一NMOS管的源极，另一端接地；

所述第二NMOS管的源极接地。

2.如权利要求1所述的偏置电流产生电路，其特征在于，所述电阻单元至少包括一个正温度系数电阻。

3.如权利要求1所述的偏置电流产生电路，其特征在于，所述电阻单元包括至少一个正温度系数电阻和至少一个负温度系数电阻。

4.如权利要求1所述的偏置电流产生电路，其特征在于，所述放大单元还包括第二输入端，所述第二输入端用于输入第三电流。

5.如权利要求4所述的偏置电流产生电路，其特征在于，所述第三电流为自偏置电流，所述偏置电流产生电路还包括自偏置电流单元，所述自偏置电流单元用于输出所述自偏置电流；所述自偏置电流与所述第一电流和第二电流呈镜像关系。

6.如权利要求5所述的偏置电流产生电路，其特征在于，所述自偏置电流单元包括第三PMOS管，所述第三PMOS管的源极连接至电源电压，漏极连接至所述第二输入端；所述输出端还连接至所述第三PMOS管的栅极。

7.如权利要求6所述的偏置电流产生电路，其特征在于，所述放大单元还包括第三NMOS管；所述第三NMOS管的源极连接至所述第一输入端，漏极连接至所述第二输入端和输出端的联接点，栅极连接至所述第一NMOS管或第二NMOS管的漏极；所述第三NMOS管工作在亚阈值区。

8.如权利要求1所述的偏置电流产生电路，其特征在于，所述输出单元包括第四PMOS管，所述第四PMOS管的源极连接至电源电压，栅极分别连接至所述第一PMOS管和第二PMOS管的栅极，漏极输出所述偏置电流。

9.如权利要求1、6或8所述的偏置电流产生电路，其特征在于，还包括电源单元，用于提供所述电源电压。