CN113268103A - 一种电流镜电路及其射频模块 - Google Patents
一种电流镜电路及其射频模块 Download PDFInfo
- Publication number
- CN113268103A CN113268103A CN202110457418.5A CN202110457418A CN113268103A CN 113268103 A CN113268103 A CN 113268103A CN 202110457418 A CN202110457418 A CN 202110457418A CN 113268103 A CN113268103 A CN 113268103A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current mirror
- mirror circuit
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种电流镜电路及其射频模块，电流镜电路包括：第一组晶体管，包括第一晶体管和第二晶体管，第一晶体管的控制端与第二晶体管的控制端连接，第一晶体管的第一端与第二晶体管的第一端连接，第二晶体管的第二端与电流镜电路的输出端连接，第一晶体管的第二端与电流镜电路的输入端连接；运算放大器，与电源端之间形成负反馈以锁定电流镜电路的输入端电压，且向第一晶体管与第二晶体管的控制端提供第一偏置电压。本申请提供的电流镜电路的电流镜像比例仅与第二晶体管的沟道宽长比与第一晶体管的沟道宽长比的比值相关，电源端的电源电压变化对电流镜电路的电流镜像比例的影响可忽略不计。
Description
技术领域
本发明涉及电子电力技术领域，更具体地，涉及一种电流镜电路及其射频模块。
背景技术
现代无线通信中，射频模块在通信设备中起着至关重要的作用。其中射频放大器中常设置有电流镜电路，以将原始的电流按比例精确复制成一路或者多路电流进而提供至射频模块中。目前，尤其在射频低噪声放大器中，对电流镜电路的电流镜像比例精度和电路可靠性要求较高。
目前，射频放大器中的电流镜电路主要存在的缺点包括：当电源端电压变化范围大时，电流镜像比例变化也较大，进而降低了电流镜电路的可靠性。因此，期待获得一种既满足较宽电源端电压范围、又保持电流镜像比例精确度的电流镜电路及其射频模块。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种既满足较宽电源端电压范围、又保持电流镜像比例精确度的电流镜电路及其射频模块。
根据本发明实施例的第一方面，提供了一种电流镜电路，包括：
输入端、电源端以及输出端；
第一组晶体管，包括第一晶体管和第二晶体管，所述第一晶体管的控制端与所述第二晶体管的控制端连接，所述第一晶体管的第一端与所述第二晶体管的第一端连接，所述第二晶体管的第二端与所述电流镜电路的输出端连接，所述第一晶体管的第二端与所述电流镜电路的输入端连接；
运算放大器，与所述电源端之间形成负反馈，以锁定所述电流镜电路的输入端电压，其输出端向所述第一晶体管的控制端与所述第二晶体管的控制端提供第一偏置电压。
可选地，所述运算放大器的负相输入端接收第一电压，所述运算放大器的正相输入端连接所述电流镜电路的输入端，所述电流镜电路的输入端的电压被锁定至第一电压，所述运算放大器的输出端连接所述第一晶体管的控制端与所述第二晶体管的控制端。
可选地，所述第一电压与所述电源端电压线性相关。
可选地，还包括：
二极管，所述运算放大器的第一输入端经由所述二极管与所述电源端连接。
可选地，还包括：
第三晶体管，其控制端与第一端连接并与所述运算放大器的第一输入端连接，其第二端与所述电源端连接。
可选地，所述电流镜电路的输入端经由电流源与所述电源端连接，所述第一晶体管的第一端与所述第二晶体管的第一端接地。
可选地，还包括：
第二组晶体管，包括第四晶体管和第五晶体管，所述第四晶体管与所述第一晶体管形成第一串叠结构，所述第五晶体管与所述第二晶体管形成第二串叠结构。
可选地，所述第四晶体管的第一端与所述第一晶体管的第二端连接，所述第四晶体管的第二端与所述电流镜电路的输入端连接，所述第五晶体管的第一端与所述第二晶体管的第二端连接，所述第五晶体管的第二端与所述电流镜电路的输出端以及电源端连接，所述第四晶体管的控制端与所述第五晶体管的控制端连接并接收第二偏置电压。
可选地，所述第二晶体管的沟道宽长比与所述第一晶体管的沟道宽长比的比例系数，和所述第五晶体管的沟道宽长比与所述第四晶体管的沟道宽长比的比例系数相等。
可选地，所述第一晶体管的沟道长度等于所述第二晶体管的沟道长度，所述第四晶体管的沟道长度等于所述第五晶体管的沟道长度，所述第二晶体管的沟道宽度与所述第一晶体管的沟道宽度的比例系数和所述第五晶体管的沟道宽度与所述第四晶体管的沟道宽度的比例系数相等。
可选地，所述第一晶体管、所述第二晶体管、所述第四晶体管、以及所述第五晶体管为N型MOS晶体管。
可选地，所述第二偏置电压与所述电源端电压以及第一晶体管、第二晶体管、第四晶体管、第五晶体管的安全工作电压相关。
根据本发明实施例的第二方面，还提供了一种射频模块，包括上述所述的电流镜电路。
可选地，所述射频模块包括射频低噪声放大器。本发明实施例提出了用于射频模块中的电流镜电路，通过设置运算放大器，其与电流镜电路的电源端之间形成负反馈，以锁定电流镜电路的输入端电压，进而使得第一晶体管和第二晶体管的漏源电压近似相等。且运算放大器的输出端向第一晶体管的控制端与第二晶体管的控制端提供第一偏置电压，进而使得第一晶体管和第二晶体管的栅源电压相等且不直接受控与电源端的电源电压。进而本实施例提供的电流镜电路的电流镜像比例仅与第二晶体管的沟道宽长比与第一晶体管的沟道宽长比的比值相关，电源端的电源电压变化对电流镜电路的电流镜像比例的影响可忽略不计。
进一步地，第一晶体管的沟道长度与第二晶体管的沟道长度相等，以避免在第一晶体管的沟道长度与第二晶体管的沟道长度不同的基础上又因漏源区边缘扩散而造成更大的宽长比的比值误差，且第二晶体管的总沟道宽度与第一晶体管的总沟道宽度的比值为N，N为正数，进而满足了电流镜电路的电流镜像比例。
更进一步地，电流镜电路还包括了由第四晶体管和第五晶体管组成的第二组晶体管，在电流镜电路的输入端与地端之间串联了第四晶体管和第一晶体管，且在电流镜电路的电源端与地端之间串联了第五晶体管和第二晶体管，在保证第一组晶体管和第二组晶体管均不被击穿且工作在正常模式的基础上，其电源端处的电源电压的电压范围更广。且第四晶体管和第五晶体管的沟道宽长比的比值与第一晶体管和第二晶体管的沟道宽长比的比值相等，且第四晶体管和第五晶体管的的控制端接收第二偏置电压，进而电源端的电源电压变化对电流镜电路的电流镜像比例的影响可忽略不计。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了本申请第一实施例提供的电流镜电路的示意图。
图2示出了本申请第一实施例提供的射频模块的结构示意图。
图3示出了本申请第二实施例提供的电流镜电路的示意图。
图4示出了本申请第二实施例提供的射频模块的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应理解，本申请实施例中的A与B连接/耦接，表示A与B可以串联连接或并联连接，或者A与B通过其他的器件，本申请实施例对此不作限定。
本申请提供的电流镜电路可以应用于各种通信系统中的射频模块中。以下射频模块以射频低噪声放大器为例进行描述。射频低噪声放大器一般设置在射频微波设备的接收前端，用于放大天线接收的微弱信号，需要够大的增益来克服通信系统中后续各级的噪声。射频低噪声放大器高增益和低噪声的要求，需要接收更精确的偏置电流。
电流镜电路是模拟电路和射频电路的重要模块，用于将原始的电流按比例精确复制成一路或者多路电流，为单极放大电路或者差分对提供偏置电流。其中，电流镜电路的电流镜像比例与电流镜电路中的一组晶体管之间的沟道宽长比相关，且实际流过一组晶体管中各晶体管的漏极电流还与晶体管的栅源电压和漏源电压相关，当电源端电压变化较大时，其电流镜电路中的一组晶体管的某个晶体管的栅源电压和/或漏源电压会随之变化，进而使得电流镜电路的输出电流与目标输出电流相差较多，进而降低了电流镜像比例精度，其中，电流镜像比例精度指通过电流镜电路复制产生的输出电流是否能与原始电流(输入电流)准确匹配。
下面将结合附图对本申请提供的电流镜电路及其射频模块的实施例进行描述。
图1示出了本申请第一实施例提供的电流镜电路的示意图。
如图1所示，电流镜电路100包括运算放大器OP、第一组晶体管110，第一组晶体管110中的晶体管也可以皆为P型晶体管或者皆为N型晶体管。本实施例中第一组晶体管110中的晶体管以N型晶体管为例进行说明。第一组晶体管110包括第一晶体管Q1和第二晶体管Q2，第一晶体管Q1的控制端与第二晶体管Q2的控制端连接，第一晶体管Q1的第一端以及第二晶体管Q2的第一端接地，第二晶体管Q2的第二端作为电流镜电路100的输出端OUT以输出输出电流Iout或者输出电压Vout，第一晶体管Q1的第二端与电流镜电路100的输入端IN连接，电流镜电路100的输入端IN经由电流源与电源端VDD连接以向电流镜电路100提供输入电流IIN。运算放大器OP的负相输入端与电源端VDD之间形成负反馈，进而锁定与运算放大器OP的正相输入端连接的电流镜电路100的输入端IN处的电压，且向与运算放大器OP的输入端连接的第一晶体管Q1的控制端以及第二晶体管Q2的控制端提供第一偏置电压VB1。电流镜电路100的电源端VDD提供电源电压。
需要说明的是，运算放大器OP的负相输入端接收第一电压V1，进而将电流镜电路的输入端IN的电压锁定至第一电压VI以使得第一电压V1与电源电压线性相关，且运算放大器的输出端输出第一偏置电压VB1反馈至第一晶体管Q1的控制端与第二晶体管Q2的控制端。第一电压V1例如随电源电压变化而变化，例如第一电压V1等于电源电压或者与电源电压之间相差某一固定值。在可替代的实施例中，还包括一二极管(图中未示出)，连接于运算放大器OP的负相输入端与电流镜电路100的电源端VDD之间，即第一电压V1与电源电压之间相差一个二极管的电压值。其中，被锁定的第一晶体管Q1的第二端的电压被锁定为与电源电压线性相关只是其中一种实施方式，二者还可以是其他的相关关系。在可替代的实施例中，还包括第三晶体管(图中未示出)，其中第三晶体管的控制端与第三晶体管的第一端连接并与运算放大器OP的负相输入端连接，第三晶体管的第二端与电流镜电路100的电源端VDD连接，也即运算放大器OP的负相输入端与电流镜电路100的电源端VDD之间连接有短接为二极管的晶体管。第一晶体管Q1的第一端与第二晶体管Q2的第一端接地，进而第一晶体管Q1的漏源电压与第二晶体管Q2的源极电压近似相等。且第一晶体管Q1的控制端与第二晶体管Q2的控制端接收第一偏置电压VB1，也即第一晶体管Q1的栅源电压与第二晶体管Q2的栅源电压相等。
进一步地，流经晶体管的漏极电流
其中，μ为晶体管的迁移率常数，C为晶体管的栅氧电容常数，
为晶体管的宽长比，
VTH为晶体管的开启电压，VGS为晶体管的栅源电压，VDS为晶体管的漏源电压。忽略晶体管沟道调制效应的影响，且第一组晶体管110中的第一晶体管Q1与第二晶体管Q2的工艺偏差不计(例如开启电压相同)，其二者的栅源电压相同，进而第二晶体管的漏极电流ID2(输出端OUT的输出电流)与第一晶体管的漏极电流ID1(为电流源提供的输入电流IIN)之间的关系为：
其中，在本实施例中，第一晶体管Q1的沟道长度L1与第二晶体管Q2的沟道长度L2相等，以避免因第一晶体管Q1的沟道长度L1与第二晶体管Q2的沟道长度L2不同的基础上又因漏源区边缘扩散而造成更大的宽长比的比值误差。第二晶体管Q2的沟道宽度W2与第一晶体管Q1的沟道宽度W1的比值为N，N为正数，进而满足电流镜电路100的电流镜像比例。也即，本实施例提供的电流镜电路100的电流镜像比例仅与第二晶体管Q2的沟道宽度W2与第一晶体管Q1的沟道宽度W1的比值相关。上述所指沟道宽度为晶体管总的沟道宽度。本申请提供的各晶体管中例如包含了至少一个finger，每个finger的沟道宽度是相同的，晶体管的总沟道宽度为所有finger的沟道宽度的总和，而同一组晶体管中各晶体管之间不同的总沟道宽度通过限定不同的finger数量来设置。
进一步地，在该实施例中，第一晶体管Q1和第二晶体管Q2的控制端接收运算放大器OP输出端提供的第一偏置电压VB1，而不是直接与电源端VDD连接，进而在保证第一晶体管Q1和第二晶体管Q2不被击穿的基础上，其电源端VDD的电源电压的范围相对增大了。
图2示出了本申请第一实施例提供的射频模块的结构示意图。
如图2所示，射频模块1000例如为射频放大器，包括电流镜电路100、第一匹配单元1100、第二匹配单元1200以及第一射频单元1300。电流镜电路100的输出端OUT连接电源端VDD以接收电源电压。第一射频单元1300接收电流镜电路100的第一偏置电压VB1。第一匹配单元1100一端作为射频输入端RFIN，另一端与第二晶体管Q2的控制端连接。第二匹配单元1200的一端与电流镜电路100的输出端OUT连接，第二匹配单元1200的又一端与电源端VDD连接，另一端作为射频输出端RFOUT。其中，第一射频单元1300例如为射频放大器中的某一电路单元，以接收电流镜电路100的第一偏置电源VB1。第一匹配单元1100和第二匹配单元1200与电流镜电路100进而得到匹配后的射频输出，用于射频放大器中。该射频模块1000采用电流镜电路100，相应地提升了电路可靠性和精确度。
图3示出了本申请第二实施例提供的电流镜电路的示意图。
如图3所示，考虑第一组晶体管110中晶体管受到沟道调制效应的影响，电流镜电路200在电流镜电路100的基础上还设置了第二组晶体管120，进而进一步提升电流镜电路200的电流镜像比例精度。第二组晶体管120包括第四晶体管Q4和第五晶体管Q5，第四晶体管Q4和第五晶体管Q5皆为N型晶体管。第四晶体管Q4与第一晶体管Q1形成第一串叠结构，第五晶体管Q5与第二晶体管Q2形成第二串叠结构。更进一步地，第四晶体管Q4的第一端与第一晶体管Q1的第二端连接，第四晶体管Q4的第二端与电流镜电路200的输入端IN连接，第五晶体管Q5的第一端与第二晶体管Q2的第二端连接，第五晶体管Q5的第二端与电流镜电路200的输出端OUT连接，第四晶体管Q4的控制端与第五晶体管Q5的控制端连接并接收第二偏置电压VB2。其中，第二偏置电压VB2与电源端VDD的电源电压以及第一晶体管Q1、第二晶体管Q2、第四晶体管Q4、第五晶体管Q5的安全工作电压的范围相关，更进一步地，在安全工作电压范围内，保证第一晶体管Q1的第二端的电压小于第一晶体管Q1的源漏击穿电压，保证第二晶体管Q2的第二端的电压小于第二晶体管Q2的源漏击穿电压，保证第四晶体管Q4的第二端的电压与第一晶体管Q1的第二端的电压的差值小于第四晶体管Q4的源漏击穿电压，保证第五晶体管Q5的第二端的电压与第二晶体管Q2的第二端的电压的差值小于第五晶体管Q5的源漏击穿电压。
相较于电流镜电路100，电流镜电流200中在电流镜电路200的输入端IN(该处电压被锁定为第一电压V1)与地端之间串联了第四晶体管Q4和第一晶体管Q1，且在电流镜电路200的电源端VDD与地端之间串联了第五晶体管Q5和第二晶体管Q2，在保证第一组晶体管110和第二组晶体管120均不被击穿且工作在正常模式的基础上，其电源端VDD处的电源电压相对于电流镜电路100中的电源电压的电压范围更广。
更进一步地，第五晶体管Q5的沟道宽长比与第四晶体管Q4的沟道宽长比的比例系数与第二晶体管Q2的沟道宽长比与第一晶体管Q1的沟道宽长比的比例系数相等。在优选的实施例中，第四晶体管Q4的沟道长度L4与第五晶体管Q5的沟道长度L5相等，第五晶体管Q5的沟道宽度W5与第四晶体管Q4的沟道宽度W4的比值为N，N为正数。进而，使得第四晶体管Q4的栅源电压与第五晶体管Q5的栅源电压相等，进而第一晶体管Q1的第二端的电压与第二晶体管Q2的第二端的电压相等，以使得电流镜电路200的电流镜像比例与电流镜电路100的电流镜像比例相同，且电流镜电路200的电流镜像比例精度基本不受电源电压的影响。
图4示出了本申请第二实施例提供的射频模块的结构示意图。
如图4所示，射频模块2000例如为射频放大器，包括电流镜电路200、第一匹配单元1100、第二匹配单元1200、第一射频单元1300以及第二射频单元1400。电流镜电路200的输出端OUT连接电源端VDD以接收电源电压。第一射频单元1300接收电流镜电路200的第一偏置电压VB1。第二射频单元1400接收电流镜电路200的第二偏置电压VB2。第一匹配单元1100一端作为射频输入端RFIN，另一端与第二晶体管Q2的控制端连接。第二匹配单元1200的一端与电流镜电路200的输出端OUT连接，第二匹配单元1200的又一端与电源端VDD连接，另一端作为射频输出端RFOUT。其中，第一射频单元1300、第二射频单元1400例如为射频放大器中的某一电路模块，以分别接收电流镜电路200的第一偏置电源VB1、第二偏置电压VB2。第一匹配单元1100和第二匹配单元1200与电流镜电路200连接进而得到匹配后的射频输出，用于射频放大器中。该射频模块2000采用电流镜电路200，相应地提升了电路可靠性和精确度。
上述提出的射频放大器中的电流镜电路的结构仅为详细说明本申请的技术方案提供的原理性结构，本申请的具体实施不以此示出为限。
上文描述了本发明实施例的电流镜电路的一些示例，然而本发明实施例不限于此，还可能存在其他方式的扩展和变形。
例如，应当理解，前述实施例中的参考地电位可以在替代实施例中替换为其他非零的基准电位(具有正电压幅值或负电压幅值)或受控变化的参考信号。
同时，本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的结构和方法，可以使用不同的配置方法或调节方法对每个结构或该结构的合理变形来实现所描述的功能，但是这种实现不应认为超出本申请的范围。并且，应理解，本申请实施例中前述的图的放大器各个部件之间的连接关系为示意性举例，并不对本申请实施例造成任何限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (14)
1.一种电流镜电路，其特征在于，包括：
输入端、电源端以及输出端；
第一组晶体管，包括第一晶体管和第二晶体管，所述第一晶体管的控制端与所述第二晶体管的控制端连接，所述第一晶体管的第一端与所述第二晶体管的第一端连接，所述第二晶体管的第二端与所述电流镜电路的输出端连接，所述第一晶体管的第二端与所述电流镜电路的输入端连接；
运算放大器，与所述电源端之间形成负反馈，以锁定所述电流镜电路的输入端电压，其输出端向所述第一晶体管的控制端与所述第二晶体管的控制端提供第一偏置电压。
2.根据权利要求1所述的电流镜电路，其特征在于，所述运算放大器的负相输入端接收第一电压，所述运算放大器的正相输入端连接所述电流镜电路的输入端，所述电流镜电路的输入端的电压被锁定至第一电压，所述运算放大器的输出端连接所述第一晶体管的控制端与所述第二晶体管的控制端。
3.根据权利要求2所述的电流镜电路，其特征在于，所述第一电压与所述电源端电压线性相关。
4.根据权利要求2所述的电流镜电路，其特征在于，还包括：
二极管，所述运算放大器的第一输入端经由所述二极管与所述电源端连接。
5.根据权利要求2所述的电流镜电路，其特征在于，还包括：
第三晶体管，其控制端与第一端连接并与所述运算放大器的第一输入端连接，其第二端与所述电源端连接。
6.根据权利要求2所述的电流镜电路，其特征在于，所述电流镜电路的输入端经由电流源与所述电源端连接，所述第一晶体管的第一端与所述第二晶体管的第一端接地。
7.根据权利要求1所述的电流镜电路，其特征在于，还包括：
第二组晶体管，包括第四晶体管和第五晶体管，所述第四晶体管与所述第一晶体管形成第一串叠结构，所述第五晶体管与所述第二晶体管形成第二串叠结构。
8.根据权利要求7所述的电流镜电路，其特征在于，所述第四晶体管的第一端与所述第一晶体管的第二端连接，所述第四晶体管的第二端与所述电流镜电路的输入端连接，所述第五晶体管的第一端与所述第二晶体管的第二端连接，所述第五晶体管的第二端与所述电流镜电路的输出端以及电源端连接，所述第四晶体管的控制端与所述第五晶体管的控制端连接并接收第二偏置电压。
9.根据权利要求8所述的电流镜电路，其特征在于，所述第二晶体管的沟道宽长比与所述第一晶体管的沟道宽长比的比例系数，和所述第五晶体管的沟道宽长比与所述第四晶体管的沟道宽长比的比例系数相等。
10.根据权利要求9所述的电流镜电路，其特征在于，所述第一晶体管的沟道长度等于所述第二晶体管的沟道长度，所述第四晶体管的沟道长度等于所述第五晶体管的沟道长度，所述第二晶体管的沟道宽度与所述第一晶体管的沟道宽度的比例系数和所述第五晶体管的沟道宽度与所述第四晶体管的沟道宽度的比例系数相等。
11.根据权利要求10所述的电流镜电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第四晶体管、以及所述第五晶体管为N型晶体管。
12.根据权利要求8所述的电流镜电路，其特征在于，所述第二偏置电压与所述电源端电压以及第一晶体管、第二晶体管、第四晶体管、第五晶体管的安全工作电压相关。
13.一种射频模块，其特征在于，包括权利要求1-12任一项所述的电流镜电路。
14.根据权利要求13所述的射频模块，其特征在于，所述射频模块包括射频低噪声放大器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110457418.5A CN113268103A (zh) | 2021-04-27 | 2021-04-27 | 一种电流镜电路及其射频模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110457418.5A CN113268103A (zh) | 2021-04-27 | 2021-04-27 | 一种电流镜电路及其射频模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113268103A true CN113268103A (zh) | 2021-08-17 |
Family
ID=77229366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110457418.5A Pending CN113268103A (zh) | 2021-04-27 | 2021-04-27 | 一种电流镜电路及其射频模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113268103A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614671A (zh) * | 2003-11-07 | 2005-05-11 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件，以及显示设备 |
| CN102447467A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 可下拉电流io电路 |
| CN103124174A (zh) * | 2011-11-17 | 2013-05-29 | 三星电机株式会社 | Ic 电路 |
| CN103270465A (zh) * | 2010-12-23 | 2013-08-28 | 马维尔国际贸易有限公司 | 用于过程变化和电源调制的准确偏置跟踪 |
| CN103944522A (zh) * | 2014-05-06 | 2014-07-23 | 杭州士兰微电子股份有限公司 | 功率放大器 |
| US20150263675A1 (en) * | 2014-03-16 | 2015-09-17 | Advanced Semiconductor Engineering Inc. | Low noise amplifier and receiver |
| CN105929887A (zh) * | 2016-05-18 | 2016-09-07 | 华南理工大学 | 一种宽带低功耗电流差分电路 |
| CN112491003A (zh) * | 2020-11-17 | 2021-03-12 | 成都市晶扬微电子有限公司 | 过流控制电路及电源管理器 |
| CN112636761A (zh) * | 2020-12-09 | 2021-04-09 | 二十一世纪（北京）微电子技术有限公司 | 一种指数基准电流型的数字模拟转换电路及电子设备 |
-
2021
- 2021-04-27 CN CN202110457418.5A patent/CN113268103A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614671A (zh) * | 2003-11-07 | 2005-05-11 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件，以及显示设备 |
| CN102447467A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 可下拉电流io电路 |
| CN103270465A (zh) * | 2010-12-23 | 2013-08-28 | 马维尔国际贸易有限公司 | 用于过程变化和电源调制的准确偏置跟踪 |
| CN103124174A (zh) * | 2011-11-17 | 2013-05-29 | 三星电机株式会社 | Ic 电路 |
| US20150263675A1 (en) * | 2014-03-16 | 2015-09-17 | Advanced Semiconductor Engineering Inc. | Low noise amplifier and receiver |
| CN103944522A (zh) * | 2014-05-06 | 2014-07-23 | 杭州士兰微电子股份有限公司 | 功率放大器 |
| CN105929887A (zh) * | 2016-05-18 | 2016-09-07 | 华南理工大学 | 一种宽带低功耗电流差分电路 |
| CN112491003A (zh) * | 2020-11-17 | 2021-03-12 | 成都市晶扬微电子有限公司 | 过流控制电路及电源管理器 |
| CN112636761A (zh) * | 2020-12-09 | 2021-04-09 | 二十一世纪（北京）微电子技术有限公司 | 一种指数基准电流型的数字模拟转换电路及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11846660B2 (en) | Power detector with wide dynamic range | |
| US7215199B2 (en) | Method and system for simplifying common mode feedback circuitry in multi-stage operational amplifiers | |
| EP3335313B1 (en) | Multi-stage amplifier with cascode stage and dc bias regulator | |
| US8618787B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| US7332965B2 (en) | Gate leakage insensitive current mirror circuit | |
| US9746871B2 (en) | Noise canceling current mirror circuit for improved PSR | |
| EP3335312B1 (en) | Dc bias regulator for cascode amplifier | |
| CN110995169A (zh) | 一种片上可变增益温度补偿放大器 | |
| US10432154B2 (en) | Regulation of an RF amplifier | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| US20070188234A1 (en) | Transconductance circuit with improved linearity | |
| US20080018401A1 (en) | Variable gain amplifier with wide gain variation and wide bandwidth | |
| US6633198B2 (en) | Low headroom current mirror | |
| US7825716B1 (en) | Mixer circuit | |
| US8558612B2 (en) | Electronic device and method for an amplifier with resistive feedback | |
| US7948319B2 (en) | Current-mirroring systems and methods | |
| CN113268103A (zh) | 一种电流镜电路及其射频模块 | |
| US9847758B2 (en) | Low noise amplifier | |
| CN113253791A (zh) | 具有降低的输入阻抗的电流镜布置 | |
| US11888447B2 (en) | Operational amplifier with indirect current feedback current limiter | |
| CN112825003B (zh) | 放大装置以及电压电流转换装置 | |
| CN112019174B (zh) | 信号处理电路 | |
| US20240204732A1 (en) | Amplifier circuit | |
| US20230291362A1 (en) | Temperature compensation circuit | |
| US7102443B2 (en) | Temperature-stabilized amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210817 |