CN110995169A

CN110995169A - 一种片上可变增益温度补偿放大器

Info

Publication number: CN110995169A
Application number: CN201911199487.XA
Authority: CN
Inventors: 徐志伟; 张梓江; 李娜雨; 厉敏; 王绍刚; 高会言
Original assignee: Zhejiang University ZJU
Current assignee: Yantai Xin Yang Ju Array Microelectronics Co.,Ltd.
Priority date: 2019-11-29
Filing date: 2019-11-29
Publication date: 2020-04-10
Anticipated expiration: 2039-11-29
Also published as: JP2022518543A; CN110995169B; WO2020228456A1

Abstract

本发明涉及集成电路技术领域，具体涉及一种片上可变增益温度补偿放大器，其通过改变不同温度下增益控制晶体管的偏置电压，调整正向增益和负向增益的比例，以正负抵消的方式实现增益控制，进而补偿片上温度变化对器件增益的影响。该温度补偿放大器可以覆盖‑55℃～125℃温度变化，同时具有增益范围大、补偿精度高、功耗低、结构简单等优点。

Description

一种片上可变增益温度补偿放大器

技术领域

本发明涉及集成电路技术领域，具体涉及一种片上可变增益温度补偿放大器。

背景技术

随着集成电路生产工艺的不断发展，采用互补金属氧化物半导体工艺的微波射频系统实现了高集成度和低成本，在汽车雷达、卫星通信、毫米波成像、短距离高速无线通信等领域获得了广泛应用。在射频集成电路系统中，器件增益常常会受到温度和工艺角的影响而变化剧烈，发射组件和接收组件增益的温度系数会导致系统的普遍适用性大打折扣，因此有必要补偿恶劣环境条件下的增益以稳定器件性能。射频电路通常呈现具有负温度系数的增益，且温度系数(单位dB/℃)在整体工作温度范围内近似恒定，因此需要集成具有正温度系数的可变增益温度补偿放大器来补偿温度升高对整体增益的损伤。传统的模拟温度补偿电路采用共源极结构或共发射级结构，通过控制偏置电压改变共源极或共发射级的跨导，从而改变器件增益，但该类结构的弊端在于输入阻抗匹配会随增益变化而变化、线性度在低增益情况下明显恶化等。数字温度补偿电路引入了复杂的控制逻辑，在临界温度附近可能会出现增益控制不稳定问题。

发明内容

针对现有技术的不足，本发明提出一种片上可变增益温度补偿放大器，通过差分共栅极电流抵消的方式实现增益控制，随着温度变化，通过模拟调变放大器共栅晶体管的栅极偏置电压，调整放大器正向增益和反向增益的比例，从而产生具有正温度系数的增益响应。

一种片上可变增益温度补偿放大器，其特征在于，其包括偏置电压产生电路和放大器主体电路；所述的偏置电压产生电路产生随温度变化的晶体管偏置电压，所述的放大器主体电路根据偏置电压的变化产生不同的增益，进而实现温度补偿效果。

进一步地，所述的放大器主体电路包括晶体管M1、M2、M3、M4、M5、M6，电阻R1、R2，片上变压器X1以及七个端口INP、INN、OUTP、OUTN、VB、VSP、VSN，其中差分射频信号从INP、INN端口流入，从OUTP、OUTN端口流出，VB、VSP、VSN是偏置电压输入端口；INP端口与电阻R1的一端和晶体管M1的栅极相连，电阻R1的另一端与端口VB相连，晶体管M1的源极接地，漏极与晶体管M3、M4的源极相连，晶体管M3的栅极与端口VSP相连，晶体管M4的栅极与端口VSN相连，INN端口与电阻R2的一端和晶体管M2的栅极相连，电阻R2的另一端与端口VB相连，晶体管M2的源极接地，漏极与晶体管M5、M6的源极相连，晶体管M5的栅极与端口VSN相连，晶体管M6的栅极与端口VSP相连，晶体管M3、M5的漏极连在一起，记为端口VOP，晶体管M4、M6的漏极连在一起，记为端口VON，端口VOP和VON分别连接变压器X1初级线圈的两端，变压器X1初级线圈的中心抽头连接到电源VDD，变压器X1次级线圈的两端分别连接到OUTP端口和OUTN端口；

所述的放大器主体电路属于差分结构，晶体管M1和M2相同，晶体管M3和M6相同，晶体管M4和M5相同；

晶体管M1、M2、M3、M4、M5、M6为NPN型三极管或NMOS管。

进一步地，所述的晶体管M1、M2的源极由接地替换为一同连接到由晶体管组成的尾电流源的输出端口。

进一步地，所述的偏置电压产生电路包括指数电流产生电路、晶体管M7、M8、M9、M10、M11、M12、M13、M14、M15，电阻R3、R4、R5、R6，运算放大器OP1、OP2、OP3，电流源Ib，偏置电压输出端口VB、VSP、VSN；

所述的指数电流产生电路的输出端与晶体管M7的源极和晶体管M12的漏极相连，晶体管M12的栅极和漏极相连，源极和晶体管M13的漏极相连，晶体管M13的栅极和漏极相连，源极接地，晶体管M15的源极接地，栅极与晶体管M13的栅极相连，晶体管M15的漏极与晶体管M14的源极相连，晶体管M14的栅极与晶体管M12的栅极相连；晶体管M7的栅极和运算放大器OP1的输出端相连，晶体管M7的漏极与电阻R3的一端和运算放大器的同相输入端相连，电阻R3的另一端与电源VDD相连，运算放大器OP1的反相输入端与电阻R4的一端和晶体管M8的漏极相连，电阻R4的另一端与电源VDD相连，晶体管M8的栅极和运算放大器OP3的输出端相连，同时连接到偏置电压输出端口VSP，运算放大器OP3的同相输入端与晶体管M8、M9的源极和晶体管M10的漏极相连，运算放大器OP3的反相输入端与晶体管M10、M11的栅极相连，同时连接到偏置电压输出端口VB，晶体管M10、M11的源极均接地，晶体管M11栅极和漏极相连，同时连接到电阻R7的一端，电阻R7的另一端与电流源Ib的输出端相连，电流源Ib的输入端与电源VDD相连；晶体管M9的栅极与运算放大器OP2的输出端相连，同时连接到偏置电压输出端口VSN，晶体管M9的漏极与电阻R5的一端和运算放大器OP2的同相输入端相连，电阻R5的另一端与电源VDD相连，运算放大器OP2的反相输入端与电阻R6的一端和晶体管M14的漏极相连，电阻R6的另一端与电源VDD相连；

所述的电阻R3、R4、R5、R6相同，所述的晶体管M12、M13、M14、M15组成镜像电流源电路，晶体管M12、M14相同，晶体管M13、M15相同；

晶体管M7为PNP型三极管或者PMOS管，晶体管M8、M9、M10、M11、M12、M13、M14、M15均为NPN型三极管或NMOS管；

当所述的晶体管M8、M9、M10和晶体管M3、M4、M1均为NPN型三极管时，M8、M9、M10和晶体管M3、M4、M1的发射极面积成比例；当所述的晶体管M8、M9、M10和晶体管M3、M4、M1均为NMOS管时，M8、M9、M10和晶体管M3、M4、M1的管宽成比例。

进一步地，所述的指数电流产生电路包括正温度系数电流产生电路、电阻R8、NPN型三极管Q1、Q2、电流输出端口Iexp；正温度系数电流产生电路的输出端口与电阻R8的一端和三极管Q2的基极相连，电阻R8的另一端与三极管Q1的集电极相连，三极管Q1的基极和集电极相连，发射极接地；三极管Q2的发射极接地，集电极与电流输出端口Iexp相连。

与现有技术相比，本发明的有益效果如下：

本发明基于电流抵消结构，通过改变增益控制晶体管的偏置电压来补偿环境温度对器件增益的损伤，由于没有通过改变共源极或共发射极输入晶体管的偏置状态来控制增益，放大器在不同温度下能够保持良好的线性度。本发明提出的可变增益温度补偿放大器可以覆盖-55℃～125℃的温度变化范围，同时具有增益范围大、补偿精度高、功耗低、结构简单等优点。

附图说明

图1是本发明所述的片上可变增益温度补偿放大器的电路原理图；

图2是本发明图1中的偏置电压控制电路的电路原理图；

图3是本发明图2中的指数电流产生电路的电路原理图；

图4是本发明所述的片上可变增益温度补偿放大器的增益随温度的变化曲线图。

具体实施方式

下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。以下结合附图和实施例，对本发明进行进一步详细说明。

如图1所示，为本发明的一种片上可变增益温度补偿放大器，包括偏置电压产生电路和放大器主体电路；其中偏置电压产生电路产生随温度变化的晶体管偏置电压；放大器主体电路根据偏置电压的变化可以产生不同的增益，进而实现温度补偿效果。

具体地讲，所述的放大器主体电路包括晶体管M1、M2、M3、M4、M5、M6，电阻R1、R2，片上变压器X1，以及七个端口INP、INN、OUTP、OUTN、VB、VSP、VSN，其中差分射频信号从INP、INN端口流入，从OUTP、OUTN端口流出，VB、VSP、VSN是偏置电压输入端口；INP端口与电阻R1的一端和晶体管M1的栅极相连，电阻R1的另一端与端口VB相连，晶体管M1的源极接地，漏极与晶体管M3、M4的源极相连，晶体管M3的栅极与端口VSP相连，晶体管M4的栅极与端口VSN相连，INN端口与电阻R2的一端和晶体管M2的栅极相连，电阻R2的另一端与端口VB相连，晶体管M2的源极接地，漏极与晶体管M5、M6的源极相连，晶体管M5的栅极与端口VSN相连，晶体管M6的栅极与端口VSP相连，晶体管M3、M5的漏极连在一起，记为端口VOP，晶体管M4、M6的漏极连在一起，记为端口VON，端口VOP和VON分别连接变压器X1初级线圈的两端，变压器X1初级线圈的中心抽头连接到电源VDD，变压器X1次级线圈的两端分别连接到OUTP端口和OUTN端口。

所述的放大器主体电路属于差分结构，晶体管M1和M2相同，晶体管M3、M6相同，晶体管M4、M5相同。晶体管M1、M2、M3、M4、M5、M6为NPN型三极管或NMOS管。

晶体管M1、M2的源极除了接地，也可以一同连接到由晶体管组成的尾电流源的输出端口。

如图2所示，偏置电压控制电路包括指数电流产生电路，晶体管M7、M8、M9、M10、M11、M12、M13、M14、M15，电阻R3、R4、R5、R6，运算放大器OP1、OP2、OP3，电流源Ib，偏置电压输出端口VB、VSP、VSN；指数电流产生电路的输出端与晶体管M7的源极和晶体管M12的漏极相连，晶体管M12的栅极和漏极相连，源极和晶体管M13的漏极相连，晶体管M13的栅极和漏极相连，源极接地，晶体管M15的源极接地，栅极与晶体管M13的栅极相连，晶体管M15的漏极与晶体管M14的源极相连，晶体管M14的栅极与晶体管M12的栅极相连；晶体管M7的栅极和运算放大器OP1的输出端相连，晶体管M7的漏极与电阻R3的一端和运算放大器OP1的同相输入端相连，电阻R3的另一端与电源VDD相连，运算放大器OP1的反相输入端与电阻R4的一端和晶体管M8的漏极相连，电阻R4的另一端与电源VDD相连，晶体管M8的栅极和运算放大器OP3的输出端相连，同时连接到偏置电压输出端口VSP，运算放大器OP3的同相输入端与晶体管M8、M9的源极和晶体管M10的漏极相连，运算放大器OP3的反相输入端与晶体管M10、M11的栅极相连，同时连接到偏置电压输出端口VB，晶体管M10、M11的源极均接地，晶体管M11栅极和漏极相连，同时连接到电阻R7的一端，电阻R7的另一端与电流源Ib的输出端相连，电流源Ib的输入端与电源VDD相连；晶体管M9的栅极与运算放大器OP2的输出端相连，同时连接到偏置电压输出端口VSN，晶体管M9的漏极与电阻R5的一端和运算放大器OP2的同相输入端相连，电阻R5的另一端与电源VDD相连，运算放大器OP2的反相输入端与电阻R6的一端和晶体管M14的漏极相连，电阻R6的另一端与电源VDD相连。

电阻R3、R4、R5、R6相同；所述的晶体管M12、M13、M14、M15组成镜像电流源电路，要求晶体管M12、M14相同，晶体管M13、M15相同。晶体管M7为PNP型三极管或者PMOS管，晶体管M8、M9、M10、M11、M12、M13、M14、M15均为NPN型三极管或NMOS管。

当晶体管M8、M9、M10和晶体管M3、M4、M1均为NPN型三极管时，M8、M9、M10和晶体管M3、M4、M1的发射极面积成比例；当所述的晶体管M8、M9、M10和晶体管M3、M4、M1均为NMOS管时，M8、M9、M10和晶体管M3、M4、M1的管宽成比例。

如图3所示，指数电流产生电路包括正温度系数电流产生电路、电阻R8、NPN型三极管Q1、Q2、电流输出端口Iexp；正温度系数电流产生电路的输出端口与电阻R8的一端和三极管Q2的基极相连，电阻R8的另一端与三极管Q1的集电极相连，三极管Q1的基极和集电极相连，发射极接地；三极管Q2的发射极接地，集电极与电流输出端口Iexp相连。

本发明的工作原理及过程如下：

随着温度升高，正温度系数电流产生电路的输出电流通过指数电流产生电路调整放大器主体电路中正向增益和反向增益的比例，从而产生具有正温度系数的增益响应。进一步地，通过调整正温度系数电流产生电路输出电流的温度系数，可以调整放大器主体电路的增益温度系数。

具体地讲，正温度系数产生电路产生了与温度正相关的电流，这个电流通过电阻R8和三极管Q1，在三极管Q2的基极可以得到与温度正相关的电压。利用三极管Q2的伏安特性，可以在其集电极得到一个随温度指数上升的电流Iexp。在偏置电压控制电路中，电流Iexp控制了图2中电流I7和I12的差值。根据运算放大器“虚短”、“虚断”的原理，可以得到V1＝V2，V3＝V4。由于电阻R3＝R4，R5＝R6，因此有I7＝I8，I9＝I14。晶体管M12、M13、M14、M15组成电流镜，将电流I12复制到I14，即I14＝I12。综上有Iexp＝I7-I12＝I8-I9。晶体管M10、M11组成电流镜，将固定电流Ib复制到I10，即I10＝a×Ib。而根据电路连接关系，我们可以得到I10＝I8+I9，因此，电流I8和I9的值可以由Ib和Iexp的值决定，使得电路在任何温度情况下都处在一个稳定的工作状态下，进而我们可以得到一个输入晶体管偏置电压VB和一组随温度变化的增益控制晶体管偏置电压VSP、VSN。因为在偏置电压控制电路中，VB、VSP、VSN分别对应M10、M8、M9的偏置电压，通过调整图1中晶体管的尺寸，可以使得I1＝I2＝k×I10，I3＝I6＝k×I8，I4＝I5＝k×I9，因此有I1＝a×k×Ib，I3–I5＝k×Iexp。根据差分放大器的放大性质，可以得到正比于Iexp的增益，换算到dB形式就可以得到如图4所示的随温度线性变大的增益曲线。利用该dB域正温度系数的增益响应，可变增益温度补偿放大器就可以补偿温度升高对射频芯片整体增益的损伤。

本领域普通技术人员可以理解，以上所述仅为发明的优选实例而已，并不用于限制发明，尽管参照前述实例对发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内，所做的修改、等同替换等均应包含在发明的保护范围之内。

Claims

1.一种片上可变增益温度补偿放大器，其特征在于，其包括偏置电压产生电路和放大器主体电路；所述的偏置电压产生电路产生随温度变化的晶体管偏置电压，所述的放大器主体电路根据偏置电压的变化产生不同的增益，进而实现温度补偿效果。

2.根据权利要求1所述的片上可变增益温度补偿放大器，其特征在于，所述的放大器主体电路包括晶体管M1、M2、M3、M4、M5、M6，电阻R1、R2，片上变压器X1以及七个端口INP、INN、OUTP、OUTN、VB、VSP、VSN，其中差分射频信号从INP、INN端口流入，从OUTP、OUTN端口流出，VB、VSP、VSN是偏置电压输入端口；INP端口与电阻R1的一端和晶体管M1的栅极相连，电阻R1的另一端与端口VB相连，晶体管M1的源极接地，漏极与晶体管M3、M4的源极相连，晶体管M3的栅极与端口VSP相连，晶体管M4的栅极与端口VSN相连，INN端口与电阻R2的一端和晶体管M2的栅极相连，电阻R2的另一端与端口VB相连，晶体管M2的源极接地，漏极与晶体管M5、M6的源极相连，晶体管M5的栅极与端口VSN相连，晶体管M6的栅极与端口VSP相连，晶体管M3、M5的漏极连在一起，记为端口VOP，晶体管M4、M6的漏极连在一起，记为端口VON，端口VOP和VON分别连接变压器X1初级线圈的两端，变压器X1初级线圈的中心抽头连接到电源VDD，变压器X1次级线圈的两端分别连接到OUTP端口和OUTN端口；

所述的放大器主体电路属于差分结构，晶体管M1和M2相同，晶体管M3和M6相同，晶体管M4和M5相同。

晶体管M1、M2、M3、M4、M5、M6为NPN型三极管或NMOS管。

3.根据权利要求2所述的片上可变增益温度补偿放大器，其特征在于，所述的晶体管M1、M2的源极由接地替换为一同连接到由晶体管组成的尾电流源的输出端口。

4.根据权利要求2所述的片上可变增益温度补偿放大器，其特征在于，所述的偏置电压产生电路包括指数电流产生电路、晶体管M7、M8、M9、M10、M11、M12、M13、M14、M15，电阻R3、R4、R5、R6，运算放大器OP1、OP2、OP3，电流源Ib，偏置电压输出端口VB、VSP、VSN；

5.根据权利要求4所述的片上可变增益温度补偿放大器，其特征在于，所述的指数电流产生电路包括正温度系数电流产生电路、电阻R8、NPN型三极管Q1、Q2、电流输出端口Iexp；正温度系数电流产生电路的输出端口与电阻R8的一端和三极管Q2的基极相连，电阻R8的另一端与三极管Q1的集电极相连，三极管Q1的基极和集电极相连，发射极接地；三极管Q2的发射极接地，集电极与电流输出端口Iexp相连。