JP3764158B2 - データ出力回路 - Google Patents

Description

本発明は、半導体集積回路内に搭載されるデータ出力回路に関し、特に、接続スロットを介してデータ伝送路にデータを出力するデータ出力回路に関する。

半導体技術の進歩により、高性能なコンピュータが普及し、多くの場において使用されている。コンピュータを使用するほとんどの環境では、使用する目的に適したものが求められている。そのようなコンピュータを構成するための手法の一つとしては、基本となる回路基板（以下、バックプレーンと呼ぶ。）と、演算を実行するための回路基板（以下、ＣＰＵボードと呼ぶ。）とを備え、バックプレーンに備えられた複数のスロットに、そのＣＰＵボードを接続することで、汎用性の高いコンピュータを構成する技術がある（例えば、特許文献１参照。）。

さらに、そのようなコンピュータは、より高速に動作することが求められている。そのため、バックプレーンに備えられたデータ伝送路の伝送速度の向上などが要求されてきている。その伝送速度の向上に対応して、ＣＰＵボードのデータ出力回路を高速に動作させる技術が知られている。そのようなデータ出力回路においては、高速かつ低消費電力で動作するＭＯＳ（Metal Oxide Semiconductor）トランジスタを使用して回路データ出力回路が構成されている。そのようなＭＯＳトランジスタは、近年の半導体微細化技術に伴い低電圧で動作するものが多く存在する（以下では低電圧トランジスタと呼ぶ。）。低電圧トランジスタは高速で動作する利点がある反面、素子に加わる過電圧に対する耐久性が低い。したがって、低電圧トランジスタで構成された従来のデータ出力回路を備えたＣＰＵボードを取り扱う場合には、そのボードに加わる電圧に注意をはらう必要がある。

図１は、ＣＰＵボードに備えられた従来のデータ出力回路の構成を示す回路図である。図１を参照すると、そのデータ出力回路は、差動対を構成するＮＭＯＳトランジスタ１０１、１０２とを備えている。そのＮＭＯＳトランジスタ１０１と、１０２の各々のソースは、ノード１１１を介してＮＭＯＳトランジスタ１０３に接続される。ＮＭＯＳトランジスタ１０３はゲートに印加されるバイアスＶｓ１によって定電流源として作用し、そのソースは接地線ｇｎｄに接続されている。

さらに、ＮＭＯＳトランジスタ１０１のドレインは、ノード１１３を介して出力端子ＯＵＴＢと抵抗素子１０５に接続され、ＮＭＯＳトランジスタ１０２のドレインは、ノード１１４を介して出力端子ＯＵＴと抵抗素子１０６とに接続される。抵抗素子１０５と抵抗素子１０６の各々は、ノード１１２を介してＰＭＯＳトランジスタ１０４に接続され、ＰＭＯＳトランジスタ１０４のソースは電源線Ｖｄｄに接続される。ＰＭＯＳトランジスタ１０４のゲートにはバイアスＶｃ１が印加され、ＰＭＯＳトランジスタ１０４はそのバイアスＶｃ１によって、可変抵抗として作用する。また、電源線Ｖｄｄには、ここでは３．６Ｖの電圧が供給されているとする。

電源電圧として３．６Ｖが供給されている場合にも関わらず、低電圧トランジスタとしては、推奨最大印加電圧が１．３Ｖ、絶対最大定格が１．６Ｖの低電圧トランジスタ（低耐圧トランジスタ）が規定されている。従来のデータ出力回路のＮＭＯＳトランジスタ１０１、１０２およびＮＭＯＳトランジスタ１０３は、この低電圧トランジスタで構成されている。これにより、従来のデータ出力回路は、高速動作を実現している。

図１に示されているデータ出力回路の通常動作において、入力ＩＮに“Ｌｏｗ（０Ｖ）”が入力され、入力ＩＮＢに“Ｈｉｇｈ（１．３ｖ）”が入力される場合、ＮＭＯＳトランジスタ１０１のドレインとゲートとの間の電圧は、推奨最大印加電圧である１．３Ｖ以下である。しかし、ＣＰＵボードは、バックプレーンの電源を切断しないまま、任意のタイミングで抜き差しされる場合がある。その抜き差しなどにより、出力端子ＯＵＴ（または、出力端子ＯＵＴＢ）に過電圧が印加されてしまうことがある。そのような状況では、ＮＭＯＳトランジスタ１０１のドレインとゲートとの間の電圧は、ＮＭＯＳトランジスタ１０１の絶対最大定格１．６Ｖを超えてしまう。（例えば、図１のデータ出力回路の入力ＩＮに“Ｌｏｗ（０Ｖ）”が入力されているときに、何らかの要因で出力端子ＯＵＴＢに対して外部から１．８Ｖの印加電圧が供給された場合、ＮＭＯＳトランジスタ１０１のドレインとゲートとの間の電圧は、１．８Ｖになる。）それにより、ＮＭＯＳトランジスタ１０１には過電圧が印加され、その過電圧により素子破壊（ゲート酸化膜の破壊）が発生する可能性がある。また、前記低電圧トランジスタの推奨電圧の制限から、図１に示されているデータ出力回路は、通常動作時においても、ＮＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２の推奨印加電圧を越えた電位を出力することができず、出力回路の利用が制限されていた。

図１に示されるデータ出力回路のＮＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２とを、マルチオキサイドトランジスタ等の高耐圧トランジスタにすると、過電圧に対する素子破壊は防止できる。その反面、トランジスタの利得が下がるため、データ出力回路の高速動作を実現することが困難になる。さらに、ＮＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２とを、高耐圧トランジスタにすると、低いＤＣレンジの信号を出力できなくなる。更には、高耐圧トランジスタを使用したデータ出力回路を、適切に動作させるためには、高い電源電圧が必要となってしまう。

図２は、過電圧から出力トランジスタ（１０１、１０２）を保護するために、高耐圧トランジスタ（２０１、２０２）を備えたデータ出力回路の構成を示す図である。図２に示されるように、このデータ出力回路は、高耐圧素子であるＮＭＯＳトランジスタ２０１と、高耐圧素子であるＮＭＯＳトランジスタ２０２とを備えている。ＮＭＯＳトランジスタ２０１と、ＮＭＯＳトランジスタ２０２とは、差動トランジスタの各々にカスコード接続され、その各々のゲートには、固定電圧のバイアスＶｃ２が印加されている。固定の電圧を与えるためには、新たな電源を用意しなければならない。図２に示されるデータ出力回路は、高耐圧トランジスタを差動トランジスタの各々にカスコード接続することによって、過電圧からの保護が実現されている。その反面、図２に示されるデータ出力回路は、その高耐圧トランジスタによる利得低下を回避するため、大きな素子ディメンジョンを必要とする。そのため、このデータ出力回路では、トランジスタの寄生容量が増加し、高速動作を行うことができない。また、このデータ出力回路では、レイアウト面積と消費電力も増加する。さらに、カスコード接続されたトランジスタ（２０１、２０２）の線形領域動作を回避するため、動作レンジが制限されてしまう。

特開平８−６６７６号公報

本発明が解決しようとする課題は、低電圧トランジスタを使用したデータ出力回路において、回路動作中に、そのデータ出力回路に過電圧が印加された場合でも、低電圧トランジスタの素子破壊を防止することができる技術を提供することにある。

さらに本発明が解決しようとする他の課題は、低電圧トランジスタを使用したデータ出力回路において、電源が遮断されている場合に、その回路の接続端から印加される過電圧から、回路を構成するトランジスタの素子破壊を防止することができる技術を提供することにある。

本発明が解決しようとする他の課題は、そのようなデータ出力回路を搭載したボードに発生する信号の競合、または開放による出力端子の過電圧やサージ電圧から、回路を構成するトランジスタの保護（ゲート酸化膜の破壊防止）が可能な技術を提供することにある。

以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

第１入力電圧と第２入力電圧とをそれぞれ受ける第１トランジスタ（１）と第２トランジスタ（２）とを有する差動対と、前記第１トランジスタ（１）にカスコード接続される第１カスコードトランジスタ（４）と、前記第２トランジスタ（２）にカスコード接続される第２カスコードトランジスタ（５）と、接地線（ｇｎｄ）に接続される第１抵抗成分（１１）と、電源線（Ｖｄｄ）に接続される第２抵抗成分（１２）とを備える出力回路を構成する。そして、前記第１カスコードトランジスタ（４）のゲートと、前記第２カスコードトランジスタ（５）のゲートは互いに接続された状態にし、各々の前記ゲートには、第１抵抗成分（１１）と第２抵抗成分（１２）との抵抗分圧によって定まる電位のバイアスが供給されるようにする。そのうえで、前記第１トランジスタ（１）は、前記第１カスコードトランジスタ（４）を介して第１出力信号を出力し、前記第２トランジスタ（２）は、前記第２カスコードトランジスタ（５）を介して第２出力信号を出力する。
これにより、出力回路の出力端に過電圧が印加された場合でも、上記のカスコードトランジスタをそなえることで、前記差動対およびカスコードトランジスタに加わる電圧を低減するように働き、出力回路が過電圧から保護される。

その出力回路において、さらに、前記電源線（Ｖｄｄ）に接続されるゲートを有し、前記第１カスコードトランジスタ（４）のドレインとゲートとの間に介接される第１Ｐチャネルトランジスタ（１８）と、前記電源線（Ｖｄｄ）に接続されるゲートを有し、前記第２カスコードトランジスタ（５）のドレインとゲートとの間に介接される第２Ｐチャネルトランジスタ（１９）とを備える。これにより、上記電源線の電源電圧が０ボルトである場合に、出力端から接地線までの電流経路が形成される。
そして、前記第１カスコードトランジスタ（４）のゲートと、前記第２カスコードトランジスタ（５）のゲートの各々には、前記第１Ｐチャネルトランジスタ（１８）または前記第２Ｐチャネルトランジスタ（１９）の、少なくとも一方に流れるドレイン―ソース間電流により、特定バイアスが供給されるようにする。この特定バイアスによって、上記のカスコードトランジスタは、前記差動対およびカスコードトランジスタに加わる電圧を低減するように、出力回路が過電圧から保護される。

その出力回路において、さらに、前記電源線（Ｖｄｄ）に接続された第３Ｐチャネルトランジスタ（１６）を備える。
そして、前記第３Ｐチャネルトランジスタ（１６）は、半導体領域がドレインに短絡されているものとする。そのうえで、前記第１Ｐチャネルトランジスタ（１８）の半導体領域と、前記第２Ｐチャネルトランジスタ（１９）の半導体領域の各々は、前記第３Ｐチャネルトランジスタ（１６）の前記ドレインに接続されるように回路を構成する。

その出力回路において、前記第１抵抗成分（１１）または前記第２抵抗成分（１２）の少なくとも一方は、Ｐチャネルトランジスタ（３１、３２）で構成され、前記Ｐチャネルトランジスタ（３１、３２）の半導体領域は、前記第３Ｐチャネルトランジスタ（１６）の前記ドレインに接続されるように回路を構成する。これによって、製造ばらつきに対する過電圧保護効果を一定に保つことができる。

その出力回路において、前記第１トランジスタ（１）と、前記第２トランジスタ（２）と、前記第１カスコードトランジスタ（４）と、前記第２カスコードトランジスタ（５）との少なくとも一つは、Ｎチャネルトランジスタで構成されるようにし、前記Ｎチャネルトランジスタには、前記電源線に印加される電源電圧に比較して十分に低い電圧で動作する低電圧トランジスタを使用する。これにより、高速で動作する回路でありながら、過電圧に対する耐性の高い回路を構成することができる。

本発明によると、低電圧トランジスタを使用したデータ出力回路において、回路動作中にその回路に過電圧が印加された場合でも、低電圧トランジスタの素子破壊を防止することが可能になる。

さらに本発明によると、低電圧トランジスタを使用したデータ出力回路において、電源が遮断されている場合に、その回路の接続端から印加される過電圧から、回路を構成するトランジスタの素子破壊を防止することが可能になる。

さらに本発明によると、そのようなデータ出力回路を搭載したボードに発生する信号の競合、または開放による出力端子の過電圧やサージ電圧から、回路を構成するトランジスタの保護（ゲート酸化膜の破壊防止）が可能になる

以下に、図面を使用して本発明を実施するための形態について説明する。以下では、データ出力回路１０が、電源電圧３．６Ｖで駆動される回路である場合を例に説明を行う。また、本実施の形態で述べる低電圧トランジスタとは、電源電圧に比較して、低い電圧で動作し、素子に加わる電圧に対する耐圧が低い低耐圧トランジスタである。したがって、以下の実施の形態においては、その低電圧トランジスタが、推奨最大印加電圧が１．３ｖ、絶対最大定格が１．６Ｖの低電圧トランジスタ（低耐圧トランジスタ）である場合を例に述べる。また、本実施の形態で述べる高耐圧トランジスタとは、上述の低電圧トランジスタに比較して、素子に加わる電圧に対する耐性が高いトランジスタである。さらに、本実施の形態で述べる半導体領域とは、Ｐ型基板に形成されたＮチャネルトランジスタにおいては、基板領域を表し、Ｐ型基板のＮウェルに形成されたＰチャネルトランジスタにおいては、Ｎウェルを表すものである。同様に、本実施の形態で述べる半導体領域の電位とは、Ｐ型基板に形成されたＮチャネルトランジスタにおいては、基板電位を表し、Ｐ型基板のＮウェルに形成されたＰチャネルトランジスタにおいては、ウェル電位を表すものである。

図３は、本発明の実施の形態における、データ出力回路１０の回路構成を示す図である。図３に示されるデータ出力回路１０は、入力端子（ＩＮ、ＩＮＢ）に供給される入力信号電圧に応答して、出力信号電圧を生成する回路である。以下の説明では、本実施の形態のデータ出力回路１０が、ＣＰＵボードに搭載される出力回路である場合を例に説明を行っていくが、これは本発明のデータ出力回路１０を備える機器を限定するものではない。

図３に示されているように、本実施の形態のデータ出力回路１０は、過電圧保護回路６０を含む差動増幅器２０と、抵抗分圧回路３０と、基板電位供給回路４０と、特定過電圧保護回路５０とで構成されている。差動増幅器２０は、差動対を構成する第１ＮチャネルＭＯＳトランジスタ１及び第２ＮチャネルＭＯＳトランジスタ２と、接地線ｇｎｄに接続された第３ＮチャネルＭＯＳトランジスタ３と、過電圧保護回路６０を構成する第４ＮチャネルＭＯＳトランジスタ４及び第５ＮチャネルＭＯＳトランジスタ５と、第１抵抗素子６及び第２抵抗素子７と、第１ＰチャネルＭＯＳトランジスタ８とで構成されている。ここで、上述のＮＭＯＳトランジスタ１〜５は、低電圧トランジスタで構成され、第１ＰチャネルＭＯＳトランジスタ８は高耐圧トランジスタで構成されている。尚、以下では、ＮチャネルＭＯＳトランジスタをＮＭＯＳトランジスタと呼び、ＰチャネルＭＯＳトランジスタをＰＭＯＳトランジスタと呼ぶ。

その第３ＮＭＯＳトランジスタ３は、ノード２１を介して第１ＮＭＯＳトランジスタ１及び第２ＮＭＯＳトランジスタ２とに接続されている。第３ＮＭＯＳトランジスタ３のゲートにはバイアスＶｓ１が印加され、それにより、第３ＮＭＯＳトランジスタ３は定電流源として作用する。第１ＮＭＯＳトランジスタ１のゲートは、入力端子ＩＮに接続され、正転入力電圧が印加される。同様に、第２ＮＭＯＳトランジスタ２のゲートは入力端子ＩＮＢに接続され、反転入力電圧が印加される。

差動増幅器２０に含まれる過電圧保護回路６０は、第１ＮＭＯＳトランジスタ１とノード２３との間に介接される第４ＮＭＯＳトランジスタ４と、第２ＮＭＯＳトランジスタ２とノード２４との間に介接される第５ＮＭＯＳトランジスタ５とにより構成されている。その第４ＮＭＯＳトランジスタ４は、第１ＮＭＯＳトランジスタ１に対して、カスコード接続で接続されている。同様に、その第５ＮＭＯＳトランジスタ５は、第２ＮＭＯＳトランジスタ２に対して、カスコード接続で接続されている。第４ＮＭＯＳトランジスタ４と第５ＮＭＯＳトランジスタ５との各々は、ゲート同士が接続され、その各々のゲートは、ノード２５に接続されている。また、第４ＮＭＯＳトランジスタ４のドレインは、ノード２３に接続さており、第５ＮＭＯＳトランジスタ５のドレインは、ノード２４に接続されている。

第１抵抗素子６は、ノード２３とノード２２との間に介接され、第２抵抗素子７は、ノード２４とノード２２との間に介接されている。そして、第１ＰＭＯＳトランジスタ８はノード２２と電源線Ｖｄｄとの間に接続されている。第１ＰＭＯＳトランジスタ８のゲートにはバイアスＶｃ１が印加され、それにより第１ＰＭＯＳトランジスタ８は可変抵抗として作用する。さらに、ノード２３は出力端子ＯＵＴＢに接続され、ノード２４は出力端子ＯＵＴに接続されている。

データ出力回路１０を構成する抵抗分圧回路３０は、第３抵抗素子１１と、第４抵抗素子１２と、第２ＰＭＯＳトランジスタ１３とで構成されている。その第２ＰＭＯＳトランジスタ１３は、高耐圧トランジスタで構成されている。第３抵抗素子１１は、接地線ｇｎｄとノード２５との間に介接されている。第４抵抗素子１２は、そのノード２５と第２ＰＭＯＳトランジスタ１３との間に介接されている。さらに、第２ＰＭＯＳトランジスタ１３は、その第４抵抗素子１２と電源線Ｖｄｄとの間に介接されている。また、第２ＰＭＯＳトランジスタ１３のゲートには、インバータ１４が接続され、そのインバータ１４には電源線Ｖｄｄと同電位の信号電圧が供給される。この抵抗分圧回路３０は、第４ＮＭＯＳトランジスタ４と第５ＮＭＯＳトランジスタ５に供給される固定バイアスを生成する。その固定バイアスは、ノード２５に接続された第４ＮＭＯＳトランジスタ４と第５ＮＭＯＳトランジスタ５のゲートに供給されている。

基板電位供給回路４０は、第６ＮＭＯＳトランジスタ１５と第３ＰＭＯＳトランジスタ１６とで構成されており、第６ＮＭＯＳトランジスタ１５と第３ＰＭＯＳトランジスタ１６の各々は、高耐圧トランジスタで構成されている。第６ＮＭＯＳトランジスタ１５は、接地線ｇｎｄと第３ＰＭＯＳトランジスタ１６のゲートとの間に介接されている。第６ＮＭＯＳトランジスタ１５のゲートには、インバータ１７の出力が接続され、インバータ１７には、接地線ｇｎｄと同電位の信号電圧が供給されている。第３ＰＭＯＳトランジスタ１６は、電源線Ｖｄｄに接続され、第３ＰＭＯＳトランジスタ１６のゲートには、第３ＰＭＯＳトランジスタ１６からの出力が印加される。また、第３ＰＭＯＳトランジスタ１６のドレインと第３ＰＭＯＳトランジスタ１６の半導体領域とは、ノード２６を介して短絡されている。さらに第３ＰＭＯＳトランジスタ１６の半導体領域は第１ＰＭＯＳトランジスタ８の半導体領域に接続されている。

特定過電圧保護回路５０は、第４ＰＭＯＳトランジスタ１８と第５ＰＭＯＳトランジスタ１９とで構成されており、第４ＰＭＯＳトランジスタ１８と第５ＰＭＯＳトランジスタ１９の各々は、高耐圧トランジスタで構成されている。その第４ＰＭＯＳトランジスタ１８は、第４ＮＭＯＳトランジスタ４のドレインとゲートとの間に接続され、その第５ＰＭＯＳトランジスタ１９は、第５ＮＭＯＳトランジスタ５のドレインとゲートとの間に接続されている。さらに、第４ＰＭＯＳトランジスタ１８と第５ＰＭＯＳトランジスタ１９の各々のゲートは、電源線Ｖｄｄに接続されている。

また、第４ＰＭＯＳトランジスタ１８と第５ＰＭＯＳトランジスタ１９は、その半導体領域同士が互いに接続されている。更に、その互いに接続された半導体領域は、第２ＰＭＯＳトランジスタ１３の半導体領域と接続されている。同様に、第４ＰＭＯＳトランジスタ１８の半導体領域と第５ＰＭＯＳトランジスタ１９の半導体領域とは、ノード２６を介して第３ＰＭＯＳトランジスタ１６の半導体領域に接続されている。したがって、データ出力回路１０を構成するＰＭＯＳトランジスタ（８、１３、１６、１８、１９）の各々は、半導体領域同士が互いに接続され、その半導体領域の電位は同電位に保たれている。ここで、第４ＰＭＯＳトランジスタ１８（または第５ＰＭＯＳトランジスタ１９）は、そのＯＮ抵抗と、第３抵抗素子１１の抵抗値の比率が特定の値になるような素子ディメンジョンで構成されることが好ましい。

以下に、図面を参照して本実施の形態の動作について説明を行う。図４は通常動作におけるデータ出力回路１０の各ノードの電圧を示す図である。図４を参照すると、電源線Ｖｄｄには３．６Ｖの電圧が供給されていることが示されている。また、ノード２５には、第３抵抗素子１１、第４抵抗素子１２による抵抗分圧により０．７Ｖ〜１．２Ｖの範囲の所定の電圧が供給されていることが示されている。さらに、ノード２１には０．３Ｖ〜０．７Ｖの範囲の所定の電圧が供給されていることが示されている。そして、出力端子ＯＵＴ（または出力端子ＯＵＴＢ）に、通常動作時の最大出力として１．５Ｖが印加されている状態であることが示されている。この電圧（１．５Ｖ）は、低電圧トランジスタの推奨最大印加電圧（１．３ｖ）を超える電圧である。この場合において、過電圧保護回路６０により、第４ＮＭＯＳトランジスタ４と第１ＮＭＯＳトランジスタ１との間（図４の点Ａ）の電位が０．５Ｖ〜１．２Ｖの範囲の所定の電位に保たれる。同様に第５ＮＭＯＳトランジスタ５と第２ＮＭＯＳトランジスタ２との間（図４の点Ｂ）の電位も０．５Ｖ〜１．２Ｖの範囲の所定の電位に保たれる。したがって、この過電圧保護回路６０をデータ出力回路１０に備えることよって、データ出力回路１０を構成する低電圧トランジスタの全てに対し、ゲート−ドレイン間、ゲート−ソース間、ゲート−バルク（半導体領域）間およびドレイン−ソース間の各々に印加される電圧を、推奨最大印加電圧以下の電圧にすることが可能になる。

図５は、本実施の形態のデータ出力回路１０動作時に、何らかの要因で出力端子ＯＵＴ（または出力端子ＯＵＴＢ）に、最大１．８Ｖの電圧が外部から供給された場合の、各ノードの電圧を示す図である。図５を参照すると、電源線Ｖｄｄには３．６Ｖの電圧が供給されていることが示されている。また、ノード２５には、第３抵抗素子１１、第４抵抗素子１２による抵抗分圧により０．７Ｖ〜１．２Ｖの範囲の所定の電圧が供給されされていることが示されている。さらに、ノード２１には０．３Ｖ〜０．７Ｖの範囲の所定の電圧が供給されていることが示されている。この場合において、出力端子ＯＵＴ（または出力端子ＯＵＴＢ）に、最大１．８Ｖの電圧が外部から供給された場合でも、過電圧保護回路６０により、第４ＮＭＯＳトランジスタ４と第１ＮＭＯＳトランジスタ１との間（図５の点Ａ）の電位が０．５Ｖ〜１．２Ｖの範囲の所定の電位に保たれる。同様に第５ＮＭＯＳトランジスタ５と第２ＮＭＯＳトランジスタ２との間（図５の点Ｂ）の電位も０．５Ｖ〜１．２Ｖの範囲の所定の電位に保たれる。したがって、この過電圧保護回路６０をデータ出力回路１０に備えることよって、データ出力回路１０を構成する低電圧トランジスタの全てに対し、ゲート−ドレイン間、ゲート−ソース間、ゲート−バルク（半導体領域）間およびドレイン−ソース間の各々に印加される電圧を、推奨最大印加電圧以下の電圧にすることが可能になる。

図６は、出力端子ＯＵＴ（または出力端子ＯＵＴＢ）に、最大１．８Ｖの電圧が外部から供給され、且つ、電源線Ｖｄｄが０Ｖ（電源遮断時）の場合の、各ノードの電圧を示す図である。例えば、バックプレーンのスロットにも接続されていなかったＣＰＵボードを、所定のスロットに接続する場合を考える。この場合において、このＣＰＵボードのデータ出力回路の電源電圧は０Ｖである。このＣＰＵボードを、バックプレーンのスロットに接続した場合、ＣＰＵボードのデータ出力回路には、出力端子（ＯＵＴ、ＯＵＴＢ）から先に特定の電圧が印加される。

図６には、出力端子ＯＵＴ（または出力端子ＯＵＴＢ）から先に印加される電圧が、低電圧トランジスタの推奨最大印加電圧（１．３Ｖ）を超える電圧（１．８Ｖ）である場合の、各ノードの電圧が示されている。ここで、図６を参照すると、データ出力回路１０の電源線Ｖｄｄの電位が０Ｖであることが示されている。電源線Ｖｄｄの電位が０Ｖ（電源遮断状態）であるため、特定過電圧保護回路５０を構成する第４ＰＭＯＳトランジスタ１８と第５ＰＭＯＳトランジスタ１９との各々は、ＯＮ状態をとる。第４ＰＭＯＳトランジスタ１８と第５ＰＭＯＳトランジスタ１９とが、各々ＯＮ状態になることで、データ出力回路１０には、出力端子ＯＵＴと出力端子ＯＵＴＢの各々から第３抵抗素子１１を介して接地線ｇｎｄへ向けて電流経路が形成される。その電流経路に電流が流れた場合に、第４ＮＭＯＳトランジスタ４、第５ＮＭＯＳトランジスタ５のゲートにバイアスが供給される。そのバイアスの電位は、第４ＰＭＯＳトランジスタ１８、第５ＰＭＯＳトランジスタ１９のＯＮ抵抗と第３抵抗素子１１の抵抗値との比率で決定する。実際には、第４ＮＭＯＳトランジスタ４、第５ＮＭＯＳトランジスタ５のゲートの電圧が、通常動作時と同様の電圧になるような比率で第４ＰＭＯＳトランジスタ１８と第５ＰＭＯＳトランジスタ１９と第３抵抗素子１１とを構成する。

図６を参照すると、出力端子ＯＵＴ（または出力端子ＯＵＴＢ）から先に印加される電圧が１．８Ｖである場合に、特定過電圧保護回路５０及び第３抵抗素子１１により、第４ＮＭＯＳトランジスタ４および第５ＮＭＯＳトランジスタ５のゲートに印加される電圧が、０．６Ｖ〜１．３ｖの範囲の所定の電圧になるように構成されていることが示されている。この場合（電源線Ｖｄｄの電位が０Ｖのときに、出力端子から１．８Ｖが印加された場合）であっても、第４ＰＭＯＳトランジスタ１８を備えることで、第４ＮＭＯＳトランジスタ４と第１ＮＭＯＳトランジスタ１との間（図６の点Ａ）の電位は、０．６Ｖ〜１．３ｖの範囲の所定の電位に保たれる。同様に第５ＮＭＯＳトランジスタ５と第２ＮＭＯＳトランジスタ２との間（図６の点Ｂ）の電位も、０．６Ｖ〜１．３ｖの範囲の所定の電位に保たれる。したがって、この特定過電圧保護回路５０を備えることにより、電源線Ｖｄｄの電位が０Ｖのときに、出力端子から低電圧トランジスタの推奨最大印加電圧を越える電圧が印加された場合であっても、過電圧保護回路６０構成する低電圧トランジスタ（４、５）に対し、ゲート−ドレイン間、ゲート−ソース間、ゲート−バルク（半導体領域）間およびドレイン−ソース間の各々に印加される電圧を、推奨最大印加電圧以下の電圧にすることが可能になる。。さらに、過電圧保護回路６０構成する低電圧トランジスタ（４、５）のゲート電圧が、通常動作時と同様の電圧であることから、第１ＮＭＯＳトランジスタ１、第２ＮＭＯＳトランジスタ２のゲート−ドレイン間、ゲート−ソース間、ゲート−バルク（半導体領域）間およびドレイン−ソース間の各々に印加される電圧を、推奨最大印加電圧以下の電圧にすることが可能になる。これらにより、データ出力回路１０に印加される過電圧から、データ出力回路１０を構成するトランジスタのに対する保護が行われる。

なお、この第４ＰＭＯＳトランジスタ１８および第５ＰＭＯＳトランジスタ１９を構成する場合において、データ出力回路１０は、小さいＯＮ抵抗を必要としない。さらに、これら第４ＰＭＯＳトランジスタ１８および第５ＰＭＯＳトランジスタ１９のＯＮ抵抗は、データ出力回路１０の高速動作に影響を及ぼさない。したがって、小さい素子ディメンジョンのトランジスタでデータ出力回路１０を形成することができる。

図７は、ＣＰＵボードに搭載されたデータ出力回路１０の他の回路構成を示す図である。図７を参照すると、他の構成のデータ出力回路１０は、図３に示す回路の第３抵抗素子１１、第４抵抗素子１２に換えて、第６ＰＭＯＳトランジスタ３１と第７ＰＭＯＳトランジスタ３２とを備えていることが示されている。半導体デバイスを製造する場合、製造ばらつきにより、第３抵抗素子１１が所望の抵抗値にならない場合がある。第３抵抗素子１１（または第４抵抗素子１２）のような抵抗素子と、ＭＯＳトランジスタとは、別工程で製造される。そのため、データ出力回路１０の抵抗（１１）を抵抗素子で構成した場合、第３抵抗素子１１と第４ＰＭＯＳトランジスタ１８（または、第３抵抗素子１１と第５ＰＭＯＳトランジスタ１９）との実際の抵抗比率が、設計段階での比率と比較して、相違してしまう可能性がある。

第３抵抗素子１１および第４抵抗素子１２に換えて、抵抗として作用する第６ＰＭＯＳトランジスタ３１と第７ＰＭＯＳトランジスタ３２とで抵抗分圧回路３０を構成した場合、特定過電圧保護回路５０の第４ＰＭＯＳトランジスタ１８及び第５ＰＭＯＳトランジスタ１９と、抵抗分圧回路３０の第６ＰＭＯＳトランジスタ３１および第７ＰＭＯＳトランジスタ３２とは、同一の工程で製造される。そのため、その製造ばらつきは全てのＰＭＯＳトランジスタで同様となる。これにより、製造ばらつきが起こった場合でも、第６ＰＭＯＳトランジスタ３１と第４ＰＭＯＳトランジスタ１８（または、第６ＰＭＯＳトランジスタ３１と第５ＰＭＯＳトランジスタ１９）との抵抗比率を、所定の比率に保つことが可能になる。

図１は、従来のデータ出力回路の構成を示す回路図である。 図２は、従来のデータ出力回路の他の構成を示す回路図である。 図３は、本発明のデータ出力回路の構成を示す回路図である。 図４は、本発明のデータ出力回路の通常時の電圧分布を示す図である。 図５は、本発明のデータ出力回路の過電圧印加時の電圧分布を示す図である。 図６は、本発明のデータ出力回路の電力遮断時の電圧分布を示す図である。 図７は、本発明のデータ出力回路の他の構成を示す回路図である。

符号の説明

１０…データ出力回路
１…第１ＮＭＯＳトランジスタ、２…第２ＮＭＯＳトランジスタ
３…第３ＮＭＯＳトランジスタ、４…第４ＮＭＯＳトランジスタ
５…第５ＮＭＯＳトランジスタ、１５…第６ＮＭＯＳトランジスタ
６…第１抵抗素子、７…第２抵抗素子
８…第１ＰＭＯＳトランジスタ、
１１…第３抵抗素子、１２…第４抵抗素子
１３…第２ＰＭＯＳトランジスタ
１４…インバータ
１６…第３ＰＭＯＳトランジスタ、
１７…インバータ
１８…第４ＰＭＯＳトランジスタ、１９…第５ＰＭＯＳトランジスタ
３１…第６ＰＭＯＳトランジスタ、３２…第７ＰＭＯＳトランジスタ
２１〜２６…ノード
２０…差動増幅器
３０…抵抗分圧回路
４０…基板電位供給回路
５０…過電圧保護回路
６０…特定過電圧保護回路
Ｖｄｄ…電源線
ｇｎｄ…接地線
ＩＮ、ＩＮＢ…入力端子
ＯＵＴ、ＯＵＴＢ…出力端子

Claims (4)

1. 第１入力電圧と第２入力電圧とをそれぞれ受ける第１トランジスタと第２トランジスタとを有する差動対と、
   前記第１トランジスタにカスコード接続される第１カスコードトランジスタと、
   前記第２トランジスタにカスコード接続される第２カスコードトランジスタと、
   接地線に接続される第１抵抗成分と、
   電源線に接続される第２抵抗成分と
   を備え、
   前記第１カスコードトランジスタのゲートと、前記第２カスコードトランジスタのゲートは互いに接続され、
   各々の前記ゲートには、第１抵抗成分と第２抵抗成分との抵抗分圧によって定まる電位のバイアスが供給され、
   前記第１トランジスタは、前記第１カスコードトランジスタを介して第１出力信号を出力し、
   前記第２トランジスタは、前記第２カスコードトランジスタを介して第２出力信号を出力する
   出力回路。
2. 請求項１に記載の出力回路において、さらに、
   前記電源線に接続されるゲートを有し、前記第１カスコードトランジスタのドレインとゲートとの間に介接される第１Ｐチャネルトランジスタと、
   前記電源線に接続されるゲートを有し、前記第２カスコードトランジスタのドレインとゲートとの間に介接される第２Ｐチャネルトランジスタと
   を備える
   出力回路。
3. 請求項１または２に記載の出力回路において、
   前記電源線に接続された第３Ｐチャネルトランジスタを備え、
   前記第３Ｐチャネルトランジスタは、半導体領域がドレインに短絡され、
   前記第１Ｐチャネルトランジスタの半導体領域と、前記第２Ｐチャネルトランジスタの半導体領域の各々は、前記第３Ｐチャネルトランジスタの前記ドレインに接続される
   出力回路。
4. 請求項１乃至３に記載の出力回路において、
   前記第１抵抗成分または前記第２抵抗成分の少なくとも一方は、Ｐチャネルトランジスタで構成され、前記Ｐチャネルトランジスタの半導体領域は、前記第３Ｐチャネルトランジスタの前記ドレインに接続される
   出力回路。

Images