CN101464700A - 电流镜电路 - Google Patents

电流镜电路 Download PDF

Info

Publication number
CN101464700A
CN101464700A CNA2007103018488A CN200710301848A CN101464700A CN 101464700 A CN101464700 A CN 101464700A CN A2007103018488 A CNA2007103018488 A CN A2007103018488A CN 200710301848 A CN200710301848 A CN 200710301848A CN 101464700 A CN101464700 A CN 101464700A
Authority
CN
China
Prior art keywords
transistor
current path
couples
grid
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103018488A
Other languages
English (en)
Inventor
陈开基
顾馨文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUANJING TECHNOLOGY Co Ltd
Original Assignee
YUANJING TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUANJING TECHNOLOGY Co Ltd filed Critical YUANJING TECHNOLOGY Co Ltd
Priority to CNA2007103018488A priority Critical patent/CN101464700A/zh
Publication of CN101464700A publication Critical patent/CN101464700A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开一种电流镜电路，用以根据流经一输入电流路径的一输入电流，产生流经一输出电流路径的一输出电流。此电流镜电路至少包括一P型晶体管、一运算放大器以及一基本电路。P型晶体管位于输出电流路径上。运算放大器具有一负输入端耦接一第一节点，以接收上述的输入电流，一正输入端耦接P型晶体管的一漏极，以及一输出端耦接P型晶体管的一栅极。基本电路至少包括一第一晶体管位于输入电流路径上与一第二晶体管位于输出电流路径上，第一晶体管的栅极与漏极耦接，第二晶体管的一栅极耦接第一晶体管的栅极。

Description

电流镜电路
技术领域
本发明是有关于一种电流镜电路，且特别是有关于一种可精确匹配的电流镜电路。
背景技术
图1所示为公知的电流镜电路。公知的电流镜电路包括晶体管M1、M2与M3。晶体管M1传送参考电流Ii而晶体管M2传送输出电流Io。晶体管M1的栅极耦接晶体管M2的栅极，以确保晶体管M1与晶体管M2的栅极-源极电压(Gate-source Voltage)相同，以使参考电流Ii镜射至输出电流Io，亦即，流过晶体管M2通道的输出电流Io与参考电流Ii成比例。
图2所示为另一公知的电流镜电路，这种电路通常被称为共源共栅(Cascode)电流镜。共源共栅的晶体管与第一晶体管M1及第二晶体管M2串接。与图1中的电路相似，晶体管上相同的栅极-源极电压会使参考电流Ii镜射至输出电流Io。然而，当漏极电压高于一临界电压时，电流会直接从漏极流至基材，而不会经过通道。这便称为热载流子效应(Hot Carrier Effect)。高栅极-源极电压引起的热载流子效应所造成的基材电流会导致输入电流与输出电流间的电流不匹配。
为了解决电流不匹配的问题，又提出了图3与图4中所绘示的电路。在图3的电路中使用了NMOS晶体管M6与运算放大器302。然而，晶体管M6的基材电流仍会引起参考电流Ii与输出电流Io间的不匹配。在图4的电路中使用了两个NMOS晶体管M7与M8，故晶体管M1与M2的漏极电压会保持相近。然而，晶体管M7与M8中的漏电流仍会造成电流不匹配。再者，调整Va与Vb的偏压值也会使电路设计复杂化。
发明内容
因此，本发明的目的就是在提供一种电流镜电路，在输出电流路径上使用一P型晶体管，以增加对热载流子效应的抵抗能力。
本发明的另一目的就是在提供一种电流镜电路，P型晶体管的源极与衬底(Bulk)耦接，以增加对热载流子效应的抵抗能力。
本发明的另一目的就是在提供一种电流镜电路，使用一运算放大器，以实现输入路径与输出路径间的电流匹配。
根据本发明的上述目的，提出一种电流镜电路，用以根据流经一输入电流路径的一输入电流，产生流经一输出电流路径的一输出电流。此电流镜电路至少包括一P型晶体管、一运算放大器以及一基本电路。P型晶体管位于输出电流路径上。运算放大器具有一负输入端耦接一第一节点，以接收上述的输入电流，一正输入端耦接P型晶体管的一漏极，以及一输出端耦接P型晶体管的一栅极。基本电路至少包括一第一晶体管与一第二晶体管。第一晶体管位于输入电流路径上，且第一晶体管的栅极与漏极耦接。第二晶体管位于输出电流路径上，且第二晶体管的一栅极耦接第一晶体管的栅极。
依照本发明的较佳实施例，第一晶体管与第二晶体管的长宽比(AspectRatio)实质相同。P型晶体管的一源极与P型晶体管的一衬底耦接。
根据本发明的另一目的，提出另一种电流镜电路，用以根据流经一输入电流路径的一输入电流，产生流经一输出电流路径的一输出电流。此电流镜电路至少包括一第一晶体管、一运算放大器、一基本电路以及一辅助电路。第一晶体管位于输出电流路径上。运算放大器具有一负输入端耦接一第一节点，以接收上述的输入电流，一正输入端耦接第一晶体管的一漏极，以及一输出端耦接第一晶体管的一栅极。基本电路至少包括一第二晶体管与一第三晶体管。第二晶体管位于输入电流路径上，且第二晶体管的一栅极耦接第二晶体管的一漏极。第三晶体管位于输出电流路径上，且第三晶体管的一栅极耦接第二晶体管的栅极。辅助电路位于输入电流路径与输出电流路径的至少一个，以增进电流镜电路的效果。
依照本发明的较佳实施例，上述的辅助电路至少包括至少一第四晶体管位于输入电流路径上与至少一第五晶体管位于输出电流路径上，且第二晶体管、第三晶体管、第四晶体管与第五晶体管组成一共源共栅(Cascode)结构。第四晶体管的一栅极耦接第四晶体管的一漏极，且第五晶体管的一栅极耦接第四晶体管的栅极。第二晶体管与第三晶体管的长宽比实质相同。第一晶体管的一源极与第一晶体管的一衬底耦接。第一晶体管为一P型晶体管。
本发明的有益效果在于，本发明通过在输出电流路径上设置源极与衬底耦接的P型晶体管，使得抵抗热载流子效应的能力得到增强。此外，本发明在电流镜电路中使用运算放大器，令输入路径与输出路径间的电流匹配得以实现。
附图说明
为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：
图1所示为一第一公知电流镜电路；
图2所示为一第二公知电流镜电路；
图3所示为一第三公知电流镜电路；
图4所示为一第四公知电流镜电路；
图5所示为依照本发明较佳实施例的一电流镜电路；
图6所示为依照本发明另一较佳实施例的一电流镜电路。
其中，附图标记：
302：运算放大器  502：运算放大器
504：基本电路    602：运算放大器
604：基本电路    606：辅助电路
具体实施方式
为了使本发明的叙述更加详尽与完备，可参照下列描述并配合图5至图6的附图。
请参考图5，图5所示为依照本发明较佳实施例的一电流镜电路。此电流镜电路可根据流经一输入电流路径的一输入电流Ii，产生流经一输出电流路径的一输出电流Io。此电流镜电路至少包括一PMOS晶体管M9、一运算放大器502以及一基本电路504。PMOS晶体管M9位于输出电流路径上。PMOS晶体管M9的源极与衬底耦接。运算放大器502具有一负输入端耦接一节点V1，以接收上述的输入电流Ii，一正输入端在一节点V2耦接PMOS晶体管M9的一漏极，以及一输出端耦接PMOS晶体管M9的一栅极。基本电路504至少包括一晶体管M1位于输入电流路径上与一晶体管M2位于输出电流路径上。晶体管M1的栅极与漏极耦接，晶体管M2的栅极耦接晶体管M1的栅极。晶体管M1与晶体管M2的长宽比实质相同。
因为运算放大器502的输入端虚接地，节点V1与节点V2的电压相同。因此，流经晶体管M2的电流IM2与流经晶体管M1的电流IM1相等。因为没有电流流入运算放大器502，故电流IM1与电流Ii相等，因此电流IM2也与电流Ii相等。此外，因为空穴对热载流子效应的抵抗力比电子好，因此，即使位于输出电流路径上的PMOS晶体管M9可能会有高漏极-源极电压(VDS)，电流Io仍会与电流IM2相等。故，流经输入电流路径的输入电流Ii会与流经输出电流路径的输出电流Io相等。公知电流镜电路的电流不匹配问题便可得到改善。
请参考图6，图6所示为依照本发明另一较佳实施例的一电流镜电路。电流镜电路可根据流经一输入电流路径的一输入电流Ii，产生流经一输出电流路径的一输出电流Io。此电流镜电路至少包括一晶体管M9、一运算放大器602、一基本电路604以及一辅助电路606。晶体管M9位于输出电流路径上，且为一P型晶体管。晶体管M9的源极与衬底耦接。运算放大器602具有一负输入端耦接一节点V1，以接收上述的输入电流Ii，一正输入端在节点V2耦接晶体管M9的一漏极，以及一输出端耦接晶体管M9的一栅极。基本电路604至少包括一晶体管M1位于输入电流路径上与一晶体管M2位于输出电流路径上。晶体管M1的栅极与漏极耦接。晶体管M2的一栅极耦接晶体管M1的栅极。晶体管M1与晶体管M2的长宽比实质相同。
辅助电路606位于输入电流路径与输出电流路径的至少一个，以增进电流镜电路的效能。辅助电路606至少包括一晶体管M10位于输入电流路径上与一晶体管M11位于输出电流路径上。晶体管M1、晶体管M2、晶体管M10与晶体管M11组成一共源共栅结构。晶体管M10的栅极与漏极耦接，晶体管M11的一栅极耦接晶体管M10的栅极。
因为共源共栅结构，节点V3的电压会与节点V4的电压相等。此外，如上所述的，节点V1与节点V2的电压也会相等，电流IM1与电流IM2会与电流Ii相等。因为空穴对热载流子效应的抵抗力比电子好，因此，即使位于输出电流路径上的P型晶体管M9可能会有高漏极-源极电压(VDS)，电流Io仍会与电流IM2相等。故，流经输入电流路径的输入电流Ii会与流经输出电流路径的输出电流Io相等。公知电流镜电路的电流不匹配问题便可得到改善。
由上述本发明较佳实施例可知，本发明的一优点就是，本发明较佳实施例的电流镜电路在输出电流路径上使用一P型晶体管，且P型晶体管的源极与衬底耦接，以增加对热载流子效应的抵抗能力。
由上述本发明较佳实施例可知，本发明的另一优点就是，本发明较佳实施例的电流镜电路使用一运算放大器，以实现输入路径与输出路径间的电流匹配。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种电流镜电路，用以根据流经一输入电流路径的一输入电流，产生流经一输出电流路径的一输出电流，其特征在于，该电流镜电路至少包括：
一P型晶体管，位于该输出电流路径上；
一运算放大器，具有一负输入端耦接一第一节点，以接收该输入电流，一正输入端耦接该P型晶体管的一漏极，以及一输出端耦接该P型晶体管的一栅极；以及
一基本电路，至少包括：
一第一晶体管位于该输入电流路径上，该第一晶体管的一栅极耦接该第一晶体管的一漏极；以及
一第二晶体管位于该输出电流路径上，该第二晶体管的一栅极耦接该第一晶体管的该栅极。
2.根据权利要求1所述的电流镜电路，其特征在于，该第一晶体管与该第二晶体管的长宽比实质相同。
3.根据权利要求1所述的电流镜电路，其特征在于，该P型晶体管的一源极与该P型晶体管的一衬底耦接。
4.根据权利要求1所述的电流镜电路，其特征在于，更至少包括一辅助电路位于该输入电流路径与该输出电流路径的至少一个，以增进该电流镜电路的效果。
5.根据权利要求4所述的电流镜电路，其特征在于，该辅助电路至少包括：
一第三晶体管位于该输入电流路径上，该第三晶体管的一栅极耦接该第三晶体管的一漏极；以及
一第四晶体管位于该输出电流路径上，该第四晶体管的一栅极耦接该第三晶体管的该栅极。
6.一种电流镜电路，用以根据流经一输入电流路径的一输入电流，产生流经一输出电流路径的一输出电流，其特征在于，该电流镜电路至少包括：
一第一晶体管，位于该输出电流路径上；
一运算放大器，具有一负输入端耦接一第一节点，以接收该输入电流，一正输入端在一第二节点耦接该第一晶体管的一漏极，以及一输出端耦接该第一晶体管的一栅极；
一基本电路，至少包括：
一第二晶体管位于该输入电流路径上，该第二晶体管的一栅极耦接该第二晶体管的一漏极；以及
一第三晶体管位于该输出电流路径上，该第三晶体管的一栅极耦接该第二晶体管的该栅极；以及
一辅助电路，位于该输入电流路径与该输出电流路径的至少一个，以增进该电流镜电路的效能。
7.根据权利要求6所述的电流镜电路，其特征在于，该辅助电路至少包括至少一第四晶体管位于该输入电流路径上与至少一第五晶体管位于该输出电流路径上，且该第二晶体管、该第三晶体管、该第四晶体管与该第五晶体管组成一共源共栅结构。
8.根据权利要求7所述的电流镜电路，其特征在于，该第四晶体管的一栅极耦接该第四晶体管的一漏极，且该第五晶体管的一栅极耦接该第四晶体管的该栅极。
9.根据权利要求6所述的电流镜电路，其特征在于，该第二晶体管与该第三晶体管的长宽比实质相同。
10.根据权利要求6所述的电流镜电路，其特征在于，该第一晶体管的一源极与该第一晶体管的一衬底耦接。
CNA2007103018488A 2007-12-18 2007-12-18 电流镜电路 Pending CN101464700A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007103018488A CN101464700A (zh) 2007-12-18 2007-12-18 电流镜电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007103018488A CN101464700A (zh) 2007-12-18 2007-12-18 电流镜电路

Publications (1)

Publication Number Publication Date
CN101464700A true CN101464700A (zh) 2009-06-24

Family

ID=40805325

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103018488A Pending CN101464700A (zh) 2007-12-18 2007-12-18 电流镜电路

Country Status (1)

Country Link
CN (1) CN101464700A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102331809A (zh) * 2011-07-14 2012-01-25 复旦大学 一种具有栅极漏电补偿的电流镜电路
CN102411113A (zh) * 2010-08-17 2012-04-11 原景科技股份有限公司 检测电路
CN103727988A (zh) * 2013-12-30 2014-04-16 天津大学 一种抗单粒子效应的电流镜
CN106933297A (zh) * 2017-05-06 2017-07-07 湖南融和微电子有限公司 一种电流镜电路
CN107688367A (zh) * 2016-08-04 2018-02-13 上海贝岭股份有限公司 差分参考电压缓冲器
WO2018133374A1 (zh) * 2017-01-17 2018-07-26 京东方科技集团股份有限公司 电流镜电路以及电流镜电路的驱动方法
CN108874019A (zh) * 2017-05-12 2018-11-23 立积电子股份有限公司 电流镜装置及相关放大电路
CN111258367A (zh) * 2018-11-30 2020-06-09 意法半导体(R&D)有限公司 用于控制施加至spad的电压的装置和方法
CN113075953A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 电流源
CN113282130A (zh) * 2021-06-08 2021-08-20 西安中颖电子有限公司 一种高精度led恒流驱动电路

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102411113A (zh) * 2010-08-17 2012-04-11 原景科技股份有限公司 检测电路
CN102411113B (zh) * 2010-08-17 2014-07-30 原景科技股份有限公司 检测电路
CN102331809A (zh) * 2011-07-14 2012-01-25 复旦大学 一种具有栅极漏电补偿的电流镜电路
CN103727988A (zh) * 2013-12-30 2014-04-16 天津大学 一种抗单粒子效应的电流镜
CN107688367B (zh) * 2016-08-04 2020-08-07 上海贝岭股份有限公司 差分参考电压缓冲器
CN107688367A (zh) * 2016-08-04 2018-02-13 上海贝岭股份有限公司 差分参考电压缓冲器
US10496121B2 (en) 2017-01-17 2019-12-03 Boe Technology Group Co., Ltd. Current mirror circuit and driving method of the current mirror circuit
WO2018133374A1 (zh) * 2017-01-17 2018-07-26 京东方科技集团股份有限公司 电流镜电路以及电流镜电路的驱动方法
CN106933297B (zh) * 2017-05-06 2018-06-15 湖南融和微电子有限公司 一种电流镜电路
CN106933297A (zh) * 2017-05-06 2017-07-07 湖南融和微电子有限公司 一种电流镜电路
CN108874019A (zh) * 2017-05-12 2018-11-23 立积电子股份有限公司 电流镜装置及相关放大电路
CN108874019B (zh) * 2017-05-12 2020-07-31 立积电子股份有限公司 电流镜装置及相关放大电路
CN111258367A (zh) * 2018-11-30 2020-06-09 意法半导体(R&D)有限公司 用于控制施加至spad的电压的装置和方法
CN113075953A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 电流源
CN113282130A (zh) * 2021-06-08 2021-08-20 西安中颖电子有限公司 一种高精度led恒流驱动电路

Similar Documents

Publication Publication Date Title
CN101464700A (zh) 电流镜电路
CN106200732B (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
US5055719A (en) Current conveyor circuit
US7339402B2 (en) Differential amplifier with over-voltage protection and method
US6194967B1 (en) Current mirror circuit
CN101557215B (zh) 一种电压比较器
CA1199688A (en) Current source circuit having reduced error
CN102331809A (zh) 一种具有栅极漏电补偿的电流镜电路
Coban et al. Low-voltage analog IC design in CMOS technology
CN106774572B (zh) 米勒补偿电路及电子电路
US7545214B2 (en) Class AB rail-to-rail input and output operational amplifier
US20180287576A1 (en) Transconductance amplifier
US4529948A (en) Class AB amplifier
CN201035440Y (zh) 电流镜
Niranjan et al. Low-voltage and high-speed flipped voltage follower using DTMOS transistor
CN106055001A (zh) 一种改进的参考电流源电路
CN113131881B (zh) 输出级电路和ab类放大器
US7830202B2 (en) Current mirror circuit
CN208063151U (zh) 一种buffer共模电压稳定电路
Masoom et al. A 1.5-V, constant-gm, rail-to-rail input stage operational amplifier
CN108390655B (zh) 一种buffer共模电压稳定电路
US6876182B1 (en) MOSFET current mirror circuit with cascode output
US7457090B2 (en) Use of a known common-mode voltage for input overvoltage protection in pseudo-differential receivers
US10666248B1 (en) Circuit and method for biasing transistor
KR20030072930A (ko) 교차쌍 구조의 트랜스 컨덕터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090624