CN112086059A - 像素电路和显示面板 - Google Patents

像素电路和显示面板 Download PDF

Info

Publication number
CN112086059A
CN112086059A CN202010968083.9A CN202010968083A CN112086059A CN 112086059 A CN112086059 A CN 112086059A CN 202010968083 A CN202010968083 A CN 202010968083A CN 112086059 A CN112086059 A CN 112086059A
Authority
CN
China
Prior art keywords
transistor
current mirror
mirror circuit
branch
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010968083.9A
Other languages
English (en)
Inventor
樊旭尧
刘佳宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202010968083.9A priority Critical patent/CN112086059A/zh
Publication of CN112086059A publication Critical patent/CN112086059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开一种像素电路和显示面板，像素电路包括偏置电压产生模块和像素驱动模块；偏置电压产生模块包括第一电流镜电路和第二电流镜电路，第一电流镜电路的输入端与第一电源电压输入端电连接，第二电流镜电路的第一支路与第一电流镜电路的第一支路串联，第二电流镜电路的第二支路与第二电流镜电路的第二支路串联；第一电流镜电路为线性电流镜电路，第一电流镜电路的第一支路和第二支路电流相等；第二电流镜电路为非线性电流镜电路；第二电流镜电路产生并输出与第一电源电压输入端所输入电压无关的偏置电压至像素驱动模块；保证像素驱动模块中驱动晶体管产生的驱动电流与第一电源电压输入端输入的电压大小无关，可提高显示面板的均一性。

Description

像素电路和显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路和显示面板。
背景技术
随着显示技术的发展，对画面显示质量的要求也越来越高。
现有显示面板中通常包括多个像素电路，其中像素电路中包括驱动晶体管 和发光器件，其中发光器件的发光亮度与驱动晶体管所产生的驱动电流大小相 关。
然而，现有显示面板存在显示亮度不均的问题。
发明内容
本发明提供一种像素电路和显示面板，以实现提高显示面板的显示亮度均 一性。
第一方面，本发明实施例提供一种像素电路，包括：偏置电压产生模块和 像素驱动模块；
偏置电压产生模块包括第一电流镜电路和第二电流镜电路，第一电流镜电 路的输入端与第一电源电压输入端电连接，第一电流镜电路和第二电流镜电路 均包括两个支路，其中第二电流镜电路的第一支路与第一电流镜电路的第一支 路串联，第二电流镜电路的第二支路与第二电流镜电路的第二支路串联；
第一电流镜电路为线性电流镜电路，且第一电流镜电路的第一支路和第二 支路电流相等；第二电流镜电路为非线性电流镜电路；第二电流镜电路用于产 生并输出与第一电源电压输入端所输入电压无关的偏置电压至像素驱动模块；
像素驱动模块包括驱动晶体管，驱动晶体管产生的驱动电流与偏置电压正 相关。
可选的，第一电流镜电路的第一支路包括第一晶体管，第一电流镜的第二 支路包括第二晶体管；第一晶体管的栅极和第二晶体管的栅极电连接，第一晶 体管的第一极和第二晶体管的第一极作为电流镜电路的输入端与第一电源电压 输入端电连接，第一晶体管的栅极与第一晶体管的第二极电连接；第一晶体管 和第二晶体管的宽长比相等。
可选的，第二电流镜电路的第一支路包括第三晶体管和第一电阻，第二电 流镜电路的第二支路包括第四晶体管，其中第三晶体管的栅极和第四晶体管的 栅极电连接，第三晶体管连接在第一晶体管的第二极与第一电阻的第一端之间， 第一电阻的第二端连接第二电源电压输入端；
第四晶体管连接在第二晶体管的第二极与第二电源电压输入端之间，第四 晶体管的栅极与第四晶体管的第一极电连接；
第三晶体管与第一晶体管的公共端作为第二电流镜电路的输出端。
可选的，第三晶体管的宽长比大于第四晶体管的宽长比。
可选的，偏置电压产生模块还包括第五晶体管，第五晶体管的栅极与第五 晶体管的第一极电连接，第五晶体管的第一极与第二晶体管的栅极电连接，第 五晶体管的第二极与第三晶体管的栅极电连接。
可选的，像素驱动模块还包括数据写入模块和发光模块，数据写入模块用 于在数据写入阶段将数据电压输入端的数据电压写入驱动晶体管，驱动晶体管 用于在发光阶段根据数据电压和电压产生驱动电流以驱动发光模块发光。
可选的，像素驱动模块还包括补偿模块，补偿模块用于在数据写入阶段将 包含驱动晶体管阈值电压信息的补偿信号写入驱动晶体管的栅极。
第二方面，本发明实施例还提供了一种显示面板，包括第一方面提供的像 素电路。
第三方面，本发明实施例还提供了另一种显示面板，包括多个像素驱动模 块和至少一个偏置电压产生模块；每个偏置电压产生模块与至少两个像素驱动 模块电连接；
偏置电压产生模块包括第一电流镜电路和第二电流镜电路，第一电流镜电 路的输入端与第一电源电压输入端电连接，第一电流镜电路和第二电流镜电路 均包括两个支路，其中第二电流镜电路的第一支路与第一电流镜电路的第一支 路串联，第二电流镜电路的第二支路与第二电流镜的第二支路串联；
第一电流镜电路为线性电流镜电路，且第一电流镜电路的第一支路和第二 支路电流相等；第二电流镜电路为非线性电流镜电路；第二电流镜电路用于产 生并输出与第一电源电压输入端所输入电压无关的偏置电压至像素驱动模块；
像素驱动模块包括驱动晶体管，驱动晶体管产生的驱动电流与偏置电压正 相关。
可选的，显示面板仅包括一个偏置电压产生模块，各像素驱动模块均与一 个偏置电压产生模块电连接。
本发明实施例提供像素电路和显示面板，像素电路包括偏置电压产生模块 和像素驱动模块；偏置电压产生模块包括第一电流镜电路和第二电流镜电路， 第一电流镜电路的输入端与第一电源电压输入端电连接，第一电流镜电路和第 二电流镜电路均包括两个支路，其中第二电流镜电路的第一支路与第一电流镜 电路的第一支路串联，第二电流镜电路的第二支路与第二电流镜电路的第二支 路串联；第一电流镜电路为线性电流镜电路，且第一电流镜电路的第一支路和 第二支路电流相等；第二电流镜电路为非线性电流镜电路；第二电流镜电路用 于产生并输出与第一电源电压输入端所输入电压无关的偏置电压至像素驱动模 块；即像素驱动模块可以与偏置电压产生模块输出偏置电压的端口相连，而与现有技术中像素驱动模块直接与第一电源电压输入端的结构不同，保证像素驱 动模块中驱动晶体管产生的驱动电流与偏置电压正相关，而与第一电源电压输 入端输入的电压大小无关，可以使得第一电源电压输入端输入的电压波动不会 对驱动晶体管的驱动电流产生影响；偏置电压受到外界因素干扰较小，保证驱 动电流的稳定性，进而使得发光器件的发光亮度较为一致，进而提高显示面板 的均一性。
附图说明
图1是本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的另一种像素电路的结构示意图；
图3是本发明实施例提供的另一种像素电路的结构示意图；
图4是本发明实施例提供的一种显示面板的结构示意图，
图5是本发明实施例提供的另一种显示面板的结构示意图；
图6是本发明实施例提供的另一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此 处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需 要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结 构。
正如背景技术中所述，现有显示面板存在显示亮度不均的问题。经发明人 研究发现，出现上述问题的原因在于，现有显示面板包括像素电路和电源线， 各像素电路与电源线连接，电源线可向各像素电路传输电源电压；像素电路包 括发光器件和多个晶体管，其中多个晶体管中包括驱动晶体管，驱动晶体管产 生的电流与电源线所传输的电源电压相关，但是电源电压不稳定，容易产生波 动，导致驱动晶体管的驱动电流不稳定，而发光器件的发光亮度与驱动电流大 小直接相关，因此驱动电流不稳定会导致显示面板中各发光器件的亮度不一致， 导致显示面板显示不均。
基于上述问题，本发明实施例提供一种像素电路，图1是本发明实施例提 供的一种像素电路的结构示意图，参考图1，该像素电路包括：偏置电压产生 模块110和像素驱动模块120；偏置电压产生模块110包括第一电流镜电路111 和第二电流镜电路112，第一电流镜电路111的输入端与第一电源电压输入端 VDD电连接，第一电流镜电路111和第二电流镜电路112均包括两个支路，其 中第二电流镜电路112的第一支路与第一电流镜电路111的第一支路串联，第 二电流镜电路112的第二支路与第二电流镜电路112的第二支路串联；第一电 流镜电路111为线性电流镜电路，且第一电流镜电路111的第一支路和第二支 路电流相等；第二电流镜电路112为非线性电流镜电路；第二电流镜电路112 用于产生并输出与第一电源电压输入端VDD所输入电压无关的偏置电压至像素 驱动模块120；像素驱动模块120包括驱动晶体管DT，驱动晶体管DT产生的驱 动电流与偏置电压正相关。
具体的，第一电流镜电路111的第一支路和第二电流镜的第一支路串联形 成整个偏置电压产生模块110的第一支路，第一电流镜电路111的第二支路和 第二电流镜电路112的第二支路串联形成整个偏置电压产生模块110的第二支 路。第一电流镜电路111用于产生流过自身第一支路和自身第二支路相等的电 流，因第二电流镜电路112的第一支路与第一电流镜电路111的第一支路串联， 因此流过第二电流镜电路112的第一支路的电流与流过第一电流镜电路111的 第一支路的电流相等，同理流过第二电流镜电路112的第二支路的电流与流过 第二电流镜电路112的第二支路的电流相等。相应的，第二电流镜电路112中第一支路与第二支路电流比例(以下简称第一电流比例)和第一电流镜电路111 中第一支路与第二支路的电流比例(以下简称第二电流比例)相等，因第二电 流镜电路112为非线性电流镜电路，第一电流比例和第二电流比例相等时，只 有在第二电流镜电路112中第一支路所包括晶体管和第二支路所包括晶体管的 宽长比等于某一固定比值时才可实现。由此可以确定第二电流镜电路112中第 一支路所包括的晶体管和第二支路所包括的晶体管的宽长比关系，进而在像素 电路的制作时，可以按照确定出的第二电流镜电路112中第一支路所包括的晶 体管和第二支路所包括的晶体管的宽长比的关系来制备第二电流镜电路112。
本实施例的像素电路，第二电流镜电路用于产生并输出与第一电源电压输 入端所输入电压无关的偏置电压至像素驱动模块，即像素驱动模块可以与偏置 电压产生模块输出偏置电压的端口相连，而与现有技术中像素驱动模块直接与 第一电源电压输入端的结构不同，保证像素驱动模块中驱动晶体管产生的驱动 电流与偏置电压正相关，而与第一电源电压输入端输入的电压大小无关，可以 使得第一电源电压输入端输入的电压波动不会对驱动晶体管的驱动电流产生影 响；偏置电压受到外界因素干扰较小，保证驱动电流的稳定性，进而使得发光 器件的发光亮度较为一致，进而提高显示面板的均一性。
以上是本发明的核心思想，下面将继续结合本发明实施例中的附图，对本发 明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领 域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都 属于本发明保护的范围。
继续参考图1，第一电流镜电路111的第一支路包括第一晶体管M1，第一 电流镜的第二支路包括第二晶体管M2；第一晶体管M1的栅极和第二晶体管M2 的栅极电连接，第一晶体管M1的第一极和第二晶体管M2的第一极作为电流镜 电路的输入端与第一电源电压输入端VDD电连接，第一晶体管M1的栅极与第一 晶体管M1的第二极电连接；第一晶体管M1和第二晶体管M2的宽长比相等。
具体的，第一晶体管M1和第二晶体管M2的宽长比相等，而流过晶体管的 电流与晶体管自身栅源电压差、宽长比以及阈值电压相关，因同一显示面板中 晶体管的阈值电压较为接近，因此本实施例假定偏置电压产生模块110中各个 晶体管的阈值电压是相等的。而第一晶体管M1和第二晶体管M2的栅极电连接， 即第一晶体管M1栅极电位和第二晶体管M2的栅极电位相同，第一晶体管M1的 第一极和第二晶体管M2的第一极均与第一电源电压输入端VDD电连接，因此第 一晶体管M1的第一极电位和第二晶体管M2的第一极电位相等，其中第一晶体 管M1的第一极可以是第一晶体管M1的源极，第二晶体管M2的第一极可以是第二晶体管M2的源极，因此第一晶体管M1的栅源电压差与第二晶体管M2的栅源 电压差相等。因此，第一晶体管M1的宽长比和第二晶体管M2的宽长比相等， 可以使得流过第一晶体管M1的电流和流过第二晶体管M2的电流相等，进而可 以保证第一电流镜电路111中流过第一支路和第二支路的电流相等。
其中，第一晶体管M1和第二晶体管M2可以为P型晶体管。
继续参考图1，可选的，第二电流镜电路112的第一支路包括第三晶体管 M3和第一电阻R1，第二电流镜电路112的第二支路包括第四晶体管M4，其中 第三晶体管M3的栅极和第四晶体管M4的栅极电连接，第三晶体管M3连接在第 一晶体管M1的第二极与第一电阻R1的第一端之间，第一电阻R1的第二端连接 第二电源电压输入端VSS；第四晶体管M4连接在第二晶体管M2的第二极与第 二电源电压输入端VSS之间，第四晶体管M4的栅极与第四晶体管M4的第一极 电连接；第三晶体管M3与第一晶体管M1的公共端作为第二电流镜电路112的输出端。
参考图1，第二电流镜电路112的第一支路包括第三晶体管M3和第一电阻 R1，该第一电阻R1可以起到分压作用。如上述分析的，因第二电流镜电路112 中第一支路与第一电流镜电路111中第一支路串联，第二电流镜电路112中第 二支路与第一电流镜中第二支路串联，而第一电流镜电路111中第一支路与第 二支路中电流相等，因此第二电流镜电路112中第一支路与第二支路中电流相 等，即流过第三晶体管M3和第四晶体管M4的电流相等。其中，流过第三晶体 管M3的电流I1可以表示为
Figure BDA0002683079060000081
其中，μ3为第三晶体管 M3的载流子迁移率，Cox3为第三晶体管M3的栅氧化层电容(栅极氧化物单位 面积上电容)，
Figure BDA0002683079060000091
为第三晶体管M3的宽长比，VGS3表示第三晶体管M3的栅源 电压差，VTH3表示第三晶体管M3的阈值电压。流过第四晶体管M4的电流I2可 以表示为
Figure BDA0002683079060000092
其中，μ4为第四晶体管M4的载流子迁移 率，Cox4为第四晶体管M4的栅氧化层电容(栅极氧化物单位面积上电容)，
Figure BDA0002683079060000093
为第四晶体管M4的宽长比，VGS4表示第四晶体管M4的栅源电压差，VTH4表示 第四晶体管M4的阈值电压。可选的，同一像素电路中的偏置电压产生模块110 中，μ3＝μ4，Cox3＝Cox4，VTH3＝VTH4。而流过第三晶体管M3的电流等于流过第四 晶体管M4的电流，即I1＝I2。
因第四晶体管M4直接与第二电源电压输入端VSS电连接，因此第四晶体管 M4的第一极电压即等于第二电源电压输入端VSS所输入的电压；第三晶体管M3 与第二电源电压输入端VSS之间包括第一电阻R1，由于该第一电阻R1的分压 作用，使得第三晶体管M3的第一极电压会大于第二电源电压输入端VSS所输入 的电压；其中第三晶体管M3的第一极可以是第三晶体管M3的源极，第四晶体 管M4的第一极可以是第四晶体管M4的源极。而因第三晶体管M3的栅极和第四 晶体管M4的栅极电连接，因此第三晶体管M3的栅极和第四晶体管M4的栅极电 位相等，因此第三晶体管M3的栅源电压差会小于第四晶体管M4的栅源电压差。 具体的，第三晶体管M3的栅源电压差与第四晶体管M4的栅源电压差的关系可 以表示为：VGS4＝VGS3+IR1；其中，I＝I1＝I2。
由
Figure BDA0002683079060000094
VGS4＝VGS3+IR1以 及I＝I1＝I2可以得到流过整个偏置电压产生模块110第一支路的电流，以及流过 整个偏置电压产生模块110第二支路的电流均可以表示为：
Figure BDA0002683079060000101
通过以上计算公式可知，流过偏置电压产生模块110第一支路的电流和流 过偏置电压产生模块110的第二支路的电流与第一电源电压输入端VDD输入的 电压大小无关，而第二电流镜电路112输出端的电压等于第一电阻R1与第三晶 体管M3的等效电阻的和与流过偏置电压产生模块110第一支路的电流之乘积， 因第一电阻R1固定，第三晶体管M3的等效电阻固定，因此第二电流镜电路112 输出的偏置电压大小是固定的，并且与第一电源电压输入端VDD输入的电压大 小无关，进而使得第一电源电压输入端VDD输入的电压波动不会对驱动晶体管 DT的驱动电流产生影响，进而提高显示面板的均一性。
继续参考图1，其中，第三晶体管M3的宽长比大于第四晶体管M4的宽长 比。
如上述实施例中所分析的，流过第三晶体管M3的电流与流过第四晶体管 M4的电流相等，并且第三晶体管M3的栅源电压差小于第四晶体管M4的栅源电 压差，因此需要设置第三晶体管M3的宽长比大于第四晶体管M4的宽长比才可 保证流过第三晶体管M3的电流与流过第四晶体管M4的电流相等。
图2是本发明实施例提供的另一种像素电路的结构示意图，参考图2，可 选的，偏置电压产生模块110还包括第五晶体管M5，第五晶体管M5的栅极与 第五晶体管M5的第一极电连接，第五晶体管M5的第一极与第二晶体管M2的栅 极电连接，第五晶体管M5的第二极与第三晶体管M3的栅极电连接。
参考图2，因第一晶体管M1的栅极和第二极电连接，因此第一晶体管M1 呈二极管的连接方式，只需在第一晶体管M1的第一极施加很小的电压第一晶体 管M1即可导通，第一电源电压输入端VDD输入的电压足以使第一晶体管M1导 通。同理第四晶体管M4的栅极和第二极电连接，因此第四晶体管M4呈二极管 的连接方式，相应的第四晶体管M4很容易导通工作。但是第二晶体管M2和第 三晶体管M3并没有连接成二极管形式，因此第二晶体管M2和第三晶体管M3相 对不容易导通工作。本实施例中，设置偏置电压产生模块110包括第五晶体管 M5，该第五晶体管M5的设置可以使得偏置电压产生模块110形成电流环路，进 而控制第二晶体管M2和第三晶体管M3导通工作，保证偏置电压产生电路的正 常启动。
在上述技术方案的基础上，可选的，第一晶体管M1和第二晶体管M2为P 型晶体管，第三晶体管M3、第四晶体管M4、第五晶体管M5为N型晶体管。
继续参考图1和图2，可选的，像素驱动模块120还包括数据写入模块121 和发光模块122，数据写入模块121用于在数据写入阶段将数据电压输入端 VDATA的数据电压写入驱动晶体管DT，驱动晶体管DT用于在发光阶段根据数据 电压和电压产生驱动电流以驱动发光模块122发光。其中数据写入模块121的 控制端可以与扫描信号输入端SCAN电连接。
可选的，数据写入模块121可以包括第六晶体管M6，发光模块122可以包 括发光器件D1，该发光器件D1可以是有机发光器件D1，也可以是无机发光器 件D1，本实施例在此不做具体限定。像素驱动模块120还可包括存储电容C1。
其中，对于图1和图2所示像素电路，驱动晶体管DT产生的驱动电流
Figure BDA0002683079060000121
其中，μ为驱动晶体管DT的载流子迁移率，Cox为驱动 晶体管DT的栅氧化层电容(栅极氧化物单位面积上电容)，
Figure BDA0002683079060000122
为驱动晶体管DT 的宽长比，VGS表示驱动晶体管DT的栅源电压差，VTH表示驱动晶体管DT的阈 值电压。其中驱动晶体管DT的栅源电压差等于驱动晶体管DT的栅极电压与源 极电压之差，而驱动晶体管DT的源极电压等于偏置电压产生模块110输出的 偏置电压，而不等于第一电源电压输入端VDD输入电压，因此大小固定，进而 使得驱动晶体管DT产生的驱动电流稳定，提高显示均一性。
图3是本发明实施例提供的另一种像素电路的结构示意图，参考图3，可 选的，像素驱动模块120还包括补偿模块123，补偿模块123用于在数据写入 阶段将包含驱动晶体管DT阈值电压信息的补偿信号写入驱动晶体管DT的栅极。
其中数据写入模块121的控制端、补偿模块123的控制端可以与第一扫描 信号输入端Scan1电连接。可选的，数据写入模块121可以包括第六晶体管M6， 补偿模块123可以包括第七晶体管M7，其中第七晶体管M7可以是双栅晶体管， 进而保证自身漏电流较小。继续参考图3，像素驱动模块120还可包括第八晶 体管M8、第九晶体管M9、第十晶体管M10和第十一晶体管M11，其中第八晶体 管M8和第九晶体管M9构成发光控制模块，用于在发光阶段在发光控制信号输 入端EM输入的发光控制信号的控制下导通，使得驱动晶体管DT可以驱动发光 器件D1的发光。第十晶体管M10用于在初始化阶段导通，将初始化电压输入端 Vref输入的初始化电压传输至驱动晶体管栅极，进而对驱动晶体管DT的栅极 进行初始化，第十一晶体管M11用于在初始化阶段将初始化电压输入端Vref输 入的初始化电压传输至发光器件D1的阳极，进而对发光器件D1的阳极进行初 始化。其中第十晶体管M10和第十一晶体管M11的栅极可以与第二扫描信号输 入端Scan2电连接。
其中，对于图3所示像素电路，驱动晶体管DT产生的驱动电流
Figure BDA0002683079060000131
其中V0表示偏置电压产生模块110产生的偏置电压，Vdata表示数据电压输入端VDATA输入的数据电压，由驱动晶体管DT的驱动电流的 计算公式可知，本实施例的像素电路中，驱动晶体管DT产生的驱动电流与第 一电源电压输入端VDD输入的电压无关，而与偏置电压产生模块110产生的偏 置电压相关，进而使得驱动晶体管DT产生的驱动电流稳定，提高显示均一性。
需要说明的是，图1和图2仅以像素驱动模块120为2T1C(两个晶体管和 1个电容)结构为例进行了示例性示出，图3仅以像素驱动模块120为7T1C(七 个晶体管和1个电容)结构为例进行了示例性示出，像素驱动模块120还可以 包括其他结构，本实施例在此不做具体限定。
本发明实施例还提供了一种显示面板，图4是本发明实施例提供的一种显 示面板的结构示意图，参考图4，该显示面板10包括本发明上述任意实施例提 供像素电路100。
本发明实施例还提供了另一种显示面板，图5是本发明实施例提供的另一 种显示面板的结构示意图，参考图5，该显示面板20包括多个像素驱动模块120 和至少一个偏置电压产生模块110；每个偏置电压产生模块110与至少两个像 素驱动模块120电连接；
偏置电压产生模块110包括第一电流镜电路和第二电流镜电路，第一电流 镜电路的输入端与第一电源电压输入端电连接，第一电流镜电路和第二电流镜 电路均包括两个支路，其中第二电流镜电路的第一支路与第一电流镜电路的第 一支路串联，第二电流镜电路的第二支路与第二电流镜的第二支路串联；
第一电流镜电路为线性电流镜电路，且第一电流镜电路的第一支路和第二 支路电流相等；第二电流镜电路为非线性电流镜电路；第二电流镜电路用于产 生并输出与第一电源电压输入端所输入电压无关的偏置电压至像素驱动模块 120；
像素驱动模块120包括驱动晶体管，驱动晶体管产生的驱动电流与偏置电 压正相关。
具体的，因各像素电路中需要的偏置电压大小是相同的，因此，可以设置 多个像素驱动模块120共用一个偏置电压产生模块110，图5示意性地示出了 两个像素驱动模块120共用一个偏置电压产生模块110的线面板结构。本实施 例的显示面板，在保证显示面板良好显示均一性的基础上，减小像素电路的面 积，提高像素密度。
图6是本发明实施例提供的另一种显示面板的结构示意图，参考图6，在 上述技术方案的基础上，可选的，显示面板仅包括一个偏置电压产生模块110， 各像素驱动模块120均与一个偏置电压产生模块110电连接。
具体的，显示面板仅包括一个偏置电压产生模块110时，该一个偏置电压 产生模块110可为各个像素驱动模块120提供偏置电压。本实施例的显示面板， 在保证显示面板良好显示均一性的基础上，进一步减小像素电路的面积，提高 像素密度。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员 会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进 行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽 然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以 上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例， 而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：偏置电压产生模块和像素驱动模块；
所述偏置电压产生模块包括第一电流镜电路和第二电流镜电路，所述第一电流镜电路的输入端与第一电源电压输入端电连接，所述第一电流镜电路和所述第二电流镜电路均包括两个支路，其中所述第二电流镜电路的第一支路与所述第一电流镜电路的第一支路串联，所述第二电流镜电路的第二支路与所述第二电流镜电路的第二支路串联；
所述第一电流镜电路为线性电流镜电路，且所述第一电流镜电路的第一支路和第二支路电流相等；所述第二电流镜电路为非线性电流镜电路；所述第二电流镜电路用于产生并输出与所述第一电源电压输入端所输入电压无关的偏置电压至所述像素驱动模块；
所述像素驱动模块包括驱动晶体管，所述驱动晶体管产生的驱动电流与所述偏置电压正相关。
2.根据权利要求1所述的像素电路，其特征在于，所述第一电流镜电路的第一支路包括第一晶体管，所述第一电流镜的第二支路包括第二晶体管；所述第一晶体管的栅极和所述第二晶体管的栅极电连接，所述第一晶体管的第一极和所述第二晶体管的第一极作为所述电流镜电路的输入端与所述第一电源电压输入端电连接，所述第一晶体管的栅极与所述第一晶体管的第二极电连接；所述第一晶体管和所述第二晶体管的宽长比相等。
3.根据权利要求2所述的像素电路，其特征在于，所述第二电流镜电路的第一支路包括第三晶体管和第一电阻，第二电流镜电路的第二支路包括第四晶体管，其中所述第三晶体管的栅极和所述第四晶体管的栅极电连接，所述第三晶体管连接在所述第一晶体管的第二极与所述第一电阻的第一端之间，所述第一电阻的第二端连接第二电源电压输入端；
所述第四晶体管连接在所述第二晶体管的第二极与所述第二电源电压输入端之间，所述第四晶体管的栅极与所述第四晶体管的第一极电连接；
所述第三晶体管与所述第一晶体管的公共端作为所述第二电流镜电路的输出端。
4.根据权利要求3所述的像素电路，其特征在于，所述第三晶体管的宽长比大于所述第四晶体管的宽长比。
5.根据权利要求3所述的像素电路，其特征在于，所述偏置电压产生模块还包括第五晶体管，所述第五晶体管的栅极与所述第五晶体管的第一极电连接，所述第五晶体管的第一极与所述第二晶体管的栅极电连接，所述第五晶体管的第二极与所述第三晶体管的栅极电连接。
6.根据权利要求1所述的像素电路，其特征在于，所述像素驱动模块还包括数据写入模块和发光模块，所述数据写入模块用于在数据写入阶段将数据电压输入端的数据电压写入驱动晶体管，所述驱动晶体管用于在发光阶段根据所述数据电压和所述电压产生驱动电流以驱动所述发光模块发光。
7.根据权利要求6所述的像素电路，其特征在于，所述像素驱动模块还包括补偿模块，所述补偿模块用于在数据写入阶段将包含所述驱动晶体管阈值电压信息的补偿信号写入所述驱动晶体管的栅极。
8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素电路。
9.一种显示面板，其特征在于，包括多个像素驱动模块和至少一个偏置电压产生模块；每个偏置电压产生模块与至少两个像素驱动模块电连接；
所述偏置电压产生模块包括第一电流镜电路和第二电流镜电路，所述第一电流镜电路的输入端与第一电源电压输入端电连接，所述第一电流镜电路和所述第二电流镜电路均包括两个支路，其中所述第二电流镜电路的第一支路与所述第一电流镜电路的第一支路串联，所述第二电流镜电路的第二支路与所述第二电流镜的第二支路串联；
所述第一电流镜电路为线性电流镜电路，且所述第一电流镜电路的第一支路和第二支路电流相等；所述第二电流镜电路为非线性电流镜电路；所述第二电流镜电路用于产生并输出与所述第一电源电压输入端所输入电压无关的偏置电压至所述像素驱动模块；
所述像素驱动模块包括驱动晶体管，所述驱动晶体管产生的驱动电流与所述偏置电压正相关。
10.根据权利要求9所述的显示面板，其特征在于，所述显示面板仅包括一个偏置电压产生模块，各所述像素驱动模块均与一个所述偏置电压产生模块电连接。
CN202010968083.9A 2020-09-15 2020-09-15 像素电路和显示面板 Pending CN112086059A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010968083.9A CN112086059A (zh) 2020-09-15 2020-09-15 像素电路和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010968083.9A CN112086059A (zh) 2020-09-15 2020-09-15 像素电路和显示面板

Publications (1)

Publication Number Publication Date
CN112086059A true CN112086059A (zh) 2020-12-15

Family

ID=73737876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010968083.9A Pending CN112086059A (zh) 2020-09-15 2020-09-15 像素电路和显示面板

Country Status (1)

Country Link
CN (1) CN112086059A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115407821A (zh) * 2022-11-01 2022-11-29 苏州贝克微电子股份有限公司 一种抗干扰能力强的电路
CN117095635A (zh) * 2023-09-18 2023-11-21 欣瑞华微电子(上海)有限公司 一种显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956138A (zh) * 2014-04-18 2014-07-30 京东方科技集团股份有限公司 Amoled像素驱动电路、方法和显示装置
CN105304023A (zh) * 2015-11-18 2016-02-03 上海大学 硅基有机发光微显示器像素衰退补偿电路
CN108334153A (zh) * 2017-01-17 2018-07-27 京东方科技集团股份有限公司 一种电流镜电路
CN109243369A (zh) * 2018-09-28 2019-01-18 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
US20190114987A1 (en) * 2017-10-13 2019-04-18 Jasper Display Corp. Backplane suitable to form part of an emissive pixel array and system and methods of modulating same
CN110648630A (zh) * 2019-09-26 2020-01-03 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
CN110880293A (zh) * 2019-12-09 2020-03-13 上海视欧光电科技有限公司 像素补偿电路、显示面板和像素补偿方法
US10636357B1 (en) * 2018-12-10 2020-04-28 Sharp Kabushiki Kaisha Analogue external compensation system for TFT pixel OLED circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956138A (zh) * 2014-04-18 2014-07-30 京东方科技集团股份有限公司 Amoled像素驱动电路、方法和显示装置
CN105304023A (zh) * 2015-11-18 2016-02-03 上海大学 硅基有机发光微显示器像素衰退补偿电路
CN108334153A (zh) * 2017-01-17 2018-07-27 京东方科技集团股份有限公司 一种电流镜电路
US20190114987A1 (en) * 2017-10-13 2019-04-18 Jasper Display Corp. Backplane suitable to form part of an emissive pixel array and system and methods of modulating same
CN109243369A (zh) * 2018-09-28 2019-01-18 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
US10636357B1 (en) * 2018-12-10 2020-04-28 Sharp Kabushiki Kaisha Analogue external compensation system for TFT pixel OLED circuit
CN110648630A (zh) * 2019-09-26 2020-01-03 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
CN110880293A (zh) * 2019-12-09 2020-03-13 上海视欧光电科技有限公司 像素补偿电路、显示面板和像素补偿方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115407821A (zh) * 2022-11-01 2022-11-29 苏州贝克微电子股份有限公司 一种抗干扰能力强的电路
CN117095635A (zh) * 2023-09-18 2023-11-21 欣瑞华微电子(上海)有限公司 一种显示装置

Similar Documents

Publication Publication Date Title
CN107358917B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN109493795B (zh) 像素电路、像素驱动方法和显示装置
US20230410729A1 (en) Pixel circuit, driving method of pixel circuit, and display panel
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN109754757B (zh) 像素驱动电路、显示装置及像素驱动方法
WO2017117940A1 (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
CN112820242B (zh) 像素驱动电路及其驱动方法、显示面板
CN109754756B (zh) 像素电路及其驱动方法、显示基板、显示装置
US11217160B2 (en) Pixel circuit and method of driving the same, and display device
CN110992895B (zh) 像素驱动电路和显示面板
CN111710297B (zh) 像素驱动电路及其驱动方法、显示面板
CN110010076B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN111261098B (zh) 像素驱动电路及驱动方法、显示装置
WO2022022146A1 (zh) 像素电路及其驱动方法、显示基板和显示装置
CN113870791B (zh) 像素驱动电路及其驱动方法
CN112086059A (zh) 像素电路和显示面板
US10789891B2 (en) Pixel circuit, driving method thereof, display substrate and display apparatus
CN112669775B (zh) 一种显示面板、驱动方法及显示装置
US10210799B2 (en) Pixel compensation circuit and display device
CN112885291A (zh) 像素电路及其驱动方法、显示面板
CN114283739A (zh) 像素电路及其驱动方法、显示装置
CN115410529A (zh) 像素补偿电路及显示面板
US11250782B1 (en) Pixel circuit, pixel driving method and display device
CN113077761B (zh) 像素电路、像素驱动方法和显示装置
CN111179835B (zh) 像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination